CN116364543A - 斜角蚀刻方法及半导体元件结构的制备方法 - Google Patents
斜角蚀刻方法及半导体元件结构的制备方法 Download PDFInfo
- Publication number
- CN116364543A CN116364543A CN202211276881.0A CN202211276881A CN116364543A CN 116364543 A CN116364543 A CN 116364543A CN 202211276881 A CN202211276881 A CN 202211276881A CN 116364543 A CN116364543 A CN 116364543A
- Authority
- CN
- China
- Prior art keywords
- sensitive layer
- energy
- energy sensitive
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 169
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000005530 etching Methods 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000010336 energy treatment Methods 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 33
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 238000004132 cross linking Methods 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000010894 electron beam technology Methods 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 10
- 239000000463 material Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 15
- 230000007547 defect Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- LLCSWKVOHICRDD-UHFFFAOYSA-N buta-1,3-diyne Chemical group C#CC#C LLCSWKVOHICRDD-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 125000005647 linker group Chemical group 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
本公开提供一种斜角蚀刻方法及半导体元件结构的制备方法。该斜角蚀刻方法包括形成一目标层在一半导体基底上，以及形成一能量敏感层在该目标层上。该斜角蚀刻方法亦包括执行一能量处理制程以形成一处理部在该能量敏感层中。该处理部为一周围区。该斜角蚀刻方法还包括移除该处理部以使该能量敏感层的一余留部分在被该周围区所围绕的一中心区中，以及将该能量敏感层的该余留部分的一图案转移到该目标层。
Description
技术领域
本申请案主张美国第17/562,193及17/562,633号专利申请案的优先权(即优先权日均为“2021年12月27日”)，其内容以全文引用的方式并入本文中。
本公开关于一种斜角蚀刻方法及半导体元件结构的制备方法。
背景技术
对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，半导体元件的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体元件的规格小型化，实现不同功能的半导体元件的不同型态与尺寸规模，整合(integrated)并封装(packaged)在一单一模块中。再者，许多制造步骤执行于各式不同型态的半导体装置的整合(integration)。
然而，该等半导体元件的制造与整合包含许多复杂步骤与操作。在该等半导体元件中的整合变得越加复杂。该等半导体元件的制造与整合的复杂度中的增加可造成多个缺陷，例如在导电线中形成的空孔(void)，其由于难以填充高深宽比的开孔(opening)所造成。据此，有持续改善该等半导体元件的制造流程的需要，以便对付该等缺陷并可加强其效能。
上文的“先前技术”说明仅提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种半导体元件结构的制备方法。该制备方法包括形成一目标层在一半导体基底上；以及形成一能量敏感层在该目标层上。该制备方法亦包括执行一能量处理制程以形成一处理部在该能量处理层中。该处理部为在一周围区中。该制备方法还包括移除该处理部以使该能量敏感层的一余留部分为被该周围区所围绕的一中心区；以及将该能量敏感层的该余留部分的一图案转移到该目标层。
在一实施例中，该半导体基底的一斜角部被该处理部所覆盖。在一实施例中，在该目标层蚀刻之后，暴露该半导体基底的该斜角部。在一实施例中，该能量敏感层包括一交联化合物，该交联化合物具有一交联官能基(cross-linking functional group)。在一实施例中，该交联官能基包括一双键结。在一实施例中，该处理部直接接触该目标层。
在一实施例中，在移除该处理部之后，部分暴露该目标层。在一实施例中，该能量敏感层的该余留部分的该图案借由一干蚀刻制程而转移到该目标层。在一实施例中，该制备方法还包括在该能量敏感层的该余留部分的该图案转移到该目标层之后，移除该能量敏感层的该余留部分。在一实施例中，该能量处理制程为一电子束直写制程(electron-beam(e-beam)writing process)。
本公开的另一实施例提供一种半导体元件结构的制备方法。该制备方法包括形成一目标层在一半导体基底上；以及形成一能量敏感层在该目标层上。该制备方法亦包括在该能量敏感层上执行一能量处理制程以将该能量敏感层的一部分转变成一处理部。该能量敏感层的一未处理部被该处理部所围绕。该制备方法还包括移除该处理部；以及将该能量敏感层的该未处理部的一图案转移到该目标层，以便暴露该半导体基底。
在一实施例中，该能量敏感层的该处理部与该半导体基底的一斜角部重叠。在一实施例中，该能量敏感层的该未处理部并未与该半导体基底的一斜角部重叠。在一实施例中，该处理部穿过该能量敏感层。在一实施例中，该处理部的一下表面高于该目标层的一上表面。在一实施例中，能量处理制程为一电子束直写制程。
在一实施例中，该制备方法还包括：形成一图案化硬遮罩在该能量敏感层上；以及使用该图案化硬遮罩当作一遮罩而执行一能量处理制程。在一实施例中，该能量敏感层的一中心区被该图案化硬遮罩所覆盖。在一实施例中，该能量敏感层包括一交联化合物，该交联化合物具有一交联官能基。在一实施例中，该交联官能基包括一双键结。
本公开提供一种半导体元件结构的制备方法的一些实施例。该制备方法包括依序形成一目标层以及一能量敏感层在一半导体基底上，以及借由执行一能量处理制程而形成一处理部在该能量敏感层中。该制备方法亦包括移除该处理部，以及将该能量敏感层的一余留部分的一图案转移到该目标层，以便暴露该半导体基底。在一些实施例中，该能量敏感层的该处理部为在一周围区中，且该能量敏感层的该余留部为在一中心区中。因此，可移除直接在该半导体基底的该斜角部(例如该半导体基底在该周围区中的该部分)上的该等材料。所以，可有效地降低或避免发生在该半导体基底的该斜角部上的图案剥离(patternpeeling)及/或崩塌(collapse)，并可改善该半导体元件的良率。
上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求书所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求书合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号指相同的元件。
图1是流程示意图，例示本公开一些实施例的半导体元件结构的制备方法。
图2是流程示意图，例示本公开一些实施例的半导体元件结构的制备方法。
图3是顶视示意图，例示本公开一些实施例在半导体元件结构形成期间依序形成一目标层以及一能量敏感层在一半导体基底上的中间阶段。
图4是剖视示意图，例示本公开一些实施例沿图3的剖线A-A’的剖面。
图5是顶视示意图，例示本公开一些实施例在半导体元件结构形成期间执行一能量处理制程以形成一处理部在该能量敏感层中的中间阶段。
图6是剖视示意图，例示本公开一些实施例沿图5的剖线A-A’的剖面。
图7是顶视示意图，例示本公开一些实施例在半导体元件结构形成期间移除该处理部的中间阶段。
图8是剖视示意图，例示本公开一些实施例沿图7的剖线A-A’的剖面。
图9是顶视示意图，例示本公开一些实施例在半导体元件结构形成期间将该能量敏感层的一余留部分转移到该目标层的中间阶段。
图10是剖视示意图，例示本公开一些实施例沿图9的剖线A-A’的剖面。
图11是顶视示意图，例示本公开一些实施例在半导体元件结构形成期间移除该能量敏感层的该余留部分的中间阶段。
图12是剖视示意图，例示本公开一些实施例沿图11的剖线A-A’的剖面。
图13是顶视示意图，例示本公开一些实施例在半导体元件结构形成期间执行一能量处理制程以形成一处理部在该能量敏感层中的中间阶段。
图14是剖视示意图，例示本公开一些实施例沿图13的剖线A-A’的剖面。
图15是顶视示意图，例示本公开一些实施例在半导体元件结构形成期间移除该能量敏感层的该处理部的中间阶段。
图16是剖视示意图，例示本公开一些实施例沿图15的剖线A-A’的剖面。
图17是顶视示意图，例示本公开一些实施例在半导体元件结构形成期间形成一图案化硬遮罩在该能量敏感层上的中间阶段。
图18是剖视示意图，例示本公开一些实施例沿图17的剖线A-A’的剖面。
图19是顶视示意图，例示本公开一些实施例在半导体元件结构形成期间使用该图案化硬遮罩当作一遮罩而执行一能量处理制程以形成一处理部在该能量敏感层中的中间阶段。
图20是剖视示意图，例示本公开一些实施例沿图19的剖线A-A’的剖面
其中，附图标记说明如下：
10：制备方法
100：半导体元件结构
101：半导体基底
101a：中心部
101b：斜角部
103：目标层
105：能量敏感层
111：能量处理制程
113：处理部
211：能量处理制程
213：处理部
30：制备方法
307：图案化硬遮罩
311：能量处理制程
313：处理部
CR：中心区
PR：周围区
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S31：步骤
S33：步骤
S35：步骤
S37：步骤
S39：步骤
S41：步骤
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
图1是流程示意图，例示本公开一些实施例的半导体元件结构100的制备方法10，且制备方法10包括步骤S11、S13、S15、S17以及S19。图1的步骤S11～S19先简短地介绍，然后再结合下列图示进行详细描述。如图1所示，制备方法10开始于步骤S11，其为一目标层形成在一半导体基底上。
接着，在步骤S13，一能量敏感层形成在该目标层上。在一些实施例中，该能量敏感层包括一交联化合物，该交联化合物具有一交联官能基(cross-linking functionalgroup)。在一些实施例中，该交联官能基包括一双键结(double bond)。在步骤S15，执行一能量处理制程以形成一处理部在该能量敏感层中。在一些实施例中，该处理部为在一周围区中，且一未处理部为在一中心部中，该中心部被该周围部所围绕。在一些实施例中，该能量处理制程为一电子束直写制程(electron-beam(e-beam)writing process)。
接下来，在步骤S17，移除该处理部，且在步骤S19，该能量敏感层的该余留(未处理)部的该图案则转移到该目标层。在一些实施例中，借由一干蚀刻制程而转移该图案。在一些实施例中，在该蚀刻制成之后，即暴露该半导体基底的该斜角部(例如该半导体基底在该周围区中的该部分)。
图2是流程示意图，例示本公开一些实施例的半导体元件结构100的制备方法30，制备方法30包括步骤S31、S33、S35、S37、S39以及S41。制备方法30类似于图1所描述的制备方法10，除了下列步骤之外：一图案化硬遮罩形成在该能量敏感层上，以及使用该图案化硬遮罩当作一遮罩以执行该能量处理制程。制备方法30的步骤S31～S41先简短地介绍，然后再结合下列图示进行详细描述。
如图2所示，制备方法30开始于步骤S31其为一目标层形成在一半导体基底上，而在步骤S33，一能量敏感层形成在该目标层上。步骤S31与S33相对应图1的步骤S11与S13。在一些实施例中，该能量敏感层包括一交联化合物，该交联化合物具有一交联官能基。在一些实施例中，该交联官能基具有一双键结。
然后，在步骤S35，一图案化硬遮罩形成在该能量敏感层上。在一些实施例中，该图案化硬遮罩覆盖该能量敏感层在一中心区中的一部分，且暴露该能量敏感层在一周围区中的一部分，而该周围区围绕该中心区。在步骤S37，使用该图案化硬遮罩当作一遮罩而执行一能量处理制程，以使一处理部形成在该能量敏感层中。在一些实施例中，该能量处理制程为一电子束直写制程。
接着步骤S37之后，在步骤S39，移除该能量敏感层的该处理部以及该图案化硬遮罩。可单独移除该图案化硬遮罩与该未处理部，或是可借由相同制程进行移除。接着，在步骤S41，该能量敏感层的该余留(未处理)部的该图案则转移到该目标层，其对应如图1所示的制备方法10的步骤S19。在一些实施例中，借由一干蚀刻制程转移该图案。在一些实施例中，在该蚀刻制程之后，即暴露该半导体基底的该斜角部(例如该半导体基底在该周围区中的该部分)。
图3到图12是顶视示意图及剖视示意图，例示本公开一些实施例借由图1的制备方法10形成半导体元件结构100的不同中间阶段。如图3及图4所示，依据一些实施例，一目标层103形成在一半导体基底101上，以及一能量敏感层105形成在目标层103上。各个步骤描述成在如图1所示的制备方法10中的步骤S11及S13。
半导体基底101可为一半导体晶圆，例如一硅晶圆。另外或是此外，半导体基底101可包含元素(elementary)半导体材料、化合物(compound)半导体材料及/或合金半导体材料。元素半导体材料的例子可包括结晶硅(crystal silicon)、多晶硅(polycrystallinesilicon)、非晶硅(amorphous silicon)、锗及/或钻石，但并不以此为限。化合物半导体材料的例子可包括碳化硅(silicon carbide)、砷化镓(gallium arsenic)、磷化镓(galliumphosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indiumantimonide)，但并不以此为限。合金半导体材料的例子可包括硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)及/或磷砷化镓铟(GaInAsP)，但并不以此为限。
在一些实施例中，半导体基底101包括一外延层(epitaxial layer)。举例来说，半导体基底101具有一外延层，是覆盖一块状(bulk)半导体上。在一些实施例中，半导体基底101为一绝缘体上覆半导体(semiconductor-on-insulator)基底，其是可包括一基底、一埋入氧化物层(buried oxide layer)以及一半导体层，而埋入氧化物层位在基底上，半导体层位在埋入氧化物层上，而绝缘体上覆半导体基底是例如一绝缘体上覆硅(silicon-on-insulator，SOI)基底、一绝缘体上覆硅锗(silicon germanium-on-insulator，SGOI)基底或一绝缘体上覆锗(germanium-on-insulator，GOI)基底。绝缘体上覆半导体基底可使用氧离子布植分离(separation by implanted oxygen，SIMOX)、晶圆接合(wafer bonding)及/或其他适合的方法制造。
在一些实施例中，目标层103包括一介电材料，例如氧化硅、氮化硅、氮氧化硅、一低介电常数的介电材料或其他适合的材料。然而，可使用任何适合的材料。在一些实施例中，目标层103的制作技术可包含一沉积制程，例如化学气相沉积(CVD)制程、一物理气相沉积(PVD)制程、一原子层沉积(ALD)制程、一旋转涂布制程或是其他适合的方法。
再者，在一些实施例中，能量敏感层105包括一交联化合物，该交联化合物具有一交联官能基。在一些实施例中，该交联官能基具有一双键结。在一些实施例中，该交联化合物具有一氢键结性基(hydrogen-bonding group)、一可聚合联乙炔性基(polymerizablediacetylene group)或其组合。类似于形成目标层103的方法，能量敏感层105的制作技术可包含一沉积制程，例如一CVD制程、一PVD制程、一ALD制程、一旋转涂布制程或其他适合的方法。
接着，如图5及图6所示，依据一些实施例，执行一能量处理制程111以形成一处理部113在能量敏感层105中。在一些实施例中，在能量敏感层105在一周围区PR中的该部分上执行能量处理制程111，以使能量敏感层105在周围区PR中的该部分转变成处理部113，以及能量敏感层105的一未处理部则在一中心区CR中，而中心区CR被周围区PR所围绕。各个步骤描述成在如图1所示的制备方法10中的步骤S15。
在一些实施例中，半导体基底101具有一中心部101a以及一斜角部101b，而斜角部101b围绕中心部101a。在一些实施例中，斜角部101b为一环型部，位在邻近半导体基底101的周围(例如外边缘)，且通常提供来避免破裂或是便于容易处置半导体基底101。在一些实施例中，为了减少在接下来各制程期间所产生的缺陷与污染的风险，涂敷在半导体基底101的斜角部101b上的该等材料可设计成被移除。
应当理解，斜角部101b被处理部113所覆盖。在一些实施例中，在顶视图中，处理部113与半导体基底101的斜角部101b重叠。在一些实施例中，在顶视图中，能量敏感层105的未处理部并未与半导体基底101的斜角部101b重叠。
此外，在一些实施例中，能量处理制程111为一电子束直写制程，而其一电子束使用来当成能量源。然而，其他能量源可使用在能量处理制程111中，例如可见光、UV、DUV、EUV、X-ray、离子束及类似物。在一些实施例中，选择使用在能量处理制程111中的能量，以使处理部113穿过能量敏感层105。换言之，处理部113的高度相同于能量敏感层105的高度。在一些实施例中，形成处理部113以直接接触下层的目标层103。
接下来，如图7及图8所示，依据一些实施例，移除处理部113以暴露目标层103在周围区PR中的一部分。各个步骤描述成在如图1所示的制备方法10中的步骤S17。在一些实施例中，借由一蚀刻制程而移除处理部113。该蚀刻制程可包括一湿蚀刻制程、一干蚀刻制程或其组合。
然后，如图9及图10所示，依据一些实施例，能量敏感层105的该余留部分的该图案转移到目标层103。各个步骤描述成在如图1所示的制备方法10中的步骤S19。在一些实施例中，能量敏感层105的该余留部分的该图案借由一蚀刻制程而转移到目标层103。该蚀刻制程可包括一湿蚀刻制程或是一干蚀刻制程。
再者，在一些实施例中，在蚀刻目标层103之后，即暴露半导体基底101的斜角部101b。在一些实施例中，在蚀刻目标层103之后，半导体基底101的中心部101a则维持被目标层103的该等余留部分能量敏感层103所覆盖。在一些实施例中，执行一非等向姓蚀刻制程以垂直地移除在所有空间中相同数量的材料。在此状况下，依据一些实施例，在该制程期间移除能量敏感层105的该余留部分。该非等向性蚀刻制程可包括一干蚀刻制程。
接着，如图11及图12所示，依据一些实施例，若是仍存在有能量敏感层105的任何余留部分的话，则其可被移除。在一些实施例中，借由一蚀刻制程(例如一湿蚀刻制程或是一干蚀刻制程)、一灰化制程或是一平坦化制程(例如一化学机械研磨(CMP)制程)而移除能量敏感层105。在移除能量敏感层105之后，即获得半导体元件结构100。
由于移除涂覆在半导体基底101的斜角部101b上的材料，因此可消除来自重新附着到半导体基底101的剥离及/或塌陷图案的未期望的颗粒的问题，并可降低在接下来的各制程期间产生缺陷与污染的风险。因此，可改善半导体元件结构100的效能与良率。
图13及图15为顶视示意图，例示本公开一些实施例借由图1的制备方法10而形成半导体元件结构100(图11及图12)的各中间阶段。图14及图16是剖视示意图，例示本公开一些实施例分别沿图13及图15的剖线A-A’的剖面。
接着形成能量敏感层105(图3及图4)的步骤之后，如图13及图14所示，依据一些实施例，执行一能量处理制程211以形成一处理部213在能量敏感层105中。在一些实施例中，在能量敏感层在周围区PR覆盖半导体基底101的斜角部101b中的该部分上执行能量处理制程211，以使能量敏感层105在周围区PR中的该部分则部分转换成处理部213。各个步骤描述成在如图1所示的制备方法10中的步骤S15。
在一些实施例中，能量处理制程211为一电子束直写制程，而其一电子束使用来当成能量源。然而，其他能量源可使用在能量处理制程211中，例如可见光、UV、DUV、EUV、X-ray、离子束及类似物。在一些实施例中，选择使用在能量处理制程211中的能量，以使处理部213的下表面高于目标层103的上表面。换言之，处理部213并未穿过能量敏感层105。
再者，在一些实施例中，处理部213的下表面高于能量敏感层105的下表面，以使处理部213的高度小于能量敏感层105的高度。在一些实施例中，处理部213借由能量敏感层105而与下层的目标层103分隔开。在一些实施例中，能量敏感层105的未处理部主要位在中心区CR中，而中心区CR被周围区PR所围绕。
接下来，如图15及图16所示，依据一些实施例，移除处理部213。各个步骤描述成在如图1所示的制备方法10中的步骤S17。在一些实施例中，借由一蚀刻制程而移除处理部213。该蚀刻制程可包括一湿蚀刻制程、一干蚀刻制程或是其组合。
在一些实施例中，在移除处理部213之后，目标层103在周围区PR中的该部分则维持被能量敏感层105的该未处理部所覆盖。然后，如图11及图12所示，依据一些实施例，在图15及图16的结构上执行一或多个蚀刻制程，以暴露半导体基底101的斜角部101b，以便获得半导体元件结构100。各个步骤描述成在如图1所示的制备方法10中的步骤S19。
在一些实施例中，在能量敏感层105的该未处理部与目标层103上执行一或多个非等向性蚀刻制程，以垂直移除在所有空间中相同数量的材料。该非等向性蚀刻制程可包括一干蚀刻制程。
由于移除涂覆在半导体基底101的斜角部101b上的材料，因此可消除来自重新附着到半导体基底101的剥离及/或塌陷图案的未期望的颗粒的问题，并可降低在接下来的各制程期间产生缺陷与污染的风险。因此，可改善半导体元件结构100的效能与良率。
图17及图19为顶视示意图，例示本公开一些实施例借由图2的制备方法30而形成半导体元件结构100(图11及图12)的各中间阶段。图18及图20是剖视示意图，例示本公开一些实施例分别沿图17及图19的剖线A-A’的剖面。
接着形成能量敏感层105的步骤(如图3及图4，对应如图2所示的制备方法30中的步骤S31及S33)之后，如图17及图18所示，依据些实施例，一图案化硬遮罩307形成在能量敏感层105上。各个步骤描述成在如图2所示的制备方法30中的步骤S35。图案化硬遮罩307的制作技术可包含一程序，包括一沉积制程以及接续的一图案化制程。在一些实施例中，图案化硬遮罩307包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、氮化硅碳、金属氧化物或其他适合的材料。
在一些实施例中，图案化硬遮罩307形成在中心区CR中。在一些实施例中，能量敏感层105在周围区PR中的该部分则借由图案化硬遮罩307而暴露。在一些实施例中，在顶视图中，图案化硬遮罩307并未与半导体基底101的斜角部101b重叠。再者，依据一些实施例，图案化硬遮罩307当成用于接下来的一能量处理制程的一遮罩。
接着，如图19及图20所示，依据一些实施例，执行一能量处理制程311以形成一处理部313在能量敏感层105中。在一些实施例中，使用图案化硬遮罩307当作一遮罩而在能量敏感层105上执行能量处理制程311，以使能量敏感层105在周围区PR中的该部分转变成处理部313。各个步骤描述成在如图2所示的制备方法30中的步骤S37。
在此情况下，能量处理制程311的能量源可为可见光、紫外光(UV)、深紫外光(DUV)、极紫外线光(EUV)或X-ray。若是该能量源是一电子束或一离子束的话，则可省略图案化硬遮罩307的形成。在一些实施例中，半导体基底101的斜角部101b可被处理部313所覆盖。在一些实施例中，在顶视图中，处理部313与半导体基底101的斜角部101b重叠。在一些实施例中，在顶视图中，能量敏感层105的未处理部并未与半导体基底101的斜角部101b重叠。
此外，在一些实施例中，选择使用在能量处理制程311中的能量，以使处理部313穿过能量敏感层105。换言之，处理部313的高度相同于能量敏感层105的高度。在一些实施例中，形成处理部313以直接接触下层的目标层103。
在形成处理部313之后，可移除图案化硬遮罩307与处理部313。各个步骤描述成在如图2所示的制备方法30中的步骤S39。举例来说，借由蚀刻、灰化或其组合而可移除处理部313与图案化硬遮罩307。该蚀刻制程可包括一湿蚀刻制程、一干蚀刻制程或其组合。图案化硬遮罩307与处理部313可单独移除或是可借由相同制程而移除。
接下来，如图9及图10所示，依据一些实施例，能量敏感层的余留部分(例如未处理部)的该图案转移到目标层103。各个步骤描述成在如图2所示的制备方法30中的步骤S41。在一些实施例中，借由一干蚀刻制程而转移该图案。
再者，在一些实施例中，在蚀刻目标层103之后，暴露半导体基底101的斜角部101b。在一些实施例中，在蚀刻目标层103之后，半导体基底101的中心部101a维持被目标层103与能量敏感层105的该等余留部分所覆盖。然后，如图11及图12所示，依据一些实施例，可移除能量敏感层105的该余留部分，以便获得半导体元件结构100。
在本公开中提供一种半导体元件结构的制备方法的多个实施例。该制备方法包括依序形成一目标层(例如目标层103)与一能量敏感层(例如能量敏感层105)在一半导体基底(例如半导体基底101)上；以及借由执行一能量处理制程(例如能量处理制程111、211以及311)而形成一处理部(例如处理部113、213以及313)在能量敏感层中。该制备方法亦包括移除该处理部，以及将该能量敏感层的一余留部分的一图案转移到该目标层。在一些实施例中，该能量敏感层的该处理部位在一周围区中，且该能量敏感层的该余留部分位在一中心区中。因此，可移除直接在该半导体基底的该斜角部(例如该半导体基底在该周围区中的该部分)上的该等材料。
由于移除涂覆在该半导体基底的该斜角部上的材料，因此可消除来自重新附着到该半导体基底剥离及/或塌陷图案的未期望的颗粒的问题，并可降低在接下来的各制程期间产生缺陷与污染的风险。因此，可改善该半导体元件结构的效能与良率。
本公开的一实施例提供一种半导体元件结构的制备方法。该制备方法包括形成一目标层在一半导体基底上；以及形成一能量敏感层在该目标层上。该制备方法亦包括执行一能量处理制程以形成一处理部在该能量处理层中。该处理部为在一周围区中。该制备方法还包括移除该处理部以使该能量敏感层的一余留部分为被该周围区所围绕的一中心区；以及将该能量敏感层的该余留部分的一图案转移到该目标层。
本公开的另一实施例提供一种半导体元件结构的制备方法。该制备方法包括形成一目标层在一半导体基底上；以及形成一能量敏感层在该目标层上。该制备方法亦包括在该能量敏感层上执行一能量处理制程以将该能量敏感层的一部分转变成一处理部。该能量敏感层的一未处理部被该处理部所围绕。该制备方法还包括移除该处理部；以及将该能量敏感层的该未处理部的一图案转移到该目标层，以便暴露该半导体基底。
本公开的该等实施例具有一些有利的特征。借由形成一处理部在该能量敏感层的该周围区中，所以可移除直接在该半导体基底的该斜角部上的该等材料。因此，可改善该半导体元件结构的效能与良率。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求书所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求书内。
Claims (20)
1.一种斜角蚀刻方法，包括：
形成一目标层在一半导体基底上；
形成一能量敏感层在该目标层上；
执行一能量处理制程以形成一处理部在该能量处理层中，其中该处理部为在一周围区中；
移除该处理部以使该能量敏感层的一余留部分为被该周围区所围绕的一中心区；以及
将该能量敏感层的该余留部分的一图案转移到该目标层。
2.如权利要求1所述的斜角蚀刻方法，其中该半导体基底的一斜角部被该处理部所覆盖。
3.如权利要求2所述的斜角蚀刻方法，其中在该目标层蚀刻之后，暴露该半导体基底的该斜角部。
4.如权利要求1所述的斜角蚀刻方法，其中该能量敏感层包括一交联化合物，该交联化合物具有一交联官能基。
5.如权利要求4所述的斜角蚀刻方法，其中该交联官能基包括一双键结。
6.如权利要求1所述的斜角蚀刻方法，其中该处理部直接接触该目标层。
7.如权利要求1所述的斜角蚀刻方法，其中在移除该处理部之后，部分暴露该目标层。
8.如权利要求1所述的斜角蚀刻方法，其中该能量敏感层的该余留部分的该图案借由一干蚀刻制程而转移到该目标层。
9.如权利要求1所述的斜角蚀刻方法，还包括在该能量敏感层的该余留部分的该图案转移到该目标层之后，移除该能量敏感层的该余留部分。
10.如权利要求1所述的斜角蚀刻方法，其中该能量处理制程为一电子束直写制程。
11.一种半导体元件结构的制备方法，包括：
形成一目标层在一半导体基底上；
形成一能量敏感层在该目标层上；
在该能量敏感层上执行一能量处理制程以将该能量敏感层的一部分转变成一处理部，其中该能量敏感层的一未处理部被该处理部所围绕；
移除该处理部；以及
将该能量敏感层的该未处理部的一图案转移到该目标层，以便暴露该半导体基底。
12.如权利要求11所述的制备方法，其中该能量敏感层的该处理部与该半导体基底的一斜角部重叠。
13.如权利要求11所述的制备方法，其中该能量敏感层的该未处理部并未与该半导体基底的一斜角部重叠。
14.如权利要求11所述的制备方法，其中该处理部穿过该能量敏感层。
15.如权利要求11所述的制备方法，其中该处理部的一下表面高于该目标层的一上表面。
16.如权利要求11所述的制备方法，该能量处理制程为一电子束直写制程。
17.如权利要求11所述的制备方法，还包括：
形成一图案化硬遮罩在该能量敏感层上；以及
使用该图案化硬遮罩当作一遮罩而执行一能量处理制程。
18.如权利要求17所述的制备方法，其中该能量敏感层的一中心区被该图案化硬遮罩所覆盖。
19.如权利要求11所述的制备方法，其中该能量敏感层包括一交联化合物，该交联化合物具有一交联官能基。
20.如权利要求19所述的制备方法，其中该交联官能基包括一双键结。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/562,633 | 2021-12-27 | ||
| US17/562,193 US20230207327A1 (en) | 2021-12-27 | 2021-12-27 | Bevel etching method |
| US17/562,633 US20230205081A1 (en) | 2021-12-27 | 2021-12-27 | Method for preparing semiconductor device structure including bevel etching process |
| US17/562,193 | 2021-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116364543A true CN116364543A (zh) | 2023-06-30 |
Family
ID=86938224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211276881.0A Pending CN116364543A (zh) | 2021-12-27 | 2022-10-18 | 斜角蚀刻方法及半导体元件结构的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116364543A (zh) |
| TW (1) | TWI799193B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10318681B4 (de) * | 2003-04-24 | 2006-07-06 | Schott Ag | Verfahren und Vorrichtung zum Entfernen eines Randbereichs einer Substratschicht und zur Substratbeschichtung sowie Substrat |
| DE102005035728B3 (de) * | 2005-07-29 | 2007-03-08 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Kontamination durch Entfernung eines Zwischenschichtdielektrikums von dem Substratrand |
| US20200002568A1 (en) * | 2017-03-16 | 2020-01-02 | Merck Patent Gmbh | Lithographic compositions and methods of use thereof |
| WO2020060715A1 (en) * | 2018-09-21 | 2020-03-26 | Applied Materials, Inc. | Portion of layer removal at substrate edge |
-
2022
- 2022-03-16 TW TW111109654A patent/TWI799193B/zh active
- 2022-10-18 CN CN202211276881.0A patent/CN116364543A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI799193B (zh) | 2023-04-11 |
| TW202326847A (zh) | 2023-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9875906B2 (en) | Mechanisms for forming patterns using multiple lithography processes | |
| US20150380256A1 (en) | Mechanisms for Forming Patterns Using Multiple Lithography Processes | |
| CN116364543A (zh) | 斜角蚀刻方法及半导体元件结构的制备方法 | |
| US20230205081A1 (en) | Method for preparing semiconductor device structure including bevel etching process | |
| US20230207327A1 (en) | Bevel etching method | |
| US11876000B2 (en) | Method for preparing semiconductor device structure with patterns having different heights | |
| US11875994B2 (en) | Method for preparing semiconductor device structure with features at different levels | |
| US20230223260A1 (en) | Method for preparing semiconductor device structure having features of different depths | |
| US20230223261A1 (en) | Method for preparing semiconductor device structure with features at different levels | |
| US20230223259A1 (en) | Method for preparing semiconductor device structure having features of different depths | |
| US11942331B2 (en) | Method for preparing semiconductor device structure with isolation patterns having different heights | |
| US20230360957A1 (en) | Method for preparing semiconductor device structure using nitrogen-containing pattern | |
| CN116417401A (zh) | 具有不同深度特征的半导体元件结构的制备方法 | |
| CN116417338A (zh) | 具有不同深度特征的半导体元件结构的制备方法 | |
| US20230260789A1 (en) | Method for preparing semiconductor device structure with lining layer | |
| TWI817469B (zh) | 具有能量可移除間隙子之半導體元件結構的製備方法 | |
| TWI786898B (zh) | 具有微導電接觸點之半導體元件結構及其製備方法 | |
| US11501970B2 (en) | Semiconductor device structure with a fine pattern | |
| TW202306032A (zh) | 具有不同寬度之導電接觸點的半導體元件結構及其製備方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |