KR20140020150A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20140020150A
KR20140020150A KR1020120086892A KR20120086892A KR20140020150A KR 20140020150 A KR20140020150 A KR 20140020150A KR 1020120086892 A KR1020120086892 A KR 1020120086892A KR 20120086892 A KR20120086892 A KR 20120086892A KR 20140020150 A KR20140020150 A KR 20140020150A
Authority
KR
South Korea
Prior art keywords
forming
pattern
layer
etching
mask patterns
Prior art date
Application number
KR1020120086892A
Other languages
English (en)
Inventor
박창기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120086892A priority Critical patent/KR20140020150A/ko
Priority to US13/715,162 priority patent/US9348230B2/en
Priority to CN201310038661.9A priority patent/CN103578970B/zh
Publication of KR20140020150A publication Critical patent/KR20140020150A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 피식각층이 형성된 반도체 기판 상에 식각 마스크막을 형성하는 단계와, 상기 식각 마스크막을 패터닝하여 다수의 식각 마스크 패턴들을 형성하는 단계, 및 상기 식각 마스크 패턴들을 감싸도록 보조막을 형성하여 임계치수와 패턴 간격이 균일한 하드 마스크 패턴들을 형성하는 단계를 포함한다.

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 패턴들의 임계치수 및 패턴들 사이의 간격을 일정하게 형성할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각막(예를 들어, 실리콘막, 절연막, 또는 도전막) 상에 포토레지스트 패턴을 형성한 후, 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정으로 피식각막을 식각하여 원하는 패턴을 형성한다.
반도체 소자의 고집적화에 따라 보다 작은 CD (Critical Dimension)의 디자인 룰(design rule)이 적용되고, 리소그래피 공정시 보다 작은 개구 사이즈(opening size)를 가지는 콘택홀 또는 보다 작은 폭을 가지는 스페이스를 갖춘 미세 패턴을 형성하는 기술이 요구되고 있다. 이에 따라, 보다 단파장의 에너지원인 ArF(193nm) 엑시머 레이저를 사용하는 리소그래피 기술들이 개발되고 있다.
하지만, 노광 장비의 개발 속도가 반도체 소자의 개발 속도보다 늦기 때문에 반도체 소자의 고집적화에 어려움이 있다. 이러한 이유로, 노광 장비의 해상력보다 미세한 패턴을 형성하는 방법이 연구되고 있으나, 공정 단계가 복잡해지고 재현성을 확보하지 못하는 문제점이 있다.
본 발명의 실시 예는 반도체 기판 상에 다수의 마스크 패턴을 형성한 후, 다수의 마스크 패턴의 임계치수 및 다수의 마스크 패턴들 사이의 공간이 일정하도록상기 다수의 마스크 패턴의 측벽을 감싸는 보조막을 형성함으로써, 일정한 임계치수 및 간격을 갖는 패턴을 형성할 수 있는 반도체 소자의 제조 방법을 제공한다.
본 발명의 일실 시 예에 따른 반도체 소자의 제조 방법은 피식각층이 형성된 반도체 기판 상에 식각 마스크막을 형성하는 단계와, 상기 식각 마스크막을 패터닝하여 다수의 식각 마스크 패턴들을 형성하는 단계, 및 임계치수와 패턴 간격이 균일해지도록 상기 식각 마스크 패턴들을 감싸는 보조막을 형성하여 상기 보조막과 상기 식각 마스크 패턴들로 구성되는 하드 마스크 패턴들을 형성하는 단계를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법은 피식각층이 형성된 반도체 기판 상에 하드 마스크막 및 희생막을 형성하는 단계와, 상기 희생막을 패터닝하여 다수의 희생 패턴들을 형성하는 단계와, 상기 다수의 희생 패턴들의 측벽에 스페이서들을 형성하는 단계와, 상기 다수의 희생 패턴들을 제거하는 단계와, 패턴 간격이 균일해지도록 상기 스페이서들을 감싸도록 보조막을 형성하여 다수의 마스크 패턴들을 형성하는 단계, 및 상기 다수의 마스크 패턴들을 이용한 식각 공정으로 상기 하드 마스크막을 패터닝하여 하드 마스크 패턴을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시 예에 따른 반도체 소자의 제조 방법은 피식각층이 형성된 반도체 기판 상에 하드 마스크막 및 제1 식각 마스크막을 형성하는 단계와, 상기 제1 식각 마스크막을 패터닝하여 다수의 제1 식각 마스크 패턴들을 형성하는 단계와, 상기 다수의 제1 식각 마스크 패턴들의 측벽에 스페이서들을 형성하는 단계와, 상기 다수의 제1 식각 마스크 패턴들 및 상기 스페이서들을 포함한 전체 구조 상에 제2 식각 마스크막을 형성하는 단계와, 상기 스페이서들이 노출되도록 상기 제2 식각 마스크막을 식각하여 제2 식각 마스크 패턴들을 형성하는 단계와, 노출된 상기 스페이서들을 제거하는 단계와, 임계치수와 패턴 간격이 균일해지도록 상기 제1 식각 마스크 패턴들 및 상기 제2 식각 마스크 패턴들을 감싸는 보조막을 형성하여 다수의 마스크 패턴들을 형성하는 단계, 및 상기 다수의 마스크 패턴들을 이용한 식각 공정으로 상기 하드 마스크막을 패터닝하여 하드 마스크 패턴을 형성하는 단계를 포함한다.
본 발명에 따르면, 다수의 마스크 패턴의 측벽을 감싸는 보조막을 형성함으로써, 일정한 임계치수 및 간격을 갖는 패턴을 형성할 수 있다.
도 1a 내지 도 1d는 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a 내지 도 2e는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 3a 내지 도 3f는 본 발명의 또 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1d는 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 상에 피식각층(101, 102)을 형성한다. 피식각층은 층간 절연막(101), 하드 마스크막(102) 또는 이들 모두를 포함할 수 있다. 이 후, 피식각층(101, 102) 상부에 식각 마스크막(103) 및 포토 레지스트 패턴(PR)을 형성한다.
포토 레지스트 패턴(PR)은 식각 마스크막(103) 상에 일정한 임계치수(X) 및 일정한 패턴 간격(Y)을 갖도록 형성되어야 한다. 그러나 포토 레지스트 패턴(PR)을 형성하기 위한 노광 공정 시 웨이퍼의 위치 즉, 센터 영역과 에지 영역 간의 위치 차이 등에 따라 포토 레지스트 패턴(PR)의 임계치수(X) 및 패턴 간격(Y)이 도면과 같이 변화된 임계치수(X') 및 패턴 간격(Y')을 갖게 형성될 수 있다.
도 1b를 참조하면, 포토 레지스트 패턴을 마스크로 이용한 식각 공정으로 식각 마스크막을 식각하여 식각 마스크 패턴(103a)을 형성한다. 이 후, 포토 레지스트 패턴을 제거한다.
상술한 바와 같이 포토 레지스트 패턴의 임계치수 및 패턴 간격이 불균일할 경우 식각 마스크 패턴(103a)의 임계치수(X) 및 패턴 간격(Y)도 불균일하게 형성된다.
도 1c를 참조하면, 식각 마스크 패턴(103a)의 측벽 및 상부를 감싸도록 보조막(104)를 형성한다. 보조막(104)은 폴리머막으로 형성하는 것이 바람직하다. 보조막(104)은 증착 공정 및 식각 공정을 설정 횟수만큼 반복 실시하는 DED(Deposition-Etch-Deposition) 방식으로 형성하는 것이 바람직하다. 보조막(104)은 CF4, CHF3, 및 O2 가스를 이용하여 형성하는 것이 바람직하다. 보조막(104)은 CFx 계열의 폴리머막으로 형성하는 것이 바람직하다. 보조막(104)을 DED 방식으로 식각 마스크 패턴(103a)의 측벽에 형성할 경우, 식각 마스크 패턴(103a)의 임계 치수에 따라 식각 마스크 패턴(103a)의 측벽에 형성되는 보조막(104)의 두께가 상이해진다. 이는 식각 마스크 패턴(103a)의 종횡비(aspect ratio)에 따라 측벽에 형성되는 보조막(104)의 두께가 상이해지기 때문이다. 즉, 종횡비가 상대적으로 큰 식각 마스크 패턴(103a)에 형성되는 보조막(104)의 두께보다 종횡비가 상대적으로 작은 식각 마스크 패턴(103a)에 형성되는 보조막(104)의 두께가 더 두껍게 형성된다. 따라서 종횡비가 서로 상이한 식각 마스크 패턴(103a)들의 측벽에 보조막(104)을 형성할 때, 보조막(104)을 형성하는 DED 방식의 형성 공정에서 증착 공정 및 식각 공정을 반복 실시할수록 마스크 패턴(103a, 104; 105)의 임계 치수(X") 및 마스크 패턴(105)들의 간격(Y")이 균일하도록 형성된다.
도 1d를 참조하면, 마스크 패턴들을 식각 마스크를 이용한 식각 공정으로 하드 마스크막을 패터닝하여 하드 마스크 패턴(102a)들을 형성한다. 마스크 패턴들은 식각 공정 후 제거 가능하며, 잔류시켜 추후 식각 공정시 마스크로 활용할 수 있다.
도면으로 도시되진 않았지만 하드 마스크 패턴(102a)을 이용한 식각 공정을 실시하여 피식각층(101)을 식각할 수 있다.
본원 발명의 일 실시 예에서는 보조막(104) 형성 공정을 식각 마스크 패턴(103a)을 형성하고 하드 마스크 패턴(102a)을 형성하기 전에 실시하였으나, 식각 마스크 패턴(103a)을 형성하고 식각 마스크 패턴(103a)을 이용하여 하드 마스크 패턴(102a)을 형성한 후 하드 마스크 패턴(102a)의 측벽 및 상부에 보조막을 형성하여 최종적으로 형성되는 패턴의 임계치수 및 패턴들의 간격이 균일하도록 형성하는 방법으로 실시할 수 있다. 또한 식각 마스크 패턴(103a)을 형성하고 하드 마스크 패턴(102a)을 형성하기 전에 보조막(104) 형성 공정을 실시하고, 하드 마스크 패턴(102a)을 형성한 후 하드 마스크 패턴(102a)의 측벽 및 상부에 추가적인 보조막형성 공정을 실시하여 최종적으로 형성되는 패턴의 임계치수 및 패턴들의 간격이 더욱 균일하도록 형성하는 방법으로 실시할 수 있다.
상술한 본원 발명의 일 실시 예에 따르면, 식각 마스크 패턴의 측벽에 DED 방식으로 보조막을 형성함으로써, 임계치수 및 패턴들의 간격이 균일한 마스크 패턴들을 형성할 수 있다.
도 2a 내지 도 2e는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(200) 상에 피식각층(201 및 202)을 형성한다. 피식각층은 하부 구조막(201) 및 층간 절연막(202) 또는 이들 모두를 포함할 수 있다. 이 후, 피식각층(201 및 202) 상에 하드 마스크막(203) 및 희생막(204)을 형성한다. 이때, 하드 마스크막(203)막은 피식각층(201 및 202)과 다른 이종의 물질, 더욱 구체적으로 피식각층(201 및 202)과 높은 식각 선택비를 갖는 이종의 물질들 중 선택된 어느 하나로 형성할 수 있다.
이 후, 희생막(204)막 상부에 포토 레지스트 패턴(PR)을 형성한다.
포토 레지스트 패턴(PR)은 희생막(204) 상에 일정한 임계치수(X) 및 일정한 패턴 간격(Y)을 갖도록 형성되어야 한다. 그러나 포토 레지스트 패턴(PR)을 형성하기 위한 노광 공정 시 웨이퍼의 위치 즉, 센터 영역과 에지 영역 간의 위치 차이 등에 따라 포토 레지스트 패턴(PR)의 임계치수(X) 및 패턴 간격(Y)이 도면과 같이 변화된 임계치수(X') 및 패턴 간격(Y')을 갖게 형성될 수 있다.
도 2b를 참조하면, 포토 레지스트 패턴을 마스크로 이용한 식각 공정으로 희생막을 식각하여 희생 패턴(204a)을 형성한다. 이 후 포토 레지스트 패턴을 제거한다. 상술한 바와 같이 포토 레지스트 패턴의 임계치수 및 패턴 간격이 불균일할 경우 희생 패턴(204a)의 임계치수(X) 및 패턴 간격(Y)도 불균일하게 형성된다.
도 2c를 참조하면, 희생 패턴(204a)의 측벽에 스페이서(205)들을 형성한다. 스페이서(205)들은 희생 패턴(204a)을 포함한 전체 구조 상에 스페이서용 절연막을 형성한 후 희생 패턴(204a)의 측벽에만 일정 두께로 잔류하도록 스페이서용 절연막을 식각하여 형성한다. 이때 형성되는 스페이서들의 두께(A)는 모두 동일하게 형성하는 것이 바람직하다. 스페이서들(205)은 희생 패턴(204a)과 높은 식각 선택비를 갖는 물질들 중 선택된 하나로 형성할 수 있다.
도 2d를 참조하면, 희생 패턴을 선택적으로 제거한다. 이때 제거 공정은 스페이서(205)들과 하드 마스크막(203)을 장벽층으로 이용한 습식식각공정 또는 건식식각공정으로 실시할 수 있다.
이 후, 스페이서(205)들의 측벽 및 상부를 감싸도록 보조막(206)를 형성한다. 보조막(206)은 폴리머막으로 형성하는 것이 바람직하다. 보조막(206)은 증착 공정 및 식각 공정을 설정 횟수만큼 반복 실시하는 DED 방식으로 형성하는 것이 바람직하다. 보조막(206)은 CF4, CHF3, 및 O2 가스를 이용하여 형성하는 것이 바람직하다. 보조막(206)은 CFx 계열의 폴리머막으로 형성하는 것이 바람직하다. 보조막(206)을 DED 방식으로 스페이서(205)의 측벽에 형성할 경우, 스페이서(205)들의 간격에 따라 따라 스페이서(205)의 측벽에 형성되는 보조막(206)의 두께가 상이해진다. 즉, 스페이서(205)의 간격이 상대적으로 좁은 영역에서 스페이서(205)의 측벽에 형성되는 보조막(206)의 두께보다 스페이서(205)의 간격이 상대적으로 넓은 스페이서(205)의 측벽에 형성되는 보조막(206)의 두께가 더 두껍게 형성된다. 따라서 간격이 서로 상이한 스페이서(205)들의 측벽에 보조막(206)을 형성할 때, 보조막(206)을 형성하는 DED 방식의 형성 공정에서 증착 공정 및 식각 공정을 반복 실시할수록 마스크 패턴(205, 206; 207)의 임계 치수(C) 및 마스크 패턴(207)들의 간격(C)이 균일하도록 형성된다.
도 2e를 참조하면, 마스크 패턴들을 식각 마스크를 이용한 식각 공정으로 하드 마스크막(203)을 패터닝하여 하드 마스크 패턴(203a)들을 형성한다.
마스크 패턴들은 식각 공정 후 제거 가능하며, 잔류시켜 추후 식각 공정시 마스크로 활용할 수 있다.
도면으로 도시되진 않았지만 하드 마스크 패턴(203a)을 이용한 식각 공정을 실시하여 피식각층(201 및 202)을 식각할 수 있다.
본원 발명의 일 실시 예에서는 보조막(206) 형성 공정을 스페이서(205)들을 형성하고 하드 마스크 패턴(203a)을 형성하기 전에 실시하였으나, 스페이서(205)들을 형성하고 스페이서(205)들을 이용하여 하드 마스크 패턴(203a)을 형성한 후 하드 마스크 패턴(203a)의 측벽 및 상부에 보조막을 형성하여 최종적으로 형성되는 패턴의 임계치수 및 패턴들의 간격이 균일하도록 형성하는 방법으로 실시할 수 있다. 또한 스페이서(205)들을 형성하고 하드 마스크 패턴(203a)을 형성하기 전에 보조막(206) 형성 공정을 실시하고, 하드 마스크 패턴(203a)을 형성한 후 하드 마스크 패턴(203a)의 측벽 및 상부에 추가적인 보조막 형성 공정을 실시하여 최종적으로 형성되는 패턴의 임계치수 및 패턴들의 간격이 더욱 균일하도록 형성하는 방법으로 실시할 수 있다.
상술한 본원 발명의 다른 실시 예에 따르면, 스페이서(205)들의 측벽에 DED 방식으로 보조막을 형성함으로써, 임계치수 및 패턴들의 간격이 균일한 하드 마스크 패턴들을 형성할 수 있다.
도 3a 내지 도 3는 본 발명의 또 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 3a를 참조하면, 반도체 기판(300) 상에 피식각층(301 및 302)을 형성한다. 피식각층은 하부 구조막(301) 및 층간 절연막(302) 또는 이들 모두를 포함할 수 있다. 이 후, 피식각층(301 및 302) 상에 하드 마스크막(303) 및 제1 마스크막(304)을 형성한다. 이때, 하드 마스크막(303) 제1 마스크막(304)막은 피식각층(301 및 302)과 다른 이종의 물질, 더욱 구체적으로 피식각층(301 및 302)과 높은 식각 선택비를 갖는 이종의 물질들 중 선택된 어느 하나로 형성할 수 있다. 또한 하드 마스크막(303) 제1 마스크막(304)막은 서로 다른 이종의 물질, 더욱 구체적으로 서로 높은 높은 식각 선택비를 갖는 이종의 물질들로 형성할 수 있다.
이 후, 제1 마스크막(304) 상부에 포토 레지스트 패턴(PR)을 형성한다.
포토 레지스트 패턴(PR)은 제1 마스크막(304) 상에 일정한 임계치수(X) 및 일정한 패턴 간격(Y)을 갖도록 형성되어야 한다. 또한 임계치수(X)는 패턴 간격(Y)의 1/3이 되도록 형성하는 것이 바람직하다. 그러나 포토 레지스트 패턴(PR)을 형성하기 위한 노광 공정 시 웨이퍼의 위치 즉, 센터 영역과 에지 영역 간의 위치 차이 등에 따라 포토 레지스트 패턴(PR)의 임계치수(X) 및 패턴 간격(Y)이 도면과 같이 변화된 임계치수(X') 및 패턴 간격(Y')을 갖게 형성될 수 있다.
도 3b를 참조하면, 포토 레지스트 패턴을 마스크로 이용한 식각 공정으로 제1 마스크막을 식각하여 제1 마스크 패턴(304a)을 형성한다. 이 후 포토 레지스트 패턴을 제거한다. 상술한 바와 같이 포토 레지스트 패턴의 임계치수 및 패턴 간격이 불균일할 경우 제1 마스크 패턴(304a)의 임계치수(X) 및 패턴 간격(Y)도 불균일하게 형성된다.
도 3c를 참조하면, 제1 마스크 패턴(304a)의 측벽에 스페이서(305)들을 형성한다. 스페이서(305)들은 제1 마스크 패턴(304a)을 포함한 전체 구조 상에 스페이서용 절연막을 형성한 후 제1 마스크 패턴(304a)의 측벽에만 일정 두께로 잔류하도록 스페이서용 절연막을 식각하여 형성한다. 이때 형성되는 스페이서들(305)의 두께(A)는 제1 마스크 패턴(304a)의 임계치수(X)와 동일하게 형성하는 것이 바람직하다. 또한 모든 스페이서들(305)의 두께는 동일하게 형성하는 것이 바람직하다. 또한 스페이서들(305)의 두께(A)는 스페이서들(305)은 제1 마스크 패턴(304a)과 높은 식각 선택비를 갖는 물질들 중 선택된 하나로 형성할 수 있다.
이 후, 제1 마스크 패턴(304a)들 및 스페이서들(305)을 포함한 전체 구조 상부에 제2 마스크막(306)을 형성한다.
도 3d를 참조하면, 스페이서들이 노출되도록 제2 마스크막을 식각하는 에치백 공정을 실시한다. 이로 인하여 제2 마스크막은 스페이서들의 사이 공간에 잔류하는 제2 마스크 패턴(306a)으로 패터닝된다. 이 후, 노출된 스페이서들을 제거한다.
도 3e를 참조하면, 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)의 측벽 및 상부를 감싸도록 보조막(307)를 형성하여 마스크 패턴(308)을 형성한다. 보조막(307)은 폴리머막으로 형성하는 것이 바람직하다. 보조막(307)은 증착 공정 및 식각 공정을 설정 횟수만큼 반복 실시하는 DED 방식으로 형성하는 것이 바람직하다. 보조막(307)은 CF4, CHF3, 및 O2 가스를 이용하여 형성하는 것이 바람직하다. 보조막(307)은 CFx 계열의 폴리머막으로 형성하는 것이 바람직하다. 보조막(307)을 DED 방식으로 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)의 측벽에 형성할 경우, 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)들의 임계치수 및 이들의 간격에 따라 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)들의 측벽에 형성되는 보조막(307)의 두께가 상이해진다. 이는 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)들의 종횡비(aspect ratio)에 따라 측벽에 형성되는 보조막(307)의 두께가 상이해지기 때문이다. 즉, 종횡비가 상대적으로 큰 제2 마스크 패턴(306a) 형성되는 보조막(307)의 두께보다 종횡비가 상대적으로 작은 제1 마스크 패턴(304a)에 형성되는 보조막(307)의 두께가 더 두껍게 형성된다. 따라서 종횡비가 서로 상이한 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)들의 측벽에 보조막(307)을 형성할 때, 보조막(307)을 형성하는 DED 방식의 형성 공정에서 증착 공정 및 식각 공정을 반복 실시할수록 마스크 패턴(308)들의 임계 치수(B) 및 마스크 패턴(308)들의 간격(C)이 균일하도록 형성된다.
도 3f를 참조하면, 마스크 패턴들을 식각 마스크를 이용한 식각 공정으로 하드 마스크막(303)을 패터닝하여 하드 마스크 패턴(303a)들을 형성한다.
마스크 패턴들은 식각 공정 후 제거 가능하며, 잔류시켜 추후 식각 공정시 마스크로 활용할 수 있다.
도면으로 도시되진 않았지만 하드 마스크 패턴(303a)을 이용한 식각 공정을 실시하여 피식각층(301 및 302)을 식각할 수 있다.
본원 발명의 일 실시 예에서는 보조막(307) 형성 공정을 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)을 형성하고 하드 마스크 패턴(303a)을 형성하기 전에 실시하였으나, 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)들을 이용하여 하드 마스크 패턴(303a)을 형성한 후 하드 마스크 패턴(303a)의 측벽 및 상부에 보조막을 형성하여 최종적으로 형성되는 패턴의 임계치수 및 패턴들의 간격이 균일하도록 형성하는 방법으로 실시할 수 있다. 또한 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)들 형성하고 하드 마스크 패턴(303a)을 형성하기 전에 보조막(307) 형성 공정을 실시하고, 하드 마스크 패턴(303a)을 형성한 후 하드 마스크 패턴(303a)의 측벽 및 상부에 추가적인 보조막 형성 공정을 실시하여 최종적으로 형성되는 패턴의 임계치수 및 패턴들의 간격이 더욱 균일하도록 형성하는 방법으로 실시할 수 있다.
상술한 본원 발명의 또 다른 실시 예에 따르면, 제1 마스크 패턴(304a) 및 제2 마스크 패턴(306a)들의 측벽에 DED 방식으로 보조막을 형성함으로써, 임계치수 및 패턴들의 간격이 균일한 하드 마스크 패턴들을 형성할 수 있다.
100, 200, 300 : 반도체 기판
101, 102, 201, 202, 301, 302 : 피식각층
103 : 식각 마스크막 104 : 보조막
105 : 마스크 패턴 203 : 하드 마스크막
204 : 희생막 205 : 스페이서
206 : 보조막 207 : 마스크 패턴
303 : 하드 마스크막 304 : 제1 마스크막
305 : 스페이서 306 : 제2 마스크막
307 : 보조막 308 : 마스크 패턴

Claims (24)

  1. 피식각층이 형성된 반도체 기판 상에 식각 마스크막을 형성하는 단계;
    상기 식각 마스크막을 패터닝하여 다수의 식각 마스크 패턴들을 형성하는 단계; 및
    임계치수와 패턴 간격이 균일해지도록 상기 식각 마스크 패턴들을 감싸는 보조막을 형성하여 상기 보조막과 상기 식각 마스크 패턴들로 구성되는 하드 마스크 패턴들을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 다수의 식각 마스크 패턴들을 형성하는 단계는
    상기 식각 마스크막 상에 포토 레지스트 패턴을 형성하는 단계; 및
    상기 포토 레지스트 패턴을 이용하여 상기 식각 마스크막을 패터닝하는 단계를 포함하며,
    상기 포토 레지스트 패턴은 웨이퍼의 위치에 따라 서로 다른 임계치수 및 패턴 간격을 갖는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 보조막은 폴리머막으로 형성하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 보조막은 증착 공정 및 식각 공정을 설정 횟수만큼 반복 실시하는 DED 방식으로 형성하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 보조막은 CF4, CHF3, 및 O2 가스를 이용하여 형성하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 보조막은 상기 식각 마스크 패턴들의 종횡비 및 패턴 간격에 따라 상기 식각 마스크 패턴들의 측벽에 형성되는 두께가 조절되는 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    종횡비가 큰 상기 식각 마스크 패턴의 측벽에 형성되는 상기 보조막의 두께보다 종횡비가 상개적으로 작은 식각 마스크 패턴의 측벽에 형성되는 상기 보조막의 두께가 더 두꺼운 반도체 소자의 제조 방법.
  8. 제 1 항에 있어서,
    상기 하드 마스크 패턴들을 감싸도록 보조막을 형성하여 상기 하드 마스크 패턴들의 임계치수 및 패턴 간격을 균일하도록 제어하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  9. 피식각층이 형성된 반도체 기판 상에 하드 마스크막 및 희생막을 형성하는 단계;
    상기 희생막을 패터닝하여 다수의 희생 패턴들을 형성하는 단계;
    상기 다수의 희생 패턴들의 측벽에 스페이서들을 형성하는 단계;
    상기 다수의 희생 패턴들을 제거하는 단계;
    패턴 간격이 균일해지도록 상기 스페이서들을 감싸도록 보조막을 형성하여 다수의 마스크 패턴들을 형성하는 단계; 및
    상기 다수의 마스크 패턴들을 이용한 식각 공정으로 상기 하드 마스크막을 패터닝하여 하드 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 다수의 희생 패턴들을 형성하는 단계는
    상기 희생막 상에 포토 레지스트 패턴을 형성하는 단계; 및
    상기 포토 레지스트 패턴을 이용하여 상기 희생막을 패터닝하는 단계를 포함하며,
    상기 포토 레지스트 패턴은 웨이퍼의 위치에 따라 서로 다른 임계치수 및 패턴 간격을 갖는 반도체 소자의 제조 방법.
  11. 제 9 항에 있어서,
    상기 보조막은 폴리머막으로 형성하는 반도체 소자의 제조 방법.
  12. 제 9 항에 있어서,
    상기 보조막은 증착 공정 및 식각 공정을 설정 횟수만큼 반복 실시하는 DED 방식으로 형성하는 반도체 소자의 제조 방법.
  13. 제 9 항에 있어서,
    상기 보조막은 CF4, CHF3, 및 O2 가스를 이용하여 형성하는 반도체 소자의 제조 방법.
  14. 제 9 항에 있어서,
    상기 보조막은 상기 스페이서들 간의 간격에 따라 상기 스페이서들의 측벽에 형성되는 두께가 조절되는 반도체 소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 스페이서의 간격이 좁은 영역에서 상기 스페이서의 측벽에 형성되는 상기 보조막의 두께보다 상기 스페이서의 간격이 상대적으로 넓은 상기 스페이서의 측벽에 형성되는 상기 보조막의 두께가 더 두꺼운 반도체 소자의 제조 방법.
  16. 제 9 항에 있어서,
    상기 하드 마스크 패턴들을 감싸도록 보조막을 형성하여 상기 하드 마스크 패턴들의 임계치수 및 패턴 간격을 균일하도록 제어하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  17. 피식각층이 형성된 반도체 기판 상에 하드 마스크막 및 제1 식각 마스크막을 형성하는 단계;
    상기 제1 식각 마스크막을 패터닝하여 다수의 제1 식각 마스크 패턴들을 형성하는 단계;
    상기 다수의 제1 식각 마스크 패턴들의 측벽에 스페이서들을 형성하는 단계;
    상기 다수의 제1 식각 마스크 패턴들 및 상기 스페이서들을 포함한 전체 구조 상에 제2 식각 마스크막을 형성하는 단계;
    상기 스페이서들이 노출되도록 상기 제2 식각 마스크막을 식각하여 제2 식각 마스크 패턴들을 형성하는 단계;
    노출된 상기 스페이서들을 제거하는 단계;
    임계치수와 패턴 간격이 균일해지도록 상기 제1 식각 마스크 패턴들 및 상기 제2 식각 마스크 패턴들을 감싸도록 보조막을 형성하여 다수의 마스크 패턴들을 형성하는 단계; 및
    상기 다수의 마스크 패턴들을 이용한 식각 공정으로 상기 하드 마스크막을 패터닝하여 하드 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  18. 제 17 항에 있어서,
    상기 다수의 제1 식각 마스크 패턴들을 형성하는 단계는
    상기 제1 식각 마스크막 상에 포토 레지스트 패턴을 형성하는 단계; 및
    상기 포토 레지스트 패턴을 이용하여 상기 제1 식각 마스크막을 패터닝하는 단계를 포함하며,
    상기 포토 레지스트 패턴은 웨이퍼의 위치에 따라 서로 다른 임계치수 및 패턴 간격을 갖는 반도체 소자의 제조 방법.
  19. 제 17 항에 있어서,
    상기 보조막은 폴리머막으로 형성하는 반도체 소자의 제조 방법.
  20. 제 17 항에 있어서,
    상기 보조막은 증착 공정 및 식각 공정을 설정 횟수만큼 반복 실시하는 DED 방식으로 형성하는 반도체 소자의 제조 방법.
  21. 제 17 항에 있어서,
    상기 보조막은 CF4, CHF3, 및 O2 가스를 이용하여 형성하는 반도체 소자의 제조 방법.
  22. 제 17 항에 있어서,
    상기 보조막은 상기 제1 및 제2 식각 마스크 패턴들의 임계 치수 및 패턴 간격에 따라 상기 제1 및 제2 식각 마스크 패턴들의 측벽에 형성되는 두께가 조절되는 반도체 소자의 제조 방법.
  23. 제 22 항에 있어서,
    종횡비가 큰 상기 제2 식각 마스크 패턴의 측벽에 형성되는 상기 보조막의 두께보다 종횡비가 상개적으로 작은 상기 제1 식각 마스크 패턴의 측벽에 형성되는 상기 보조막의 두께가 더 두꺼운 반도체 소자의 제조 방법.
  24. 제 17 항에 있어서,
    상기 하드 마스크 패턴들을 감싸도록 보조막을 형성하여 상기 하드 마스크 패턴들의 임계치수 및 패턴 간격을 균일하도록 제어하는 단계를 더 포함하는 반도체 소자의 제조 방법.


KR1020120086892A 2012-08-08 2012-08-08 반도체 소자의 제조 방법 KR20140020150A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120086892A KR20140020150A (ko) 2012-08-08 2012-08-08 반도체 소자의 제조 방법
US13/715,162 US9348230B2 (en) 2012-08-08 2012-12-14 Method of manufacturing semiconductor device
CN201310038661.9A CN103578970B (zh) 2012-08-08 2013-01-31 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120086892A KR20140020150A (ko) 2012-08-08 2012-08-08 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140020150A true KR20140020150A (ko) 2014-02-18

Family

ID=50050489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086892A KR20140020150A (ko) 2012-08-08 2012-08-08 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US9348230B2 (ko)
KR (1) KR20140020150A (ko)
CN (1) CN103578970B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102468781B1 (ko) * 2015-07-01 2022-11-22 삼성전자주식회사 반도체 소자의 제조방법
US20230260799A1 (en) * 2022-02-11 2023-08-17 Nanya Technology Corporation Method for preparing semiconductor device structure with energy removable spacers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750150B2 (en) * 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
US6573177B1 (en) * 2002-02-19 2003-06-03 Macronix International Co., Ltd. Protection layer to prevent under-layer damage during deposition
US6548385B1 (en) * 2002-06-12 2003-04-15 Jiun-Ren Lai Method for reducing pitch between conductive features, and structure formed using the method
US6734107B2 (en) * 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
KR100780652B1 (ko) * 2006-12-27 2007-11-30 주식회사 하이닉스반도체 반도체 소자 제조방법

Also Published As

Publication number Publication date
US9348230B2 (en) 2016-05-24
CN103578970A (zh) 2014-02-12
US20140045124A1 (en) 2014-02-13
CN103578970B (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
US10768526B2 (en) Method of forming patterns
US10020196B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
JP4583980B2 (ja) 半導体デバイス製造方法および半導体構造
US10103032B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
US8932957B2 (en) Method of fabricating a FinFET device
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
US20150155176A1 (en) Sidewall height nonuniformity reduction for sidewall image transfer processes
TWI443710B (zh) 半導體元件及其製造方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
KR20140020150A (ko) 반도체 소자의 제조 방법
KR100796509B1 (ko) 반도체 소자의 제조방법
KR20100078499A (ko) 반도체 소자의 미세 패턴 형성방법
KR100953053B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
KR100935252B1 (ko) 반도체 소자의 나노 패턴 제조 방법
US9396966B1 (en) Patterning method and semiconductor structure
EP1577941B1 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
US20150044875A1 (en) Method of forming pattern
CN106328511B (zh) 半导体器件的电极制作方法
KR20020002573A (ko) 반도체소자의 미세패턴 형성방법
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20100074630A (ko) 반도체 소자의 패턴 형성방법
KR20090070535A (ko) 반도체 소자의 패터닝 방법
KR20100026191A (ko) 반도체 장치 제조 방법
KR20100039565A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid