KR980012063A - 기판으로부터의 유기 반사 방지 코팅물 에칭 방법 - Google Patents

기판으로부터의 유기 반사 방지 코팅물 에칭 방법 Download PDF

Info

Publication number
KR980012063A
KR980012063A KR1019970032713A KR19970032713A KR980012063A KR 980012063 A KR980012063 A KR 980012063A KR 1019970032713 A KR1019970032713 A KR 1019970032713A KR 19970032713 A KR19970032713 A KR 19970032713A KR 980012063 A KR980012063 A KR 980012063A
Authority
KR
South Korea
Prior art keywords
substrate
etching
coating
process gas
layer
Prior art date
Application number
KR1019970032713A
Other languages
English (en)
Inventor
간밍 자오.
테리 코.
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR980012063A publication Critical patent/KR980012063A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

실리콘 함유 기판으로부터 유기 반사방지 코팅물을 에칭하기 위한 방법이 제공된다. 기판은 처리챔버내에 위치되고 H 및 Br을 함유하는 화합물, H 및 I를 함유하는 화합물, 및 그 혼합물로 이루어진 그룹으로부터 선택된 화합물과 O를 포함하는 처리가스가 챔버내로 유입된다. 처리가스의 플라즈마는 코팅물을 에칭하기 위하여 처리챔버내에서 발생된다. 상기 방법은 우수한 임계 치수 제어, 기판에 대한 코팅물의 높은 선택도, 및 코팅물의 높은 에칭율로 코팅물의 이방성 에칭을 제공한다.

Description

기판으로부터의 유기 반사 방지 코팅물 에칭 방법
본 발명은 일반적으로 반도체처리중 기판으로부터 유기 코팅물을 에칭하기 위한 방법에관한 것으로서, 특히 실리큰 함유 기판으로부터 유기 반사 방지 코팅물을 에칭하기 위한 방법에 관한 것이다.
반응성 이온 에칭 방법은 서브 미크론 크기 형상, 이를테면 반도체 집적 회로 칩을 가지는 소자를 제조하는데 사용된다. 이런 방법은 에칭 저항 재료, 이를테면 포토레지스트 패턴 또는 산화물 경질 마스크에 의해 보호되는 부분을 가지는 기판을 선택적으로 에칭하는데 사용된다. 저항 보호된 부분은 처리되는 기판의 일부가 되는 기판상의 형상을 형성한다. 에칭은 에칭 챔버내로 선택된 처리 가스를 유입하는 단계와 처리 가스로부터 플라즈마를 형성하는 단계를 포함한다. 플라즈마는 기판을 선택적으로 에칭 챔버로부터 제거되는 휘발성 에칭 부산물 화합물을 형성한다.
처리 가스는 전형적으로 He 또는 Ar과 같은 불활성 캐리어 가스를 사용하거나 사용하지 않는 Cl2, CCl4및/또는 O2와 같은 가스의 혼합물이다. 또한 클로로플루오로카본 가스는 공통적으로 처리 가스로 사용된다.
이런 처리 가스와 관련된 다수의 문제가 있다. 하나의 문제는 클로로플루오로카본 가스가 환경적으로 바람직 하지 않고, 이런 가스를 사용하는 처리는 환경 규정에 지배를 받게 된다.
다른 문제는 이런 가스가 화학적으로 기판상의 레지스트와 반응할 수 있고,, 상당히 두꺼운 찌꺼기 또는 증착물이 챔버 벽, 에칭된 형상의 측벽 및 레지스트 재료상에 형성시킨다. 이런 찌꺼기 또는 증착물은 단편화될 수 있어 웨이퍼를 오염시키는 미립자를 형성한다. 이런 미립자는 웨이퍼가 완전히 처리될때까지 검출될 수 없고, 상당한 비용의 전체 웨이퍼 손실을 초래할 수 있다.
이런 처리 가스 사용과 관련된 또다른 문제는 이들이 ″요각˝ 프로파일을 가지는 형상을 에칭할 수있다는 것이다. ˝요각˝ 프로파일은 내부적으로 경사지는 에칭된 형상의 측벽에 대한 모양으로 참조된다. 요각 프로파일은 에칭이 가려지지않은 부분을 통해 수직적으로 진행(요구된 바와 같이)하고 가려진 층 아래로 수평적으로 진행 할 때 발생하는 등방성 에칭 또는 언더에칭에 의해 초래된다. 에칭된 형상이 실질적으로 90도에 가까운 각도를 가진 수직 측벽을 가지는 것이 바람직하며, 에칭된 형상이 실질적으로 마스크와 같은 동일한 폭을 가지는 것이 바람직하다. 이런 바람직한 특성은 처리 가스가 이방적으로 기판을 에칭하고 에칭이 실질적으로 기판의 코팅되지 않은 부분을 통해 수직적으로 진행할 때 초래한다.
소자 크기가 1/2 서부미크론 장벽이하로 계속 감소됨에 따라, 유기 반사 방지 코팅물(ARC : anti-reflective coating)의 사용은 종종 요구된다. 이런 코팅물은 반사적 노칭, 정상파 및 후면 스캐터링 광을 감소하고, 포토레지스트 노출 범위를 최대화하며, 포토레지스트 측벽 프로파일을 최적화하기 위해 포토리소그래픽 처리에 사용된다. 결론적으로, 회로 칩 품질은 증진되고 웨이퍼 재작업과 손실은 감소된다.
반사 방지 코팅물은 상부 반사 방지 코팅물(TAR: top antireflective coating), 또는 선택적으로 하부 반사 방지 코팅물(BARC : bottom antireflective coating)으로서 공지된 저항-막 인터페이스로서 제공될 수 있다. TAR코팅물은 통상 현상 처리 동안 제거되는 반면, BARC 코팅물은 대부분 건식 에칭 제거를 요구한다.
유기 반사 방지 막의 건식 에칭을 위한 처리는 통상 플라즈마 에칭 시스템에서 달성된다. ARC 에칭 처리 가스는 화합물에 상당히 변화를 주고 예를 들어 CHF3/CF4/Ar-O2, CF4/He-O2, O2/N2및 O2를 포함한다. 그러나 중요한 게이트 에칭 응용에서 플루오르 함유 에칭제를 사용하는 폴리실리콘 또는 폴리사이드 충상의 BARC 층의 인-시튜 에칭은 얇은 게이트 산화물에 대한 선택성을 감소시킬 수 있다.
에칭 처리 동안, 높은 에칭 속도와 높은 에칭 선택비를 달성하는 것이 바람직하다. 선택비는 유기 하부 반사 방지 코팅물의 에칭 속도 대 일적선 하부 기판 재료의 에칭 속도의 비율이다. 높은 선택도는 기판의 과도 에칭을 방지하는데 바람직하다. 처리 가스(CF4/Ar-O2)는 약 1.5 내지 1의 폴리실리콘에 대한 낮은 선택도를 가지고 처리 가스 (CHF3/CF4/Ar-O2)는 약 3 대 1의 낮은 선택도를 가진다. O2/N2는 약 5 대 1의 더 높은 선택도를 가지지만, 마스크 한정된 형상의 임계 치수에 대한 초과 손실을 초래한다.
따라서, 실질적으로 코팅물의 이방성 에칭을 달성하고; 높은 임계 치수 제어를 제공하고; 높은 선택도를 가지고; 높은 에칭 속도를 제공하며; 에칭 챔버 벽상의 증착을 감소시키는 기판으로부터 유기 반사 방지 코팅물을 에칭하기 위한 방법이 요구된다.
본 발명의 목적은 실질적으로 유기반사 방지 코팅물의 이방성 에칭, 높은 에칭 속도, 높은 선택도, 감소된 챔버 찌꺼기 증착 및 높은 임계 치수 제어를 달성하는 기판으로부터의 유기 반사 방지 코팅물 제거 방법을 제공 하는 것이다.
제1a도는 유기 반사 방지 코팅물과 포토레지스트 패턴을 가지는 기판의 개략적 수직 단면도.
제1b도는 에칭후 도 1a의 반도체, 유기 반사 방지 코팅물과 포토레지스트 패턴의 개략적 수직 단면도.
제2도는 본 발명의 방법을 수행하기에 적당한 장치의 수직 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 16 : 반사 방지 코팅물
본 발명의 방법은 기판으로부터 유기 반사 방지 코팅물과 같은 유기 코팅물의 에칭을 포함한다. 전형적으로, 상기 코팅물은 그 위에 포토레지스트 패턴을 가진다. 상기 방법은,
(a) 챔버내의 에칭 존내에 기판을 배치시키는 단계;
(b) O와 (ⅰ)H와 Br 함유 화합물 및 (ⅱ) H와 I 함유 화합물로 이루어진 그룹으로부터 선택된 적어도 하나의 불활성 화합물을 함유하는 처리 가스를 상기 챔버내에 유입하는 단계; 및
(c) 포토레지스트 패턴에 의해 커버되지 않은 상기 기판으로부터 상기 코팅물을 제거하기 위해 상기 챔버내에 상기 처리 가스의 플라즈마를 발생하는 단계를 포함한다. 바람직하게, 상기 불활성 화합물은 HBr이다.
상기 기판은 전형적으로 실리콘 기판상의 실리콘 함유 하부층이지만. 부가적 층이 없는 실리콘 기판이 될 수 있다. 상기 실리콘 기판상의 실리콘 함유 하부층이지만, 부가적 층이 없는 실리콘 기판이 될 수 있다. 상기 실리콘 함유 재료는 전형적으로 폴리실리콘, 실리사이드, 또는 유전체 재료의 층을 포함한다.
상기 불활성 화합물은 바람직하게 (ⅰ) 실질적으로 기판의 에칭을 방지하고; (ⅱ)상기 코팅물의 실질적으로 이방성 에칭을 야기하며; (ⅲ) O2가 약 2000Å/분 이상, 바람직하게 약3000Å/분 이상의 속도로 에칭하는데 효과적인 양으로 상기 챔버내로 유입된다. 에칭동안, 불활성 층은 상기 유기 코팅물내로 에칭된 측벽 형상상에 형성된다. 상기 불활성 층은 바람직하게 유기 코팅물의 이방성 에칭을 야기하도록 측면 에칭을 방지한다. 상기 형상의 측벽은 바람직하게 기판에 관련하여 적어도 약 85°의 각도를 형성한다. 상기 각도는 더욱 바람직하게 기판에 관련하여 약 85° 내지 90°이다.
상기 처리 가스는 높은 유기 층 대 하부층 선택도, 바람직하게 적어도 약 40 : 1의 비율을 추가로 제공한다.
도 1a를 참조하면, 본 발명에 따른 방법은 패턴화될 베이스(12)와 하부층(14)을 포함하는 기판(10)상의 에칭챔버에서 수행된다. 상기 베이스(12)는 전형적으로 실리콘으로 이루어지고 상기 하부층(14)은 도핑되거나 도핑되지 않은 폴리실리콘, 실리사이드, 실리콘 또는 유전체 재료, 이를테면 SiO2, Si3N4, SixNy, SiON, SixOyNz등으로 이루어질 수 있다.
유기 반사 방지 코팅물(BARC)(16)은 상기 하부층(14)상에 형성된다. 상기 유지적 코팅물(16)은 포토리소그래픽 처리 동안 반사적 노칭, 정상파 및 후면 스캐터링 광을 감소시키고, 포토레지스트 노출 범위를 최대화하며, 포토레지스트 측벽 프로파일을 최적화하도록 제공된다. 바람직한 유기 반사 방지 코팅물은 Brewer Science의 상표˝ARC˝로 상업적으로 입수할 수 있다. 또한 다른 유기 반사 방지 코팅물 화합물이 사용될 수 있다. 상기 유기 코팅물(16)은 전형적으로 약 500Å 내지 약 2500Å, 더욱 바람직하게 약 500Å 내지 약 800Å의 두께를 가진다.
포토레지스트 패턴(18)의 포토리소그래픽 처리동안 상기 반사 방지 유기 코팅물(16)상에 형성된다. 상기 포토레지스트 패턴(18)은 상기 포토레지스트 패턴(18)에 의해 커버된 기판(10)의 부분이 기판(10)의 에칭동안 실질적으로 에칭되지 않도록 에칭에 저항한다.
상기 포토레지스트 패턴(18)은 전형적으로 약 0.5μ 미만의 최소 폭(W)과 약 1μ 미만의 높이를 가지는 똑바로 선 형상(30)을 포함할 수 있다. 상기 형상(30)은 반사 방지 유기 코팅물(16)의 상부 표면 평면에 관련하여 약 85°내지 약 90°가 되는 프로파일 각도(α)를 형성한다.
도 2를 참조하면, 본 발명을 수행하기에 적당한 반응 장치(50)는 에칭 존(54)을 가지는 에칭 챔버(52)를 포함한다. 처리 가스는 상기 가스 인렛(58)을 통해 상기 에칭 챔버(53)내로 유입된다. 다음에 상기 처리 가스(52)는 상기 에칭 존(54)에 처리 가스를 분배하는 ˝샤워헤드˝ 확산기 플레이트(60)를 통과한다. 주위 포커스 링(62)은 실질적으로 상기 에칭 존(54)내에 발생된 플라즈마를 유지한다.
장벽 또는 펌핑 플레이트(20)는 그것을 통해 다수의 배기 홀(72a,72b)을 한정하고 2개 존; 에칭 존(54)과 비에칭 존(74)으로 상기 에칭 챔버(52)를 분리한다. 상기 배기 홀(72a,72b)은 상기 에칭 챔버(52)로부터 소모 처리 가스 와 휘발성 에칭 부산물을 배기하기 위한 배기 포트(76)를 통해 진공 펌프(도시 안됨)와 통해있는 유체내에 있다.
상기 반응 장치(50)는 자성적으로 증진될 수 있다. 자성 코일(80)은 상기 에칭 존(54)내의 처리 가스로부터 형성된 플라즈마를 자성적으로 증진하기 위해 상기 에칭 챔버(52) 둘레에 공급될 수 있다.
동작중, 도 1a에 도시된 바와 같은 기판(10)은 상기 캐소드(56)상에 배치되고 처리 가스는 상기 가스 인렛(58)을 통해 에칭 챔버(52)내로 유입된다. 플라즈마는 반사 방지 유기 코팅물(16)을 선택적으로 에칭하기 위해 상기 처리 가스로부터 발생된다.
본 발명에 따르면, 상기 처리 가스는 O와 H와 Br 함유 화합물, H와 I 함유 화합물 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 적어도 하나의 불활성 화합물을 포함한다. 상기 바람직한 화합물은 HBr이다. 다른 적당한 화합물은 CH3Br, CH2Br2, BBr2, CHBr3, Br2들을 포함한다. 또한 Br과 I 함유 탄화 수소가 사용될 수 있다.
또한 여러 가지 희석 가스, 이를테면 He, 다른 불활성 가스 및 CO2가 처리 가스에 부가될 수 있다.
상기 처리 가스의 플라즈마는 상기 에칭 존(54)내에 발생된다. 상기 플라즈마의 흐름은 화살표(82a와 82b)에 의해 표현된다.
상기 처리 가스의 구성은 O-함유 가스 대 불활성 화합물의 몰비를 조절함으로써 변경된다. O-함유 가스내의 HBr 대 O의 전형적 몰비는 약 1:2이다. O-함유 가스내의 HBr 대 O의 전형적 몰비는 약 1:20 내지 약 5:2가 될 수 있다. 본 명세서에 기술된 바와 같은 반응기를 위한 처리 가스의 전형적 흐름속도는 약 20 sccm다.
상기 처리 가스는 바람직하게 상기 유기 반사 방지 코팅물의 이방성 에칭을 달성하기 위해 상기 개로이 에칭된 코팅물 측벽 표면상에 측벽 불활성물을 형성하기 위해 표과적인 양의 불활성 화합물을 포함한다.
상기 플라즈마는 상기 반사 방지 코팅물(16)을 에칭하기 위해 상기 처리 가스로부터 발생된다. 상기 플라즈마를 발생하는데 사용된 전력은 200㎜의 실리콘 웨이퍼 크기에 대해 일번적으로 약 100와트 내지 약 1000와트, 전형적으로 200와트가 된다. 약 200와트 이상의 전력은 에칭 동안 상기 반사 방지 유기 코팅물(16)의 충분한 불활성를 제공할 수 있다.
본 발명은 도 2에 도시된 바와 같은 에칭 챔버에 관련하여 기술되는 반면, 다른 반응기 타입가 플라즈마 소스가 본발명을 수행하는데 사용될 수 있다. 예를 들면, 상기 플라즈마는 전자 공명 공진, 자성 증진 및/ 또는 유도적 결합 전력 소스와 같은 방법에 의해 임의로 증진될 수 있다. 바람직하게, 자성적으로 증진된 이온 반응기가 사용된다. 자석 코일(80)에 의해 유도된 상기 반응 장치(50)내의 자계는 상기 플라즈마내에 형성되 이온 밀도를 증가시키기에 충분히 강하지만, 충전 손상을 일으키는 레벨 이하이다. 상기 기판(10)의 표면상의 자계는 바람직하게 약 10가우스 내지 약 80가우스이고, 더욱 바람직하게 약 40가우스이다.
본 명세서에 기술된 처리 챔버의 타입과 크기를 위해, 상기 에칭 챔버(52)내의 압력은 바람직하게 약 1mTorr 내지 약 200mTorr, 더욱 바람직하게 약 20 mTorr로 유지된다. 더 낮은 압력은 더욱 균일한 에칭을 제공하지만, 더 낮은 에칭 속도를 제공한다.
상기 캐소드(56)는 에칭동안 형성하는 불활성 중착물의 휘발을 방지하도록 적당한 온도로 유지된다. 상기 캐소드 온도는 바람직하게 약 -15℃내지 약 60℃, 더욱 바람직하게 약 0℃내지 약 20℃이다.
도 1b는 베이스(12) 및 하부층(14)를 포함하는 기판(10), 유기 반사방지 코팅물(16) 및 본 발명의 방법에 따라서 에칭후에 포토레지스트 패턴(18)이 도시되어 있다. 도시한 바와 같이, 기판(10) 및 유기 반사방지 코팅물(16)의 보호된 부분은 형상(40)을 형성한다. 형상(40)은 기판(10)에 대하여 트렌치 프로필 각도β를 갖는 측벽(32)을 포함한다. 이 프로필 각도는 바람직하게는 적어도 약 85°이고, 보다 바람직하게는 약 85°내지 90°이다.
본 발명에 따른 방법은 바람직하게는 기판(10)의연속적인 에칭 성능을 향상시키기 위하여 형상(40)의 임계치수의 손실을 최소화한다. 가장 중요한 임계 치수는 이상적으로 포토레지스트의 깊이와 동일해야 하는 형상의 폭 W이다.
본 발명에 따른 방법은 바람직하게는 2000Å/분 보다 크고, 더 바람직하게는 3000Å/분 F보다 더 큰 유기 반사방지 코팅물의 에칭율을 달성한다.
처리 가스는 140:1의 비도핑된 폴리실리콘에 대한 유기 반사방지 코팅물의 선택도, 약 40:1의 SiO2에 대한 유기 반사방지 코팅물의 선택도, 및 적어도 약 2의 포토레지스트 패턴에 대한 유기 반사방지 코팅물의 선택도를 산출한다.
예
다음 예는 본 발명의 효율을 증명한다. 이 예는 자기적으로 향상된 반은 이온 리액터, 특히 머티어리얼스 인코포레이티드, 켈리포니아로부터 이용가능한 8 인치 MxP 다중 챔버를 갖는 ˝프리시즌5000˝시스템을 이용하여 구성되었다.
테스트된 웨이퍼는 1550Å의 두께를 갖는 유기 반사방지 코팅물로 코팅되고, 200㎜(8인치)의 직경을 갖는 실리콘 웨이퍼이다. 포토레지스트 패턴은 유기 반사방지 코팅물로 형성되었다. 포토레지스트 패턴 두께는 약 1μ이며, 형상 폭은 약 0.45μ이다. 웨이퍼의 브레이킹은 행해지지 않았다.
도 1a를 살펴보면, 약 85° 내지 87°의 포토레지스트 프로필 각도 α는 스캐닝 전자현미경(SEM)을 이용하여 관측되었다.
웨이퍼 에칭 공정은 주 에칭 단계 및 6-% 과에칭 단계를 포함하였다. 엔드포인트 검출은 483.5㎜의 과장으로 주 에칭의 완료를 위해 사용되었다. 상용된 처리 조건은 다음 표 1에 설정되어 있다.
약 2300Å/min의 유기 반사방지 코팅물의 에칭율이 관찰되었다. 이외에도, 폴리실리콘이나 SiO2층을 갖는 웨이퍼의 에칭은 약 140:1의 폴리실리콘에 대한 유기 반사방지 코팅물의 선택도, 및 약 39:1의 SiO2에 대한 유기 반사방지 코팅물의 선택도를 나타내었다.
예의 결과는 본 발명에 따른 방법은 높은 정도의 이방성 에칭, 언더커팅이나 노칭없고, 폴리실리콘 및 SiO2에 대한 유기 반사방지 코팅물의 높은 선택도, 및 낮은 임계 치수 손실을 제공한다는 것을 증명한다.
본 발명은 바람직한 실시예를 참조로 아주 상세하게 기술되었지만, 다른 실시예도 가능하다. 그러므로, 첨부된 청구범위의 정신 및 범위는 바람직한 실시예의 설명에 한정되지 않는다.

Claims (28)

  1. 하부층위에 유기층을 에칭하기 위한 방법에 있어서, H와 Br을 포함하는 화합물과 H와 I를 포함하는 화합물로 이루어진 그룹으로부터 선택된 적어도 하나의 불활성 화합물과 O를 포함하는 처리가스를 에칭 영역으로 유입시키는 단계; 상기 유입된 가스로부터 플라즈마를 발생시키는 단계; 및 상기 유기층과 플라즈마를 접촉시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 기판으로부터 유기 반사방지 코팅물을 에칭하기 위한 방법에 있어서, 유기 반사방지 재료를 포함하는 코팅물을 갖는 기판을 챔버내에 위치시키는 단계를 포함하는데, 상기 코팅물은 그위로 포토레지스트 패턴을 가지며; H와 Br을 포함하는 화합물과 H와 I를 포함하는 화합물로 이루어진 그룹으로부터 선택된 적어도 하나의 불활성 화합물과 O를 포함하는 처리가스를 챔버내로 유입시키는 단계; 및 상기 포토레지스트 패턴에 의해 커버되지 않는기판으로부터 코팅물을 에칭하기 위하여 챔버내에서 처리가스의 플라지마를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2 항에 있어서, 상기 불활성 화합물 HBr,HI,Br을 함유하는 탄화수소, 및 I를 함유하는 탄화수소로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  4. 제1항 또는 제2 항에 있어서, 상기 불활성 화합물은 HBr인 것을 특징으로 하는 방법.
  5. 제2항에 있어서, 상기 기판은 그위에 실리콘 함유층을 갖는 실리콘층을 포함하는 것을 특징으로 하는 방법.
  6. 제4항에 있어서, 상기 실리콘 함유층은 도핑되거나 또는 비도핑된 폴리실리콘이나 실리사이드를 포함하는 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 상기 실리콘 함유층은 SiO2, SixNy, 및 SixOyNz로 이루어진 그룹으로부터 선택된 유전체 재료를 포함하는 것을 특징으로 하는 방법.
  8. 제1항 또는 제2항에 있어서, 상기 처리가스는 새롭게 도칭된 유기층을 불활성하기 위하여 충분한 양의 불활성 화합물을 포함하는 것을 특징으로 하는 방법.
  9. 제1항 또는 제2항에 있어서, 상기 처리가스는 코팅물의 이방성 에칭을 행하기 위하여 충분한 양의 불활성 화합물을 포함하는 것을 특징으로 하는 방법.
  10. 제2항에 있어서, 상기 기판은 측벽을 가진 형상을 포함하며, 상기 처리가스는 에칭동안에 불활성층이 상기 측벽상에 형성되는 충분한 양의 불활성 화합물을 포함하는 것을 특징으로 하는 방법.
  11. 제1항 있어서, 상기 하부층은 기판상에 있으며, 상기 기판은 측벽을 갖는 형상을 가지며, 상기 처리가스는 측벽이 에칭후에 기판에 대하여 적어도 약 85°의 각도를 갖는 충분한 양의 불활성 화합물을 포함하는 것을 특징으로 하는 방법.
  12. 제1항 또는 제2항에 있어서, 상기 코팅물은 약 500Å 내지 2500Å의 두께를 갖는 것을 특징으로 하는 방법.
  13. 제1항 또는 제2항에 있어서, 상기 처리가스는 약 1:20 내지 5:2의 O에 대한 불활성 화합물의 몰 비를 포함하는 것을 특징으로 하는 방법.
  14. 제4항 있어서, 상기 처리가스는 약 1:2의 O에 대한 HBr의 몰 비를 포함하는 것을 특징으로 하는 방법.
  15. 제1항 또는 제2항에 있어서, 상기 처리가스를 유입시키는 단계는 2000Å/분보다 더 큰 코팅물의 에칭율을 산출하기 위해 충분한 O를 유입시키는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제1항 또는 제2항에 있어서, 상기 처리가스를 유입시키는 단계는 3000Å/분보다 더 큰 코팅물의 에칭율을 산출하기 위해 유효한 양의 처리가스를 유입시키는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제1항 있어서, 불활성 화합물 대 O의 몰비는 유기층 대 하부층 선택비가 적어도 40:1 정도가 되도록 충분히 높은 것을 특징으로 하는 방법.
  18. 제1항 있어서, 상기 처리가스는 희석재인 것을 특징으로 하는 방법.
  19. 실리콘 함유층위에 유기층을 신속하고 선택적으로 에칭하기 위한 방법에 있어서, 하부층의 적어도 일부상에 얇은 유기층이 있는 실리콘 함유 하부층을 포함하는 기판을 에칭 영역내에 위치시키는 단계; 수소 및 브롬을 함유하는 화합물과 수소 및 요오드를 함유하는 화합물로 이루어진 그룹으로부터 선택된 적어도 하나의 불활성 가스 및 O를 함유하는 처리가스를 에칭 영역내로 유입시키는 단계; 및 플라즈마가 유기층과 접촉하여 유기층을 에칭하도록 처리가스로부터 플라즈마를 발생시키는 단계를 포함하며, 상기 처리가스는 적어도 2000Å/min의 속도로 유기층을 에칭하기에 충분한 O를 함유하며, O에 대한 불활성 가스의 몰 비는 하부층에 대한 유기층의 선택비가 적어도 40:1로 충분히 높은 것을 특징으로 하는 방
  20. 제19항에 있어서, 상기 O에 대한 불활성 가스의 몰 비는 적어도 1:20인 것을 특징으로 하는 방법.
  21. 제19항에 있어서, 상기 불활성 가스는 HBr인 것을 특징으로 하는 방법.
  22. 제19항에 있어서, 상기 유기 화합물은 반사방지 코팅물인 것을 특징으로 하는 방법.
  23. 기판으로부터 유기 반사방지 코팅물을 에칭하기 위한 방법에 있어서, 유기 반사방지 재료를 포함하는 코팅물을 갖는 기판을 챔버내에 위치시키는 단계를 포함하는데, 상기 코팅물은 그이에 포토레지스트 패턴을 가지며; O 및 HBr을 포함하는 처리가스를 챔버내로 유입시키는 단계; 및 상기 포토레지스트 패턴에 의해 덮혀지지 않는 코팅물을 에칭하기 위하여 챔버내에서 처리가스의 플라즈마를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 제23항에 있어서. 상기 처리가스는 코팅물의 이방성 에칭을 행하기 위하여 유효한 양의 HBr을 포함하는 것을 특징으로 하는 방법.
  25. 제23항에 있어서, 상기 기판은 측벽을 갖는 형상이 에칭되며, 불활성층은 에칭동안에 측벽상에 형성되며 이방성 에칭을 하기 위하여 측벽 에칭을 방지하는 것을 특징으로 하는 방법.
  26. 제23항에 있어서, 상기 기판은 측벽을 가진 형상을 포함하며, 상기 처리가스는 측벽이 기판에 대하여 적어도 약 85°의 각도를형성하도록 유효한 양의 HBr을 포함하는 것을 특징으로 하는 방법.
  27. 기판으로부터 유기 반사방지 코팅물을 에칭하기 위한 방법에 있어서, 유기 반사방지 재료를 포함하는 코팅물을 갖는 실리콘 함유 기판을 챔버내에 위치시키는 단계를 포함하는데, 상기 코팅물은 그위에 포토레지스트 패턴을 가지며; O 및 HBr을 포함하는 처리가스를 챔버내로 유입시키는 단계; 및 상기 포토레지스트 패턴에 의해 덮혀지지 않는 기판으로부터 유기 반사방지 재료를 에칭하기 위하여 챔버내에서 처리가스의 플라즈마를 발생시키는 단계를 포함하며, 유효한 양의 처리가스는 (ⅰ)기판의 에칭을 방지하고, (ⅱ) 코팅물의 이방성 에칭을 행하고, 및 (ⅲ) 약 2000Å/분보다 더 큰 코팅물의 에칭율을 산출하기 위하여, 챔버내로 유입되는 것을 특징으로 하는 방법.
  28. 하부층 위에 유기층을 에칭하기 위한 방법에 있어서, O 및 Br2을 포함하는 처리가스를 에칭 영역내에 유입시키는 단계; 상기 유입된 가스로부터 플라즈마를 발생시키는 단계; 및 상기 유기층과 플라즈마를 접촉시키는 단계를 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019970032713A 1996-07-15 1997-07-15 기판으로부터의 유기 반사 방지 코팅물 에칭 방법 KR980012063A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68360996A 1996-07-15 1996-07-15
US08/683,609 1996-07-15

Publications (1)

Publication Number Publication Date
KR980012063A true KR980012063A (ko) 1998-04-30

Family

ID=24744762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032713A KR980012063A (ko) 1996-07-15 1997-07-15 기판으로부터의 유기 반사 방지 코팅물 에칭 방법

Country Status (4)

Country Link
EP (1) EP0820093A1 (ko)
JP (1) JPH1098029A (ko)
KR (1) KR980012063A (ko)
TW (1) TW363220B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557980B1 (ko) * 1999-10-20 2006-03-07 주식회사 하이닉스반도체 포토 레지스트 레슨방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0859400A3 (en) * 1996-12-23 1998-09-02 Texas Instruments Incorporated Improvements in or relating to integrated circuits
JP3003657B2 (ja) * 1997-12-24 2000-01-31 日本電気株式会社 半導体装置の製造方法
WO1999052135A1 (en) 1998-04-02 1999-10-14 Applied Materials, Inc. Method for etching low k dielectrics
JP2000208767A (ja) 1998-11-13 2000-07-28 Seiko Epson Corp 半導体装置の製造方法
JP3253604B2 (ja) * 1998-11-13 2002-02-04 セイコーエプソン株式会社 半導体装置の製造方法
KR20020010728A (ko) * 1999-06-28 2002-02-04 리차드 로브그렌 탄소-도프된 유기 규산염 유리를 에칭하기 위한 방법 및장치
KR100358124B1 (ko) * 1999-12-30 2002-10-25 주식회사 하이닉스반도체 반도체 소자에서 유기반사방지막의 식각 선택비 개선 방법
US6383941B1 (en) 2000-07-06 2002-05-07 Applied Materials, Inc. Method of etching organic ARCs in patterns having variable spacings
WO2002029879A1 (de) * 2000-10-04 2002-04-11 Infineon Technologies Ag Verfahren zum ätzen von organischen antireflexionsschichten
US6599437B2 (en) 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
US20030092281A1 (en) * 2001-11-13 2003-05-15 Chartered Semiconductors Manufactured Limited Method for organic barc and photoresist trimming process
DE10241990B4 (de) * 2002-09-11 2006-11-09 Infineon Technologies Ag Verfahren zur Strukturierung von Schichten auf Halbleiterbauelementen
JP4034164B2 (ja) 2002-10-28 2008-01-16 富士通株式会社 微細パターンの作製方法及び半導体装置の製造方法
JP6208017B2 (ja) 2014-01-07 2017-10-04 株式会社日立ハイテクノロジーズ プラズマエッチング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0525942A2 (en) * 1991-05-31 1993-02-03 AT&T Corp. Integrated circuit fabrication process using a bilayer resist
US5326727A (en) * 1992-12-30 1994-07-05 At&T Bell Laboratories Method for integrated circuit fabrication including linewidth control during etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557980B1 (ko) * 1999-10-20 2006-03-07 주식회사 하이닉스반도체 포토 레지스트 레슨방법

Also Published As

Publication number Publication date
JPH1098029A (ja) 1998-04-14
EP0820093A1 (en) 1998-01-21
TW363220B (en) 1999-07-01

Similar Documents

Publication Publication Date Title
US5354417A (en) Etching MoSi2 using SF6, HBr and O2
US5007982A (en) Reactive ion etching of silicon with hydrogen bromide
US5384009A (en) Plasma etching using xenon
US6037266A (en) Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
US5843226A (en) Etch process for single crystal silicon
US4397724A (en) Apparatus and method for plasma-assisted etching of wafers
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US20060172540A1 (en) Reduction of feature critical dimensions using multiple masks
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
KR20010032913A (ko) 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
JP2006066408A (ja) ドライエッチング方法
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
KR100291154B1 (ko) 폴리사이드막의드라이에칭방법
KR980012063A (ko) 기판으로부터의 유기 반사 방지 코팅물 에칭 방법
US6103632A (en) In situ Etching of inorganic dielectric anti-reflective coating from a substrate
JP2002517895A (ja) 高アスペクト比の孔を形成する方法
US5387312A (en) High selective nitride etch
US5685950A (en) Dry etching method
US6372634B1 (en) Plasma etch chemistry and method of improving etch control
US5767017A (en) Selective removal of vertical portions of a film
US6787475B2 (en) Flash step preparatory to dielectric etch
US7183220B1 (en) Plasma etching methods
US5968278A (en) High aspect ratio contact
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
US6544896B1 (en) Method for enhancing etching of TiSix

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid