KR970052737A - 고밀도 플라즈마를 이용한 절연막 식각방법 - Google Patents

고밀도 플라즈마를 이용한 절연막 식각방법 Download PDF

Info

Publication number
KR970052737A
KR970052737A KR1019950052930A KR19950052930A KR970052737A KR 970052737 A KR970052737 A KR 970052737A KR 1019950052930 A KR1019950052930 A KR 1019950052930A KR 19950052930 A KR19950052930 A KR 19950052930A KR 970052737 A KR970052737 A KR 970052737A
Authority
KR
South Korea
Prior art keywords
high density
density plasma
etching method
etching
ratio
Prior art date
Application number
KR1019950052930A
Other languages
English (en)
Other versions
KR0186182B1 (ko
Inventor
박재현
김윤희
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950052930A priority Critical patent/KR0186182B1/ko
Publication of KR970052737A publication Critical patent/KR970052737A/ko
Application granted granted Critical
Publication of KR0186182B1 publication Critical patent/KR0186182B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 절연막 식각공정에 관한 것으로, 식각대상 및 그 두께에 따라 비율을 가변하여, 반응가스로 CxFy/O2(x/y〉0.3)을 사용하여 모든 구조의 절연막에 대하여 높은 가공성을 갖는다.
특히, 다층구조의 절연막에 대해서도 뛰어난 식각특성을 갖는다.
그러므로, 고집적 소자에서의 식각공정에 따른 결합발생을 줄여, 소자의 수율 및 특성을 향상시키는 효과가 있다.

Description

고밀도 플라즈마를 이용한 절연막 식각방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 절연막 식각을 나타낸 공정단면도.

Claims (5)

  1. 고밀도 플라즈마를 이용한 절연막 식각에 있어서, 식각대상 및 그 두께에 따라 비율을 가변하여, 반응가스로 CxFy/O(x/y〉0.3)을 사용하는 것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
  2. 제1항에 있어서, CxFy의 가스량은 20~30 SCCM의 범위내에서 사용하는 것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
  3. 제1항에 있어서, 식각대상이 질화막일 경우에 그 두께가 1000Å 이상이면 CxFy/O2의 비율이 3~4:1이 되도록 하는 것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
  4. 제1항에 있어서, 식각대상이 질화막일 경우에 그 두께가 1000Å 이하이면 CxFy/O2의 비율이 5~6:1이 되도록 하는 것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
  5. 제1항에 있어서, O2의 가스량은 3~10 SCCM의 범위내에서 사용하는 것을 특징으로 하는 고밀도 플라즈마를 이용한 절연막 식각방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052930A 1995-12-20 1995-12-20 고밀도 플라즈마를 이용한 절연막 식각방법 KR0186182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052930A KR0186182B1 (ko) 1995-12-20 1995-12-20 고밀도 플라즈마를 이용한 절연막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052930A KR0186182B1 (ko) 1995-12-20 1995-12-20 고밀도 플라즈마를 이용한 절연막 식각방법

Publications (2)

Publication Number Publication Date
KR970052737A true KR970052737A (ko) 1997-07-29
KR0186182B1 KR0186182B1 (ko) 1999-04-15

Family

ID=19442009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052930A KR0186182B1 (ko) 1995-12-20 1995-12-20 고밀도 플라즈마를 이용한 절연막 식각방법

Country Status (1)

Country Link
KR (1) KR0186182B1 (ko)

Also Published As

Publication number Publication date
KR0186182B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
TW350135B (en) Semiconductor device and method of manufacturing the same the invention relates to a semiconductor device and method of manufacturing the same
EP0935283A3 (en) Silicone polymer insulation film on semiconductor substrate and method for forming the film
KR970052737A (ko) 고밀도 플라즈마를 이용한 절연막 식각방법
KR970030680A (ko) 반도체 제조장치용 부재
KR970023712A (ko) 반도체장치의 폴리사이드 게이트 형성방법
KR970023814A (ko) 반도체 건식에칭방법
KR970052419A (ko) 반도체 소자의 패드 형성 방법
KR970023732A (ko) 반도체장치의 콘택홀 형성방법
KR970030452A (ko) 산화막과 질화막으로 이루어진 충간절연막의 식각방법
KR970052922A (ko) 반도체 소자의 알루미늄 합금층 형성 방법
KR960002573A (ko) 반도체소자의 금속배선 제조방법
KR960002652A (ko) 수소이온의 전도막 내로의 침투 방지방법
KR970052837A (ko) 반도체 장치의 질화막 형성방법
KR970072170A (ko) 플라즈마에칭장치 및 플라즈마에칭방법
KR970052785A (ko) 반도체 소자 제조방법
KR950021080A (ko) 반도체 소자의 콘택 플러그 제조방법
KR970018232A (ko) 반도체소자의 텅스텐막 형성방법
KR970052214A (ko) 반도체 소자의 배리어 금속층 형성방법
KR970052915A (ko) 반도체 소자의 질화 산화막 형성방법
KR970052258A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR970052839A (ko) 반도체 소자의 금속층간 절연막 형성 방법
KR970003612A (ko) 반도체소자의 트렌치 형성방법
KR970024300A (ko) 섀도우 마스크를 이용한 박막 트랜지스터 제조공정
KR970053285A (ko) 반도체 소자의 금속 배선 방법
KR960009025A (ko) 반도체장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081125

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee