KR970072170A - 플라즈마에칭장치 및 플라즈마에칭방법 - Google Patents

플라즈마에칭장치 및 플라즈마에칭방법 Download PDF

Info

Publication number
KR970072170A
KR970072170A KR1019970012019A KR19970012019A KR970072170A KR 970072170 A KR970072170 A KR 970072170A KR 1019970012019 A KR1019970012019 A KR 1019970012019A KR 19970012019 A KR19970012019 A KR 19970012019A KR 970072170 A KR970072170 A KR 970072170A
Authority
KR
South Korea
Prior art keywords
silicon
etching
plasma etching
plasma
layer made
Prior art date
Application number
KR1019970012019A
Other languages
English (en)
Inventor
신지 구보다
Original Assignee
이데이 노부유키
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유키, 소니 가부시기가이샤 filed Critical 이데이 노부유키
Publication of KR970072170A publication Critical patent/KR970072170A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32458Vessel
    • H01J37/32467Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

플라즈마중의 불소래디컬농도를 제어할 수 있는 플라즈마에칭장치 및 이것을 사용한 산화실리콘계 재료층의 고선택비 플라즈마에칭방법은 제공한다.
에칭체임버(18) 내벽면에 고순도실리콘 등의 실리콘재료층(21)을 배설하여, 플라즈마중의 과잉의 불소래디컬을 스캐빈지포착한다. 실리콘재료층(21)의 가열수단(22)이나, 바이어스 인가수단을 부가해도 된다.
CO 등의 특수가스를 사용하지 않고, 플라즈마중의 C/F 비를 임의로 제어할 수 있다. 따라서, 대질화(對窒化) 실리콘계 재료층 등의 고선택비 에칭이 가능하게 된다.
그러므로, 질화실리콘계 재료층을 에칭스토퍼로 하는 셀프얼라인 콜택트홀의 개구(開口)를 신뢰성 높게 할 수 있다.

Description

플라즈마 에칭장치 및 플라즈마 에칭방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 플라즈마에칭장치의 개략단면도.

Claims (9)

  1. 에칭체임버와, 에칭체임버내에 기판을 설치하기 위한 설치수단과, 플라즈마를 발생시키는 수단과를 포함하고, 상기 에칭체임버 내벽의 표면의 최소한 일부에, 실리콘을 포함하는 재료로 이루어지는 층을 배치하고 있는 것을 특징으로 하는 플라즈마에칭장치.
  2. 청구항 1에 있어서, 상기 실리콘재료로 이루어지는 층을 가열하기 위한 가열 수단을 포함하고 있는 것을 특징으로 하는 플라즈마에칭장치.
  3. 청구항 1에 있어서, 상기 실리콘재료로 이루어지는 층에 바이어스를 인가하는 바이어스인가수단을 포함하고 있는 것을 특징으로 하는 플라즈마에칭장치.
  4. 청구항 3에 있어서, 상기 실리콘재료로 이루어지는 층에, 바이어스를 인가하기 위한 도전성의 막을, 상기 실리콘재료로 이루어지는 층에 접하고 배설하고 있는 것을 특징으로 하는 플라즈마에칭장치.
  5. 청구항 3에 있어서, 상기 실리콘재료와 상기 에칭체임버의 내벽은 절연되어 있는 것을 특징으로 하는 플라즈마에칭장치.
  6. 청구항 1에 있어서, 상기 실리콘 재료로 이루어지는 층이 착탈가능한 것을 특징으로 하는 플라즈마에칭장치.
  7. 청구항 1에 있어서, 상기 실리콘 재료층이 고순도의 실리콘 또는 고순도의 실리콘카바이드로 이루어지는 것을 특징으로 하는 플라즈마에칭장치.
  8. 반도체기판상에 실리콘 산화막을 형성하는 공정과, 상기 실리콘산화막을 형성한 반도체기판을, 에칭체임버에 설치하는 공정과, 상기 실리콘산화막을, 최소한 불소를 포함하는 가스를 원료 가스로 한 플라즈마에칭에 의하여 에칭하는 공정과를 포함하는 에칭방법으로서, 상기 에칭체임버의 내벽의 표면에, 최소한 실리콘을 포함하는 재료로 층이 형성되어 있고, 상기 실리콘을 포함하는 재료로 이루어지는 층과, 상기 원료가스로부터 생성되는 불소활성종이 반응함으로써, 상기 실리콘산화막의 에칭을 제어하는 것을 특징으로 하는 플라즈마에칭방법.
  9. 청구항 8에 있어서, 상기 실리콘산화막의 아래에, 에칭스토퍼로서 실리콘티커막이 형성되어 있고, 상기 실리콘티커막과 에칭선택비를 취하면서, 상기 실리콘산화막을 에칭하는 것을 특징으로 하는 플라즈마에칭방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970012019A 1996-04-12 1997-04-01 플라즈마에칭장치 및 플라즈마에칭방법 KR970072170A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-90972 1996-04-12
JP8090972A JPH09283494A (ja) 1996-04-12 1996-04-12 プラズマエッチング装置およびプラズマエッチング方法

Publications (1)

Publication Number Publication Date
KR970072170A true KR970072170A (ko) 1997-11-07

Family

ID=14013430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012019A KR970072170A (ko) 1996-04-12 1997-04-01 플라즈마에칭장치 및 플라즈마에칭방법

Country Status (2)

Country Link
JP (1) JPH09283494A (ko)
KR (1) KR970072170A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074514A (en) * 1998-02-09 2000-06-13 Applied Materials, Inc. High selectivity etch using an external plasma discharge
JP7055031B2 (ja) * 2018-02-16 2022-04-15 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置

Also Published As

Publication number Publication date
JPH09283494A (ja) 1997-10-31

Similar Documents

Publication Publication Date Title
KR950024303A (ko) 반도체장치의 제조방법
KR890003004A (ko) 드라이 에칭 방법
KR950033670A (ko) 플루오르화 탄소와 산화 탄소가스를 이용한 질화 티타늄층의 식각공정
KR970054270A (ko) Soi기판의 제조방법
ATE404992T1 (de) Herstellungsmethode von öffnungen mit hohem aspektverhältnis
KR920007116A (ko) 내층 절연막 형성방법
KR890015378A (ko) 다결정 실리콘층 에칭방법
KR950703074A (ko) 박막형성방법
KR970052382A (ko) 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
KR960035858A (ko) 실리콘에 테이퍼진 개구부를 형성하기 위한 방법
KR950025893A (ko) 실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법 및 그 에칭방법에 사용되는 에칭장치
KR970072170A (ko) 플라즈마에칭장치 및 플라즈마에칭방법
KR950001924A (ko) 미세 구리 전도체 패턴을 형성하는 방법
KR950033669A (ko) 산화물, 규화물 및 실리콘에 대하여 선택성을 갖는 질화물 식각공정
KR960038500A (ko) 다결정실리콘막의 에칭방법
KR970023814A (ko) 반도체 건식에칭방법
KR870002638A (ko) 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치
JPS6436023A (en) Dry etching
KR930011132A (ko) 반도체 디바이스 제조방법
KR970030452A (ko) 산화막과 질화막으로 이루어진 충간절연막의 식각방법
KR960039152A (ko) 반도체 소자의 콘택 형성방법
KR960002573A (ko) 반도체소자의 금속배선 제조방법
KR970052258A (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR970018179A (ko) 반도체막의 식각방법
KR970030348A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination