KR950025893A - 실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법 및 그 에칭방법에 사용되는 에칭장치 - Google Patents

실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법 및 그 에칭방법에 사용되는 에칭장치 Download PDF

Info

Publication number
KR950025893A
KR950025893A KR1019950002070A KR19950002070A KR950025893A KR 950025893 A KR950025893 A KR 950025893A KR 1019950002070 A KR1019950002070 A KR 1019950002070A KR 19950002070 A KR19950002070 A KR 19950002070A KR 950025893 A KR950025893 A KR 950025893A
Authority
KR
South Korea
Prior art keywords
etching
semiconductor substrate
cooling
silicide layer
polysilicon layer
Prior art date
Application number
KR1019950002070A
Other languages
English (en)
Other versions
KR0184934B1 (ko
Inventor
히데노부 미야모또
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950025893A publication Critical patent/KR950025893A/ko
Application granted granted Critical
Publication of KR0184934B1 publication Critical patent/KR0184934B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

패턴된 실리사이드층 및 패턴된 폴리실리콘층을 가지는 처리된 반도체 기판을 생산하기 위하여, 플라즈마 에칭에 의해 폴리실리콘층과 상기 폴리실리콘층상의 실리사이드층을 가지는 반도체 기판(18)의 에칭시에, 상기 반도체 기판은 소정의 온도로 제어되는 지지전극(12)상에 위치된다. 상기 소정의 온도는 예컨대, 0℃일 수 있다. 상기 실리사이드층은 플라즈마 에칭에 의해 상기 패턴된 실리사이드층으로 에칭된다. 상기 반도체 기판은 상기 지지전극과 밀착되도록 눌러진다. 냉각 가스는 상기 지지전극을 냉각시키기 위해 상기 지지전극에 공급된다. 상기 처리된 반도체 기판을 생산하기 위하여 플라즈마 에칭에 의해 상기 폴리실리콘층은 상기 패턴된 폴리실리콘층으로 에칭된다.

Description

실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법 및 그 에칭방법에 사용되는 에칭장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 에칭방법에 사용되는 에칭장치의 한 예를 설명하는 블록도.

Claims (17)

  1. 플라즈마 에칭에 의해 폴리실리콘층과 상기 폴리실리콘층상의 실리사이드층을 가지는 반도체 기판을 에칭하여 패턴된 실리사이드층 및 패턴된 폴리실리콘층을 가지는 처리된 반도체 기판을 제조하기 위한 에칭방법에 있어서, 상기 칭방법은 온도가 소정의 온도로 제어되는 지지부재상에 상기 반도체 기판을 올려놓는 단계와, 상기 플라즈마 에칭에 의해 상기 실리사이드층을 상기 패턴된 실리사이드층으로 에칭하는 단계와, 지지부재를 냉각하는 단계와, 상기 폴리실리콘층을 상기 플라즈마 에칭에 의하여 폴리실리콘층을 상기 패턴된 폴리실리콘층으로 에칭하여 상기 처리된 반도체 기판을 제조하는 단계로 이루어지는 것을 특징으로 하는 에칭방법.
  2. 제1항에 있어서, 상기 냉각 단계는 상기 반도체 기판을 크램핑하여 상기 반도체 기판을 상기 지지부재에 밀착시키는 단계와, 상기 지지부재에 냉각 가스를 공급하는 단계로 이루어지는 것을 특징으로 하는 에칭방법.
  3. 제2항에 있어서, 상기 냉각 가스는 비활성 가스인 것을 특징으로 하는 에칭방법.
  4. 제3항에 있어서, 상기 비활성 가스가 헬륨가스인 것을 특징으로 하는 에칭방법.
  5. 제1항에 있어서, 상기 소정의 온도가 -30℃이상 0℃이하에서 결정되는 온도인 것을 특징으로 하는 에칭방법.
  6. 제1항에 있어서, 상기 냉각 단계는 상기 반도체 기판을 상기 지지부재에 밀착시키는 단계와, 상기 지지부재에 냉각가스를 공급하는 단계로 이루어지는 것을 특징으로 하는 에칭방법.
  7. 플라즈마 에칭에 의해 실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하여 패턴된 실리사이드층 및 패턴된 폴리실리콘층을 가지는 처리된 반도체 기판을 제조하기 위한 에칭장치에 있어서, 상기 에칭장치는 내부에 상기 반도체 기판이 위치한 봉합 체임버를 가지며, 또한 상기 에칭장치는 상기 반도체 기판을 지지하기 위해 상기 봉합 체임버내에 위치하는 지지 전극 부재와, 상기 지지 전극 부재를 냉각시키기 위한 냉각수단과, 상기 실리사이드층이 상기 패턴된 실리사이드층으로 에칭된 후에 반도체 기판을 냉각시키기 위해 상기 냉각수단을 제어하는 주 제어수단으로 이루어지는 것을 특징으로 하는 에칭장치.
  8. 제7항에 있어서, 상기 에칭장치는 또한 상기 지지 전극 부재의 온도를 소정의 온도로 만들기 위해 상기 지지 전극 부재의 온도를 제어하는 온도 제어 수단을 갖는 것을 특징으로 하는 에칭장치.
  9. 제8항에 있어서, 상기 소정의 온도가 -30℃이상 0℃이하에서 결정되는 온도인 것을 특징으로 하는 에칭장치.
  10. 제8항에 있어서, 상기 냉각 수단은 상기 반도체 기판을 크램프하여 상기 반도체 기판을 상기 지지 전극 부재에 밀착시키기 위한 크램핑 수단과, 상기 지지 전극 부재로 냉각가스를 공급하는 공급수단으로 이루어지는 것을 특징으로 하는 에칭장치.
  11. 제10항에 있어서, 상기 크램핑 수단은 상기 반도체 기판을 상기 지지 전극 부재에 밀착시키는 크램핑 판과, 상기 반도체 기판을 상기 지지 전극부재에 밀착시키기 위해 상기 크램핑 판을 구동시키는 구동섹션으로 이루어지는 것을 특징으로 하는 에칭장치.
  12. 제10항에 있어서,상기 크램핑 수단은 상기 지지 전극 부재에 정전기를 공급하여 상기 반도체 지판을 상기 지지 전극 부재에 밀착시키는 것을 특징으로 하는 에칭장치.
  13. 제10항에 있어서, 상기 냉각 가스가 비활성 가스인 것을 특징으로 하는 에칭장치.
  14. 제13항에 있어서, 상기 비활성 가스가 헬륨가스인 것을 특징으로 하는 에칭장치.
  15. 제7항에 있어서, 상기 주 제어수단은 상기 실리사이드층 에칭의 종료여부를 탐지하여 상기 실리사이드층 에칭의 종료시에 제1종료신호를 발생하는 탐지수단과, 상기 제1종료신호에 응하여 상기 냉각 수단을 제어하여 반도체 기판을 냉각시키는 제어 수단을 포함하는 것을 특징으로 하는 에칭장치.
  16. 제15항에 있어서, 상기 탐지 수단은 상기 플라즈마 에칭에서 상기 실리사이드층으로부터 방출되는 방출스펙트럼에 기초하여 상기 실리사이드층 에칭의 종료 여부를 탐지하는 것을 특징으로 하는 에칭장치.
  17. 제15항에 있어서, 상기 탐지수단은 또한 상기 폴리실리콘층 에칭의 종료여부를 탐지하여 상기 폴리실리콘층 에칭의 종료시에 제2종료신호를 발생하며, 상기 제어수단은 상기 제2종료신호에 응하여 상기 냉각 수단을 제어하여 상기 반도체 기판을 냉각하는 것을 정지하는 것을 특징으로 하는 에칭장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950002070A 1994-02-07 1995-02-06 실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법 KR0184934B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-13315 1994-02-07
JP6013315A JPH07221076A (ja) 1994-02-07 1994-02-07 エッチング方法及びこれに用いられる装置

Publications (2)

Publication Number Publication Date
KR950025893A true KR950025893A (ko) 1995-09-18
KR0184934B1 KR0184934B1 (ko) 1999-04-15

Family

ID=11829746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002070A KR0184934B1 (ko) 1994-02-07 1995-02-06 실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법

Country Status (4)

Country Link
US (1) US5645683A (ko)
JP (1) JPH07221076A (ko)
KR (1) KR0184934B1 (ko)
GB (1) GB2286802B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3498764B2 (ja) * 1995-04-14 2004-02-16 松下電器産業株式会社 多結晶シリコン膜のエッチング方法
US6231776B1 (en) 1995-12-04 2001-05-15 Daniel L. Flamm Multi-temperature processing
DE19706783A1 (de) * 1997-02-20 1998-08-27 Siemens Ag Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen
US6479373B2 (en) 1997-02-20 2002-11-12 Infineon Technologies Ag Method of structuring layers with a polysilicon layer and an overlying metal or metal silicide layer using a three step etching process with fluorine, chlorine, bromine containing gases
US5998257A (en) 1997-03-13 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry
US6486069B1 (en) * 1999-12-03 2002-11-26 Tegal Corporation Cobalt silicide etch process and apparatus
US7217652B1 (en) * 2000-09-21 2007-05-15 Spansion Llc Method of forming highly conductive semiconductor structures via plasma etch
US6822202B2 (en) * 2002-03-15 2004-11-23 Oriol, Inc. Semiconductor processing temperature control
JP4740599B2 (ja) * 2005-01-07 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
GB0500980D0 (en) * 2005-01-18 2005-02-23 Point 35 Microstructures Ltd Improved method and apparatus for monitoring a microstructure etching process
US7749400B2 (en) * 2005-12-16 2010-07-06 Jason Plumhoff Method for etching photolithographic substrates
US8410393B2 (en) 2010-05-24 2013-04-02 Lam Research Corporation Apparatus and method for temperature control of a semiconductor substrate support
JP7341043B2 (ja) * 2019-12-06 2023-09-08 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150336A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 半導体装置の製造方法
JPH02235333A (ja) * 1989-03-08 1990-09-18 Fujitsu Ltd ドライエッチング装置
JPH03127826A (ja) * 1989-10-13 1991-05-30 Fujitsu Ltd ドライエッチング方法
TW221318B (ko) * 1990-07-31 1994-02-21 Tokyo Electron Co Ltd
JP3108929B2 (ja) * 1990-10-04 2000-11-13 ソニー株式会社 ドライエッチング方法
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
JPH0629262A (ja) * 1991-08-05 1994-02-04 Fuji Electric Co Ltd プラズマエッチング方法

Also Published As

Publication number Publication date
GB2286802A (en) 1995-08-30
US5645683A (en) 1997-07-08
GB2286802B (en) 1997-06-11
KR0184934B1 (ko) 1999-04-15
JPH07221076A (ja) 1995-08-18
GB9502363D0 (en) 1995-03-29

Similar Documents

Publication Publication Date Title
KR950025893A (ko) 실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법 및 그 에칭방법에 사용되는 에칭장치
US6056850A (en) Apparatus for improving the performance of a temperature-sensitive etch process
KR100823808B1 (ko) 기판의 플라즈마 처리에서 손상을 제거하기 위한 플라즈마처리 방법 및 장치
KR101109440B1 (ko) 공간 온도 분포를 제어하기 위한 방법 및 장치
US6553277B1 (en) Method and apparatus for vacuum treatment
KR890012367A (ko) 에칭 장치 및 방법
KR890002995A (ko) 고온가열 스퍼터링 방법
KR940011662A (ko) 이방성 에칭방법 및 장치
TW279241B (en) Apparatus and method for ramping to and maintaining steady state temperature of chamber parts in high density plasma dielectric etch system
JPH1014266A (ja) 静電チャック装置及び静電チャックを用いたウエハの保持方法及び静電チャックからのウエハの脱着方法
DE69939318D1 (de) Herstellungsmethode von öffnungen mit hohem aspektverhältnis
KR900017117A (ko) 플라즈마 에칭방법
WO2004109772A3 (en) Method and system for etching a high-k dielectric material
JP4578701B2 (ja) 基板処理方法
KR950001924A (ko) 미세 구리 전도체 패턴을 형성하는 방법
KR960019566A (ko) 에칭 장치
JP2580791B2 (ja) 真空処理装置
JPH06169008A (ja) 静電チャック装置および静電チャック方法
JP2630118B2 (ja) 真空処理方法及び装置
JPH0670984B2 (ja) 試料の温度制御方法及び装置
JPS6136931A (ja) ウエ−ハの温度制御方法
JP2903239B2 (ja) プラズマエッチング方法
JPH0737864A (ja) 被処理物の真空処理方法及び装置
JPH11297802A (ja) 静電吸着装置およびこれを搭載した真空処理装置
JPH06124916A (ja) ドライエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031205

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee