KR100823808B1 - 기판의 플라즈마 처리에서 손상을 제거하기 위한 플라즈마처리 방법 및 장치 - Google Patents

기판의 플라즈마 처리에서 손상을 제거하기 위한 플라즈마처리 방법 및 장치 Download PDF

Info

Publication number
KR100823808B1
KR100823808B1 KR1020000053675A KR20000053675A KR100823808B1 KR 100823808 B1 KR100823808 B1 KR 100823808B1 KR 1020000053675 A KR1020000053675 A KR 1020000053675A KR 20000053675 A KR20000053675 A KR 20000053675A KR 100823808 B1 KR100823808 B1 KR 100823808B1
Authority
KR
South Korea
Prior art keywords
electrode
power
plasma
frequency
processing chamber
Prior art date
Application number
KR1020000053675A
Other languages
English (en)
Other versions
KR20010039877A (ko
Inventor
고시미즈치시오
오야부준
다케우치히데키
고시이시아키라
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010039877A publication Critical patent/KR20010039877A/ko
Application granted granted Critical
Publication of KR100823808B1 publication Critical patent/KR100823808B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

플라즈마 처리 방법은 기판을 지지하는 제 1 전극에 저주파 바이어스를 공급하는 단계, 및 제 1 전극에 대향하는 제 2 전극에 고주파 전력을 공급하는 단계를 포함하며, 상기 저주파 바이어스는 기판 표면 상에 이온 시스(ion-sheath)를 형성하는데 충분한 전력으로 고주파 전력의 에너지에 의해 플라즈마를 시작하기 전에 제 1 전극에 공급된다.

Description

기판의 플라즈마 처리에서 손상을 제거하기 위한 플라즈마 처리 방법 및 장치{PLASMA PROCESSING METHOD AND APPARATUS FOR ELIMINATING DAMAGES IN A PLASMA PROCESS OF A SUBSTRATE}
도 1은 종래의 플라즈마 에칭 장치의 구성을 도시하는 도면.
도 2a 및 도 2b는 본 발명의 기초를 구성하는 조사에 사용되는 테스트 기판의 구성을 도시하는 도면.
도 3은 본 발명의 기초를 구성하는 조사에서 밝혀진 관계를 도시하는 도면.
도 4는 본 발명의 제 1 실시예에 사용된 플라즈마 에칭 장치의 구성을 도시하는 도면.
도 5a 및 도 5b는 본 발명의 기초를 구성하는 조사에서 밝혀진 다른 관계를 도시하는 도면.
도 6은 본 발명의 기초를 구성하는 조사에서 수행된 실험을 도시하는 흐름도.
도 7은 본 발명의 기초를 구성하는 조사에서 수행된 다른 실험을 도시하는 흐름도.
도 8은 본 발명의 기초를 구성하는 조사에서 수행된 또 다른 실험을 도시하 는 흐름도.
도 9는 본 발명의 제 1 실시예에 따른 플라즈마 에칭 공정의 흐름도.
도 10a 내지 도 10c는 본 발명의 원리를 설명하는 도면.
도 11a 내지 도 11c는 본 발명의 원리를 설명하는 다른 도면.
도 12a 내지 도 12c는 고주파 전력과 저주파 전원의 타이밍을 도시하는 도면.
도 13은 본 발명의 제 2 실시예에 따른 플라즈마 에칭 장치의 구성을 도시하는 도면.
도 14는 본 발명의 제3 실시예에 따른 플라즈마 에칭 장치의 구성을 도시하는 도면.
도 15는 도 14의 플라즈마 에칭 장치에서 수행된 플라즈마 점화(plasma firing)의 타이밍을 도시하는 도면.
도 16은 도 14의 플라즈마 에칭 장치에서 수행된 플라즈마의 종료 타이밍을 도시하는 도면.
도 17은 도 14의 플라즈마 에칭 장치에서 수행된 플라즈마의 종료 타이밍의 다른 예를 도시하는 도면.
도 18은 각종 플라즈마 점화 및 종료 시퀀스의 경우 도 14의 장치에 의해 수행된 플라즈마 에칭 처리의 수율을 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
1, 40, 50 : 플라즈마 에칭 장치 2, 41 : 처리 챔버
3 : 엘리베이팅 메커니즘 4 : 스테이지
5 : 온도 조정기 6 : 입구 튜브
7 : 방출 튜브 8 : 정전 척크
9 : 리드선 10 : 고-차단 필터
13 : 가스 입구 14 : 포커스 링
15 : 배기 링 17, 28 : 임피던스 정합 디바이스
18 : 저주파 전원 19 : 전력 검출기
21 : 상부 전극 29 : 고주파 전력
30 : 전력 검출기 41 : 처리 챔버
42A, 42B : 평행 플레이트 전극 43 : 바이어스 전원
본 발명은 전반적으로 플라즈마 처리 기술에 관한 것으로, 보다 상세하게는 기판의 플라즈마 처리 시의 손상을 제거하기 위한 플라즈마 처리 방법 및 장치에 관한 것이다.
플라즈마 에칭 처리 및 플라즈마 CVD 공정을 포함하는 플라즈마 처리 기술은 다양한 반도체 장치의 제조 공정에 광범위하게 사용되고 있다. 또한, 플라즈마 처리는 액정 디스플레이 장치 또는 플라즈마 디스플레이 장치와 같은 평판 디스플레이 장치의 제조에 사용된다.
도 1은 절연막을 에칭하는데 사용되는 종래의 전형적인 플라즈마 에칭 장치(100)의 구성을 도시한다.
도 1을 참조하면, 플라즈마 에칭 장치(100)는 평행 플레이트형의 장치이고, 하부 전극(102)과 상부 전극(103)이 평행한 관계로 수용되어 있는 처리 챔버(101)를 구비한다. 하부 전극(102)은 수용기로서의 기능을 하며, 기판 W을 위에 지지하고, 반면에 상부 전극(103)은 하부 전극(102)에 대향하도록 제공된다.
처리 챔버(101)에는 C4F8, Ar 및 O2의 혼합물과 같은 에칭 가스가 공급되고, 고주파 전원(104)으로부터의 60㎒의 고주파 전력을 임피던스 정합 디바이스(105)를 거쳐 상부 전극(103)에 공급함으로써 처리 챔버(101) 내에 플라즈마가 형성된다. 기판 W 상에 형성된 절연막의 플라즈마 에칭 처리가 수행될 때, 2㎒의 저주파 바이어스가 저주파 전원(108)으로부터 임피던스 정합 디바이스(109)를 거쳐 하부 전극(102)에 또한 공급된다.
저주파의 a.c. 전력이 저주파 바이어스로 사용되는 경우, 처리 챔버(101) 내의 압력이 낮게 유지된다면, 처리 챔버(101)에서 전기적 방전이 시작하는 전압 이상의 방전 점화 전압(firing voltage)이 크게 증가한다. 따라서, 플라즈마 방전 점화는 발생하지 않는다.
평행 플레이트 플라즈마 에칭 장치(100)를 사용하여 기판 W 상에 형성된 절연막에 플라즈마 에칭 처리를 수행하는 경우에, 고주파 전원(104)을 활성화시켜 처리 챔버(101) 내에서의 플라즈마를 개시하는 것이 수행되고 있으며, 그 후 저주파 전원(108)의 활성화가 시작되어 하부 전극(102)에 저주파 바이어스를 공급한다. 이렇게 함으로써, 플라즈마의 점화에 의해 하부 전극(102)에 유발되는 갑작스런 임피던스 변화 및 저주파 전원(108)의 부하의 갑작스런 부하 변동에 연관된 문제를 피할 수 있다.
한편, 본 발명의 발명자는 도 1의 장치(100)와 같은 종래의 평행 플레이트 플라즈마 에칭 장치가 서브마이크론 또는 서브쿼터(subquarter) 마이크론 장치라고 하는 최근의 선두 에지 반도체 장치의 기판 처리에 사용될 때, 기판상에 형성된 극미세한 반도체 기판이 플라즈마 처리의 결과로 인해 손상되기 쉬우며, 반도체 장치의 제조 수율이 심각하게 열화된다는 것을 발견하였다.
도 2a 및 도 2b는 본 발명의 발명자에 의해 수행된 앞선 실험에 사용되는 테스트 조각의 구성을 도시한다.
도 2a를 참조하면, 도 1의 기판 W에 대응하는 Si 웨이퍼는 위에 다수의 테스트 소자 EL이 형성되어 있고, 각각의 테스트 소자 EL는 도 2b에 도시한 바와 같이 Si 웨이퍼 W에 대응하는 Si 기판(41)상에 구성된다.
도 2b를 참조하면, Si 기판(41)은 위에 활성 영역을 한정하는 필드 산화물 막(42)이 형성되어 있는 한편, 이와 같이 한정된 활성 영역은 전형적으로 약 5㎚의 두께를 갖는 열 산화물막(43)으로 덮여 있다. 또한, 다결정실리콘의 전극 패턴(44)은 열 산화물막(43)위에 형성된다.
실험에서, 테스트 소자 EL는 열 산화물막(43)의 영역에 대한 전극 패턴(44)의 영역의 비율로서 정의된 안테나 비율 즉, 260,000의 비율을 갖도록 형성되고, 하부 전극(102)과 상부 전극(103) 간의 간격을 19㎜로 설정하면서, 플라즈마 에칭 처리가 수행된다.
본 실험에 따르면, 웨이퍼 W 상의 불량 테스트 소자 EL의 비율이 35%에 도달하였고, 이와 같은 불량한 테스트 소자에서는 열 산화물 막(43)의 파괴 전압(break-down voltage)이 크게 떨어지는 것으로 밝혀졌다. 또한, 도 1의 플라즈마 에칭 장치가 극미세한 반도체 장치를 처리하는데 사용될 때에 이와 같은 불량 소자의 비율이 증가하는 것이 밝혀졌다.
도 3은 도 2a 및 도 2b의 기판이 도 1의 플라즈마 에칭 장치에서 플라즈마 에칭 처리되는 경우에 관찰된 불량 테스트 소자의 비율을 도시하고, 도 3에서 "CW"는 연속하는 파를 가리키며, "58k", "130k" 및 "260"는 안테나 비율을 가리킨다.
도 3을 참조하면, 불량한 소자의 비율은 하부 전극(102)과 상부 전극(103) 간의 갭의 크기 또는 갭 간격에 따라 변한다는 것을 알 수 있다. 또한, 불량한 소자의 비율은 안테나 비율에 따라 변한다. 갭 거리가 플라즈마 에칭 처리에 흔히 사용되는 값으로 설정되는 한, 큰 불량의 발생을 피할 수 없다. 도 3의 관계는 또한, 전극(102 및 103) 간의 갭 간격이 일정하게 유지될 때에 안테나 비율을 증가시킴에 따라 불량의 비율이 증가한다는 것을 나타낸다.
따라서, 본 발명의 전반적인 목적은 상기 문제가 제거된 신규하고 유용한 플라즈마 처리 방법 및 장치를 제공하는 것이다.
본 발명의 다른 특정 목적은 플라즈마 처리시에 형성되는 불량 소자의 비율을 감소시킬 수 있는 플라즈마 처리 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은 처리 챔버, 상기 처리 챔버에 제공되어 기판을 위에 지지하기 위한 전극, 및 상기 처리 챔버에 제공된 플라즈마 생성기를 구비한 플라즈마 처리 장치에서 수행되는 플라즈마 처리 방법에 있어서,
(A) 상기 처리 챔버 내에서 플라즈마가 점화하지 않게 되도록, 상기 전극에 제 1 주파수의 제 1 전력을 공급하는 단계와,
(B) 상기 제 2 전력이 상기 플라즈마 생성기로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하게 하도록 상기 플라즈마 생성기에 제 2 주파수의 제 2 전력을 공급하는 단계를 포함하며,
상기 단계 (A)는 상기 플라즈마 생성기에 의한 상기 단계 (B)에서의 상기 플라즈마의 상기 점화 이전에 상기 제 1 전력이 상기 전극에 공급되도록 수행되는 플라즈마 처리 방법을 제공하는 것이다.
본 발명의 다른 목적은 처리 챔버, 상기 처리 챔버에 제공되어 기판을 위에 지지하기 위한 전극, 및 상기 처리 챔버에 제공된 플라즈마 생성기를 구비한 플라즈마 처리 장치에서 수행되는 플라즈마 처리 방법에 있어서,
(A) 상기 전극에 a.c. 전력을 공급하여, 상기 a.c. 전력이 상기 처리 챔버 내에서의 플라즈마를 점화하지 않게 하는 단계와,
(B) 상기 플라즈마 생성기에 마이크로파 전력을 공급하여, 상기 마이크로파 전력이 상기 플라즈마 생성기로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하게 하는 단계를 포함하며,
상기 단계 (A)는 상기 플라즈마 생성기에 의한 상기 단계(B)에서의 상기 플라즈마의 상기 점화 이전에 상기 a.c. 전력이 상기 전극에 공급되도록 수행되는 플라즈마 처리 방법을 제공하는 것이다.
본 발명의 다른 목적은 처리 챔버, 및 상기 처리 챔버에 제공되어 기판을 위에 지지하기 위한 전극을 갖는 플라즈마 처리 장치에서 수행되는 플라즈마 처리 방법에 있어서,
(A) 상기 처리 챔버 내에서의 플라즈마가 점화하지 않도록, 상기 전극에 제 1 주파수의 제 1 전력을 공급하는 단계와,
(B) 상기 제 2 전력이 상기 전극으로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하게 하도록, 상기 전극에 제 2 주파수의 제 2 전력을 공급하는 단계를 포함하며,
상기 단계 (A)는 상기 전극에 의한 상기 단계 (B)에서의 상기 플라즈마의 상기 점화 이전에 상기 제 1 전력이 상기 전극에 공급되도록 수행되는 플라즈마 처리 방법을 제공하는 것이다.
본 발명의 다른 목적은,
처리 챔버와,
상기 처리 챔버에 제공되어, 상기 처리 챔버에서 기판을 지지하는 제 1 전극과,
상기 제 1 전극에 대향하도록 상기 처리 챔버에 제공된 제 2 전극과,
상기 제 1 전극에 제 1 주파수의 제 1 전력을 공급하여, 상기 제 1 전력이 상기 제 1 전극으로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하지 않게 하는 제 1 전원과,
상기 제 2 전극에 제 2의 보다 높은 주파수의 제 2 전력을 공급하여, 상기 제 2 전력이 상기 제 2 전극으로 하여금 상기 처리 챔버내에서의 플라즈마를 점하하게 하는 제 2 전원을 포함하며, 상기 제 1 전원은 상기 제 2 전원으로부터의 상기 제 2 전력의 공급에 응답해서 상기 제 2 전극에서 상기 플라즈마가 점화하기 전에 상기 제 1 전극에 상기 제 1 전력을 공급하는 플라즈마 처리 장치를 제공하는 것이다.
본 발명의 다른 목적은,
처리 챔버와,
상기 처리 챔버에 제공되어, 상기 처리 챔버에서 기판을 지지하는 전극과,
상기 전극에 제 1 주파수의 제 1 전력을 공급하여, 상기 제 1 전력이 상기 전극으로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하지 않게 하는 제 1 전원과,
상기 전극에 제 2의 보다 높은 주파수의 제 2 전력을 공급하여, 상기 제 2 전력이 상기 전극으로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하게 하는 제 2 전원을 포함하며, 상기 제 1 전원은 상기 제 2 전원으로부터의 상기 전극에 상기 제 2 전력의 공급에 응답해서 상기 전극에서 상기 플라즈마의 점화 이전에 상기 전극에 상기 제 1 전력을 공급하는 플라즈마 처리 장치를 제공하는 것이다.
본 발명에 따르면, 플라즈마의 점화가 발생할 때 즉시, 저주파 바이어스, 전형적으로 2㎒ 이하의 주파수를 플라즈마의 점화 이전에 상기 전극에 공급함으로써, 기판을 실장하는 전극의 표면을 이온 시스(ion sheath)에 의해 덮는 것이 가능하다. 저주파 바이어스는 플라즈마의 점화를 유발하지 않으며, 이와 같이 형성된 이온 시스는 전극과 전극에 의해 지지되는 기판이 플라즈마에 의해 접촉되지 않게 효율적으로 보호한다. 결국, 기판의 불균일한 차지 업(charge-up)에 의해 유발된 어떠한 차지 업 전류도 기판을 통해 흐르지 않게 되며, 전판 상의 반도체 구조의 손상이 성공적으로 제거된다. 저주파 바이어스가 플라즈마의 점화 시에 이온 시스를 유도하기에 충분한 크기로 전극에 공급되는 한, 제 1 전력의 공급 타이밍에 대해 임의적으로 제 2 전력의 공급 타이밍을 선택하는 것이 가능하다. 예를 들어, 플라즈마 생성기에 제 2 전력의 공급을 시작하는 타이밍은 제 1 전력이 전극의 표면 상의 소정의 이온 시스를 유도하기에 충분한 크기에 도달할 때까지 플라즈마의 어떠한 점화도 유발하지 않는다면, 전극에 저주파 바이어스의 공급 타이밍보다 빠르거나 늦을 수도 있다. 선택적으로, 제 2 전력의 공급은 제 1 전력이 전극의 표면 상의 이온 시스를 유도하기에 충분한 크기에 도달할 때까지 플라즈마의 어떠한 점화도 유발하지 않는다면, 제 1 전력의 공급과 동시에 시작될 수 있다.
본 발명의 다른 목적은 처리 챔버, 상기 처리 챔버에 제공되어 기판을 지지하기 위한 전극, 및 상기 처리 챔버에 제공된 플라즈마 생성기를 구비한 플라즈마 처리 장치에서 수행되는 플라즈마 처리 방법에 있어서,
(A) 상기 전극에 제 1 주파수의 제 1 전력을 공급하는 단계와,
(B) 상기 플라즈마 생성기에 제 2 주파수의 제 2 전력을 공급하여, 상기 제 2 전력이 상기 플라즈마 생성기로 하여금 플라즈마를 점화하게 하는 단계와,
(C) 상기 플라즈마 생성기에 상기 제 2 전력의 공급을 턴 오프하는 단계와,
(D) 상기 전극에 상기 제 1 전력의 공급을 턴 오프하는 단계를 포함하며,
상기 단계 (C)는 상기 단계 (D) 이전에 수행되는 플라즈마 처리 방법을 제공하는 것이다.
본 발명에 따르면, 또한 이온 시스를 유도하기에 충분한 저주파 바이어스를 전극에 공급한 상태에서 플라즈마의 턴-오프(turning-off)를 수행함으로써 플라즈마를 턴-오프할 때 기판을 통해 흐르는 차지 업 전류를 제거하는 것이 가능하다. 플라즈마를 소멸시키는 때에 이온 시스를 유지함으로써, 축소된 플라즈마에 의해 유발된 기판의 불균일한 차지 업의 문제가 효과적으로 제거된다.
본 발명의 다른 목적 및 부수적인 특징은 첨부하는 도면을 참조하여 읽을 때 다음의 상세한 설명으로부터 명확할 것이다.
(제 1 실시예)
도 4는 본 발명의 제 1 실시예에 따른 플라즈마 에칭 장치(1)의 구성을 도시한다.
도 4를 참조하면, 플라즈마 에칭 장치(1)는 Al과 같은 도전 물질로 된 처리 챔버(2)를 구비하고, 처리 챔버(2)는 스테이지(4)를 내부에 포함한다. 스테이지(4)는, 모터일 수 있는 엘리베이팅 메커니즘(3)에 의해 수직 방향으로 이동가능하게 처리 챔버(2) 내에 제공된다.
스테이지(4)는 Al 등의 복수의 성분으로 형성되고, 처리될 기판 W을 유지한다. 스테이지(4)는 처리하는 동안에 스테이지(4) 상에 유지된 기판 W의 온도를 제어하기 위한 온도 조정기(5)를 포함하고, 온도 조정기(5)는 열 전달 매체를 통해 순환하는 메커니즘일 수 있다.
보다 상세하게는, 온도 제어기(도시되지 않음)에 의해 요구되는 소정의 온도로 제어된 온도의 열 전달 매체가 입구 튜브(6)를 통해 온도 조정기(5)에 도입되며, 여기서 온도 조정기(5)에 이와 같이 도입된 열 전달 매체는 스테이지(4) 상의 기판 W의 온도를 소정의 기판 온도로 제어한다. 온도 조정기(5)를 순환한 후에, 열 전달 매체는 방출 튜브(7)로부터 방출된다. 물론, 스테이지(4) 상에 제공되는 냉각 재킷과 히터로 이와 같은 온도 조정기(5)를 교체하는 것이 가능하다.
스테이지(4)는 중앙 돌출부를 갖는 환형 형태를 가지며, 그 위에 처리될 기판 W의 전형적인 크기를 갖는 정전 척크(8)가 형성되어 있음을 알아야 한다. 정전 척크(8)는 텅스텐으로 된 전극(8c)을 샌드위치하는 한쌍의 스프레이 코팅 세라믹 절연체층(8a 및 8b)으로 형성될 수 있으며, 스테이지(4) 상에 유지된 기판 W는 고 d.c. 전압의 인가에 응답해서 유입된 정전 유인에 의해 세라믹 절연체층(8a)으로 끌려진다. 이와 같은 고 d.c. 전압은 가변 전압원(11)에 의해 발생될 수 있으며, 고-차단(high-cut) 필터(10)와 리드선(9)을 거쳐 W 전극(8c)에 공급될 수 있다. 물론, 기계적 클램프와 같은 다른 적당한 메커니즘에 의해 정전 척크(8)를 교체할 수 있다.
도시된 예에서, 정전 척크(8)는 가스 입구(13)에 접속된 다수의 동심 구조(12)로 형성될 수 있으며, 가스 입구(13)는 He와 같은 열 도전성 가스를 동심 구조(12)내로 유입시켜, 열 도전 가스가 동심 구조(12), 및 정전 척크(8)와 기판 W 간에 존재하는 모든 갭을 채우게 할 수 있다. 그로 인해, 스테이지(4)와 기판 W 간의 열 도전 효율이 크게 향상된다.
스테이지(4) 주위에는, 정전 척크(4) 상에 장착된 기판 W를 둘러싸도록 환형 형태의 포커스 링(14)이 제공된다. 포커스 링(14)은 반응성 이온을 유인하지 않는 절연 또는 도전성 물질로 형성되고, 기판 W 위의 영역에 반응성 이온을 모으는 역할을 한다. 또한, 스테이지(4)를 둘러싸도록 복수의 배플 개구(baffle apertures)를 갖는 배기 링(15)이 제공되어, 배기 링(15)이 포커스 링(14)의 외곽 둘레에 맞물리게 한다. 배기 링(15)을 제공함으로써, 배기의 흐름이 조정되고, 처리 챔버(2)가 균일하게 배기된다.
스테이지(4)는 차단 캐패시터를 포함하는 임피던스 정합 디바이스(17)를 거쳐 저주파 전원(18)에 접속되며, 저주파 전원(18)은 스테이지(4)에 전형적으로 2㎒의 저주파 바이어스를 공급한다는 것에 유의하여야 한다. 임피던스 정합 디바이스(17)와 스테이지(4) 간에는, 전력 검출기(19)가 제공되고, 전력 검출기(19)는 스테이지(4)에 공급된 상기 저주파 바이어스의 전력을 검출하고, 전력 검출의 결과를 표시하는 출력 신호를 발생하며, 전력 검출기(19)의 출력 신호는 플라즈마 에칭 장치(1)의 피드백 제어를 위한 제어기(20)에 공급된다. 따라서, 스테이지(4)는 또한 기판 W을 위에 유지하는 평행 플레이트 플라즈마 에칭 장치의 하부 전극으로서 기능한다는 것에 유의한다. 저주파 전원(18)에 의해 발생된 전력에 대해 본 명세서에서 사용되는 단어 "저주파 바이어스"는, 심지어 저주파 바이어스가 하부 전극(4)에 공급될 때에도 처리 챔버(2)에서 플라즈마의 점화가 발생하지 않는 저주파를 갖는 a.c. 바이어스를 나타낸다는 것을 알아야 한다. 또한, 저주파 바이어스의 주파수는 결코 2㎒에 제한되어 있지 않다는 것을 알아야 한다.
스테이지(4) 위에는, 4-150㎜ 이격되어 스테이지(4)에 대향하도록 상부 전극(21)이 제공되고, 스테이지(4)와 상부 전극(21) 간의 이격은 수직 방향으로 이동가능하게 스테이지(4)를 지지하는 엘리베이팅 메커니즘을 활성화시킴으로써 필요에 따라 변경될 수 있다. 이 이격은, 기판 W 상에서 처리될 막의 성질 또는 조성에 응하여 필요에 따라 조정될 수 있다.
상부 전극(21)에는 고주파 전원(29)이 차단 캐패시터를 포함하는 임피던스 정합 디바이스(28)를 거쳐 접속되고, 처리 장치(1)가 동작중에 있을 때 고주파 전원(29)은 전형적으로 60㎒의 고주파 전력을 상부 전극에 공급한다. 도시된 예에서, 전력 검출기(30)는 임피던스 정합 디바이스(28)와 상부 전극(21) 사이에 삽입되며, 전력 검출기(30)는 고주파 전원(29)으로부터 상부 전극(21)에 공급된 전력을 검출한다. 이로 인해 전력 검출기(30)는 검출된 전력을 나타내는 출력 신호를 발생하고, 이것을 플라즈마 에칭 장치(1)의 피드백 제어를 위해 제어기(20)에 공급한다. 전력 검출기(19)와 전력 검출기(30)의 출력에 응답해서, 제어기(20)는 처리 챔버(2)내에서의 플라즈마의 점화와 종료를 제어한다.
도시된 예에서, 저주파 전원(18)의 저주파 바이어스는 임피던스 정합 디바이스(17)와 전원 스플리터(17A)를 거쳐 상부 전극(21)에 더 공급되도록 구성되어 있고, 여기서 공지된 스플리터가 전력 스플리터(17A)에 사용될 수 있다.
도 4로부터 알 수 있는 바와 같이, 상부 전극(21)은 공동부(hollow part)를 포함하고, 공동부는 C4F8, Ar 및 O2의 혼합물과 같은 처리 가스가 매스 플로우(mass-flow) 제어기(24)를 거쳐 가스원(23)으로부터 공급되는 처리 가스선(22)에 접속된다.
상부 전극(21)은 하부 전극(4)에 대향하는 표면 상에, 처리 가스의 균일한 확산이 용이하도록 하기 위한 다수의 작은 개구를 갖는 배플 플레이트(baffle plate)(25)를 유지하며, 다수의 작은 개구(26)를 갖는 노즐 플레이트(27)는 처리 챔버(2)로 처리 가스를 유입시키기 위한 배플 플레이트(25) 더 아래에 놓인다.
처리 챔버(2)에 인접하여, 게이트 밸브(32)에 의해 처리 챔버(2)에 접속된 로드-록(load-lock) 챔버(33)가 제공되고, 처리 챔버(2) 내에 웨이퍼를 로드(load)하고 그리고 그로부터 웨이퍼를 언로드(unload)하도록 캐리지 아암(34)을 갖는 웨이퍼 운반 메커니즘(35)이 로드-록 챔버(33)에 제공된다.
도 4의 플라즈마 에칭 장치(1)를 사용하여, 본 발명의 발명자는 플라즈마 에 칭 처리에 연관된 손상의 발생과 관련하여, 도 2a 및 도 2b를 참조하여 설명한 테스트 기판에 대해 실험 조사를 수행하였다. 상기 설명한 도 3의 관계는 본 발명자의 상기 실험 조사의 결과의 일부라는 것을 알아야 한다.
다시 도 3을 참조하면, 상부 전극(21)과 하부 전극(4) 간의 갭 간격을 증가시킴에 따라 불량 테스트 소자의 비율이 감소한다는 것에 유의하여야 한다. 따라서, 본 발명의 발명자는 다양한 갭 간격에 대해 웨이퍼 표면에서의 에칭 속도의 분포를 얻었다.
도 5a 및 도 5b는 웨이퍼 상의 SiO2막이 C4F8, Ar 및 O2의 혼합물의 에칭 가스를 사용하여 에칭되는 경우에, 웨이퍼의 종방향 및 횡방향으로의 관찰된 에칭 속도의 분포 프로필을 도시한다. 여기서, 도 5a는 상부 및 하부 전극 간의 갭 간격이 24㎜로 설정된 경우를 도시하고, 도 5b는 갭 간격이 20㎜으로 설정된 경우를 도시한다.
도 5a를 참조하면, 에칭 속도는 웨이퍼의 중심 부분에서 크고, 가장자리 부분에서 작다는 것을 알 수 있는데, 이는 상부 및 하부 전극 간의 갭 간격이 24㎜로 설정될 때 웨이퍼의 중심 부분에서 플라즈마가 가장 활발하게 작용한다는 것을 나타낸다. 한편, 갭 간격이 20㎜로 감소한 도 5b의 경우에는, 웨이퍼의 중심 부분과 가장자리 부분에서 전체적으로 균일한 에칭 속도가 얻어졌다는 것을 알 수 있으며, 이는 웨이퍼 표면 상에서 플라즈마가 다소 균일하게 작용한다는 것을 가리킨다.
또한, 에칭 속도가 불균일한 도 5a의 경우에, 웨이퍼 상의 불량 테스트 소자의 비율은 단지 5%이고, 균일한 에칭 속도를 제공하는 도 5b의 경우에는 불량 테스트 소자의 비율은 26%까지 증가하는 것으로 밝혀졌다. 이 결과는, 플라즈마가 웨이퍼 표면 위에서 균일하게 작용하는 경우에, 웨이퍼 상의 디바이스에 불량을 초래하는 플라즈마 처리에서 어떤 메커니즘이 존재한다는 것을 가리킨다.
이와 같이, 본 발명의 발명자는 도 4의 플라즈마 에칭 장치(1)를 사용하여, 플라즈마의 시작 또는 "점화(firing)"시에 또는 플라즈마의 종료 또는 "소멸(extinguishing)"시에 불량이 초래되는 지의 여부를 판정하는 또 다른 실험 조사를 수행하였다.
도 6 및 7은 흐름도의 형태로 본 발명의 발명자의 상기 실험의 처리를 도시하는데, 도 6은 플라즈마의 소멸시에 불량이 초래되었는지의 여부를 판정하도록 의도된 실험을 도시하고, 도 7은 플라즈마의 점화 시에 불량이 초래되었는지의 여부를 판정하도록 의도된 실험을 도시한다.
도 3을 참조하여 이미 설명한 바와 같이, 상부 전극과 하부 전극간의 갭이 줄어들 때 불량의 비율이 작아진다는 것이 확인되었다. 이와 같이, 도 6의 실험은 전극 갭 간격이 17㎜로 설정되어 있는 단계(S1)에서 시작하고, 플라즈마가 개시되며, 다음 단계(S2)에서 에칭이 시작된다.
에칭 처리를 수행한 후에, 단계(S3)에서 상부 및 하부 전극 간의 갭 간격은 30㎜로 증가되며, 갭 간격을 30㎜로 유지하면서 단계(S4)에서 플라즈마가 소멸된다.
도 6에 표시한 바와 같이, 단계(S2)에서 하부 전극(4)과 상부 전극(21)에는 저주파 바이어스와 고주파 전력이 각각 공급되는 한편, 단계(S4)에서는 하부 전극(4)으로의 저주파 전력 그리고 상부 전극(21)으로의 고주파 전력의 공급이 동시에 중단된다. 단계(S2)에서, 상부 전극(21)에 고주파 전력을 공급함으로써 먼저 플라즈마가 시작되고, 플라즈마의 점화 2초 후에 하부 전극(4)으로의 저주파 전력의 공급이 시작된다. 따라서, 플라즈마의 소멸시에 불량이 형성되는 경우에, 상부 전극과 하부 전극 간의 갭 간격이 증가하는 상태에서 플라즈마가 소멸되는 도 6의 처리에서 불량이 감소할 것이 예상된다.
상기 예측과는 반대로, 도 6의 실험의 불량의 비율은 45%로 관찰되었는데, 이는 도 6의 실험 공정으로는 수율에 어떠한 개선도 없다는 것을 가리킨다. 이 결과는 분명히 플라즈마의 소멸시에는 기판 W상에 관찰된 불량이 초래되지 않았다는 것을 가리킨다.
다음에, 본 발명의 발명자는 첫번째 단계(S11)에서 상부 전극과 하부 전극 간의 갭 간격이 30㎜로 설정되고, 단계(S12)에서 상부 전극(12)에 고주파 전력을 공급함으로써 플라즈마가 시작되는 도 7의 실험을 수행하였다. 이 공정 동안, 하부 전극(4)용의 임피던스 정합 디바이스(17)가 고정된다.
다음에, 단계(S13)에서, 전극 갭이 30㎜에서 17㎜로 감소하고, 단계(S14)에서 하부 전극(4)으로의 저주파 전력의 공급이 개시된다. 또한, 단계(S15)에서, 임피던스 정합 디바이스(17)가 자동적인 임피던스 정합을 위해 활성화되며, 단계(S16)에서 플라즈마 에칭 처리가 수행된다.
도 7의 실험에서는, 45%의 초기 불량 비율이 36%의 값으로 감소되는 것으로 관찰되었다. 이 결과는 플라즈마의 점화 시에 단계(S12)에서 사용된 큰 갭 간격이 수율의 개선을 초래하였고, 플라즈마의 점화 시에 기판 W 상의 불량이 주로 초래되었다는 것을 제시하고 있다.
도 6 및 7의 실험에 의해 밝혀진 바와 같이 플라즈마의 점화 시에 손상이 주로 초래되었다는 사실에 비추어, 본 발명의 발명자는 기판 W 상의 불량의 비율에 대해 하부 전극에 인가된 저주파 바이어스의 타이밍의 효과에 대해 더욱 조사를 수행하였다.
도 8은 하부 전극(4)에 저주파 바이어스의 타이밍의 상기 효과와 관련하여 본 발명의 발명자에 의해 수행된 실험을 도시하는 흐름도이다.
도 8을 참조하면, 상부 전극과 하부 전극 간의 갭 간격이 30㎜로 설정되어 있는 단계(S21)에서 실험이 시작되고, 단계(S22)에서 고주파 전력이 상부 전극(21)에 인가된다. 이로 인해, 플라즈마가 처리 챔버(2)에서 시작된다.
다음에, 단계(S23)에서, 하부 전극(4)용 임피던스 정합 디바이스(17)가 고정되어 있는 상태에서 저주파 바이어스가 하부 전극(4)에 인가된다. 또한, 전극 갭 간격이 17㎜로 줄어든 단계(S24)가 수행되고, 단계(S25)에서 자동 임피던스 정합을 위해 하부 전극(4)용 임피던스 정합 디바이스(17)가 활성된다. 또한, 플라즈마 에칭 처리가 단계(S26)에서 수행된다.
도 8의 실험 결과로서, 45%의 초기 불량 비율이 0%로 감소된 것을 확인하였는데, 이는 분명히 플라즈마 에칭 동안 전극 갭 간격의 감소 이전에 하부 전극(4)에 저주파 바이어스의 공급하는 것이 플라즈마 에칭 처리의 수율을 향상시키는데 매우 중요하다는 것을 가리킨다.
한편, 하부 전극(4)에 저주파 바이어스를 공급하면서 전극 갭 간격을 감소시키는 처리를 포함하는 도 8의 처리는 하부 전극(4)에서 저주파 전원(18)으로 많은 전력 반사(reflection)가 발생하는 경향이 있기 때문에 반도체 소자 또는 액정 디스플레이 소자의 제조에 실용적이지 않다. 이와 같은 전력의 반사가 발생하면, 저주파 전원(18)이 손상될 수 있는 큰 위험이 존재한다.
따라서, 도 8의 실험 결과에 비추어, 본 발명의 실시예는 도 1의 플라즈마 처리 장치의 플라즈마를 점화하기 전에, 저주파 바이어스가 하부 전극(4)에 인가되는 공정을 제안한다.
도 9는 흐름도의 형태로 본 발명의 실시예에 따른 플라즈마 처리 방법을 도시한다.
도 9를 참조하면, 단계(S31)에서 처리 챔버(2)가 약 20mTorr의 압력으로 배기되고, C4F8, Ar 및 O2 가스들이 각각 12sccm, 300sccm 및 7sccm의 유속으로 처리 챔버(2)에 유입된다.
다음에, 단계(S32)에서, 전극 갭 간격이 17㎜와 같은 소정의 값으로 설정되고, 하부 전극(4)용 임피던스 정합 디바이스(17)가 17㎜의 상기 전극 갭 간격에 대응하는 상태로 설정된다. 또한, 저주파 전원(18)이 활성화되고, 2㎒의 저주파 전원이 약 1200W의 전력으로 하부 전극(4)에 공급된다. 이 상태에서, 처리 챔버(2)에 어떠한 플라즈마도 형성되지 않는다.
다음에, 단계(S34)에서, 고주파 전원(29)이 활성화되고, 60㎐의 고주파 전력이 약 1500W의 전력으로 임피던스 정합 디바이스(28)을 거쳐 고주파 전원(29)에서 상부 전극(21)으로 공급된다. 고주파 전력의 전극(21)으로의 공급에 응답해서, 플라즈마가 처리 챔버(2)에서 개시된다.
다음에, 단계(S35)에서, 플라즈마의 점화 결과로서 하부 전극(4)에 초래되는 임피던스 변화를 보상하기 위해, 하부 전극(4)용 임피던스 정합 디바이스(17)가 자동 임피던스 정합을 위해 활성화된다. 단계(S35)에서, 1200W의 전력으로 하부 전극(4)으로의 저주파 바이어스의 공급이 계속된다. 이로 인해, 단계(S36)에서 소정의 기간 동안 기판 W의 소정의 플라즈마 에칭이 계속된다.
다음에, 단계(S37)에서, 고주파 전원(29)과 저주파 전원(18)이 중단되고, 플라즈마 에칭 처리가 종료된다. 단계(S37)에서, 먼저 플라즈마를 소멸시키도록 고주파 전원을 비활성하고 나서 저주파 전원(18)을 비활성화시키는 것이 바람직하다. 다른 방법으로, 고주파 전원(29)과 저주파 전원(18)이 동시에 비활성화될 수 있다.
도 9의 처리에 따르면, 불량한 소자의 초기 비율이 45%의 값에서 0%로 감소한 것으로 확인되었다. 도 9의 처리는 플라즈마가 상부 전극과 하부 전극 사이에 형성되어 있는 상태에서 전극 갭 간격을 변경시키는 단계를 더 포함하고 있지 않다는 것에 유의하여야 한다. 본 실시예에서, 단계(S34)에서 플라즈마의 점화의 결과로서 초래된, 하부 전극(4)의 갑작스런 임피던스 변화 문제와, 갑작스런 임피던스 변화의 결과로서 초래된 저주파 전원(18)의 손상이라는 연관된 문제가 단계(S33)의 처리 동안 임핀던스 정합 디바이스(17)의 상태를 고정시킴으로써 성공적으로 피할 수 있다는 것에 유의하여야 한다.
도 5a 및 도 5b 또는 도 6 및 7의 플라즈마 처리에서 불량을 초래하는 메커니즘, 및 도 9의 플라즈마 처리에서 불량 형성이 제거되는 메커니즘은 현재 완전히 알 수 없다. 그러나, 도 10a 내지 도 10c 및 도 11a 내지 도 11c를 참조하여 이하에 설명될 메커니즘과 다소 유사한 메커니즘이 존재하는 것으로 생각된다. 여기서 도 10a 내지 도 10c는 불량을 초래하는 메커니즘을 나타내고, 도 11a 내지 도 11c는 불량을 제거하는 메커니즘을 나타낸다. 도 10a 내지 도 10c 및 도 11a 내지 도 11c에서, 이전에 설명한 부분에 대응하는 부분들은 동일한 참조번호로 지칭하고, 그 설명은 생략한다.
상부 전극(21)에 고주파 전력이 공급되는 한편 하부 전극(4)에는 어떠한 저주파 전원도 공급되지 않는 도 10a을 참조하면, 전극(21)에 고주파 전력을 공급하는 것에 응답해서 플라즈마의 점화가 초래되고, 이에 따라 형성된 플라즈마 영역이 도 10a에 화살표로 표시한 바와 같이 하부 전극(4)쪽으로 확산한다. 도 10a의 상태에서, 플라즈마 영역의 중심부가 하부 전극(4)에 바로 도달하였다는 것을 알 수 있다.
도 10b는 처리 챔버(2)에서 플라즈마가 안정화되어 있는 상태를 도시하고, 도 10b에서는 하부 전극(4)의 실질적으로 전체 표면 상에 플라즈마 영역이 형성되어 있다는 것을 알 수 있다.
또한, 도 10c는 하부 전극(4)에 저주파 바이어스가 인가된 상태를 도시한다. 저주파 바이어스가 플라즈마 내의 이온들로 하여금 저주파 바이어스의 전계를 따르게 하는 충분히 낮은 주파수를 갖기 때문에, 하부 전극(4)이 양 극성과 음 극성 간에 반복적으로 그 극성을 변경시킴에 따라 하부 전극(4)의 표면 상의 음으로 대전된 전자와 양으로 대전된 이온의 국부적인 균형이 형성된다.
이와 같은 전자와 이온의 국부적인 균형의 결과로서, 하부 전극(4)의 표면 상에 이온 시스(ion-sheath)라고 하는 영역이 형성되며, 이온 시스 영역에는 플라즈마가 존재하지 않는다. 이온 시스는 하부 전극(4)상에 제공된 기판을 덮도록 하부 전극(4)의 표면을 따라 연장하고, 기판의 플라즈마 에칭 처리가 도 10c의 상태에서 수행된다.
도 10a 내지 도 10c의 종래의 플라즈마 에칭 처리에서는, 플라즈마를 안정화시키기 위해 도 10b의 상태가 수초 동안 계속되는데, 플라즈마 영역에는 플라즈마의 전체적으로 동심인 밀도의 프로필이 존재한다는 것에 유의하여야 한다. 따라서, 도 10b의 상태에서, 기판의 중심부가 고밀도 플라즈마에 노출되는 반면에, 기판의 가장자리 부분은 저밀도 플라즈마에 노출된다. 플라즈마 밀도의 차이 때문에, 도 10b에 화살표로 도시한 바와 같이 기판에 전류가 흐르고, 이 전류가 기판 상에 형성된 디바이스 소자에 불량을 초래하는 것을 생각된다.
상기 해석은 도 5a에서 설명한 실험의 결과에 의해 뒷받침된다. 도 10a의 상태가 정지 상태로서 실현되면, 상기 메커니즘으로부터 기판 상의 불량의 비율은 상부 및 하부 전극 간의 큰 갭 간격에 비추어 작을 것으로 예상된다. 또한, 기판의 가장자리 부분에서는 에칭 속도가 감소될 것으로 예상된다. 이 예측은 도 5a의 결과와 잘 들어맞는다.
도 9에 설명한 본 실시예의 플라즈마 에칭 처리의 경우에, 도 11a의 단계에서 플라즈마가 시작될 때 하부 전극(4)에는 이미 저주파 바이어스가 공급된다. 따라서, 플라즈마 영역이 하부 전극(4)에 도달할 때마다, 이온 시스가 하부 전극(4)에 순간적으로 형성된다.
따라서, 이온 시스가 하부 전극(4)의 표면 상에 형성된 상태에서 플라즈마 영역이 하부 전극(4)을 따라 확산할 때에, 이온 시스는 또한 플라즈마와 함께 측면 방향으로 확산한다. 이로 인해, 플라즈마는 하부 전극(4), 즉 하부 전극(4) 상에 보유된 기판과 직접 접촉하지 않고, 기판 상의 디바이스 소자의 손상을 초래하는 플라즈마 밀도 프로필의 결과로서 기판 위에 흐르는 전류의 문제가 제거된다.
이와 같이, 본 실시예는 플라즈마의 점화을 초래하지 않도록 선정된 주파수와, 플라즈마의 점화이 도 11b에 설명한 바와 같이 발생할 때 하부 전극(4) 상의 기판 둘레에 이온 시스가 형성되도록 설정된 전력으로, 고주파 전력을 상부 전극(21)에 공급하는 것에 응답해서 처리 챔버(2) 내에서의 플라즈마의 점화 이전에 하부 전극(4)에 저주파 바이어스를 공급함으로써, 플라즈마 에칭 처리의 결과로서 형성된 기판 상의 불량한 소자의 형성이 실질적으로 0%로 효과적으로 감소시킨다.
플라즈마의 점화 이전에 필요한 저주파 바이어스가 하부 전극(4)에 공급되는 한, 저주파 바이어스의 공급을 시작하는 타이밍과 고주파 전력의 공급을 시작하는 타이밍을 임의로 선택하는 것이 가능하다. 도 12a 내지 도 12c는 전형적인 예의 일부를 도시한다.
도 12a를 참조하면, 고주파 전원(29)과 저주파 전원(18)의 턴온에 응답해서 고주파 전력과 저주파 바이어스가 급격히 상승하고, 고주파 전원(29)의 턴온에 대해 플라즈마의 점화이 실질적으로 동시에 발생한다는 것을 알 수 있다. 도 12a의 경우에서와 같이 고주파 전원(29)과 저주파 전원(18)의 턴온에 따라 출력 전력이 급격히 상승할 때, 고주파 전원(29)의 턴온 이전에 저주파 전력의 턴온이 발생하도록 저주파 전원(18)의 턴온의 타이밍을 설정할 필요가 있다.
도 12b 및 도 12c의 예에서는, 저주파 전원(18)의 저주파 바이어스가 저주파 전원(18)의 턴온에 응답해서 급격히 상승하고, 고주파 전원(29)의 고주파 출력 전력은 점차적으로만 상승한다는 것에 유의한다. 이와 같은 경우에, 저주파 전원(18)과 고주파 전원(29)이 도 12b에 도시한 바와 같이 동시에 턴온하거나 또는 고주파 전원(29)이 저주파 전원(18) 이전에 턴온할 때에도, 플라즈마의 점화 이전에 하부 전극(4)에 이온 시스를 형성하는데 충분한 저주파 전원을 공급하는 것이 가능하다.
또한, 도 12d는 하부 전극(4)에, 전극(4) 상에 소정의 이온 시스를 형성하는데 충분한, 그러나 플라즈마 에칭 처리의 리서피(recipe)에 의해 설명한 통상의 전력 P2보다 작은 전력 P1으로 저주파 바이어스를 공급하도록 먼저 저주파 전원(18)이 활성화되는 경우를 도시한다. 다음에, 고주파 전원(29)이 턴온되고, 고주파 전력이 상부 전극(21)에 공급된다. 이로 인해, 상부 전극(21)에 플라즈마의 점화가 초래된다. 다음에, 저주파 전원(18)이 제어되고, 저주파 바이어스의 전력이 상기 설명한 전력 P2로 설정된다.
도 12d의 경우에, 플라즈마의 점화가 수행될 때에 전력이 값 P1에 도달하는 한, 저주파 바이어스의 전력을 급격히 증가시킬 필요는 없다. 따라서, 도 12d에 점선으로 도시한 바와 같이, 저주파 바이어스의 전력을 점차적으로 증가시키는 것이 가능하다. 또한, 고주파 전력의 전력도 역시 도 12d에 점선으로 도시한 바와 같이 점차적으로 증가될 수 있다.
본 실시예의 플라즈마 에칭 장치에서는, 고주파 전원(29)으로 27㎒의 고주파 출력 전력을 발생하는 고주파 전원을 사용하는 것이 가능하다. 또한, 저주파 전원(18)은 800㎑의 저주파 바이어스를 발생하는 장치일 수 있다. 또한, 고주파 전원(29)으로 마이크로파 전원을 사용하는 것이 가능하다.
플라즈마의 점화를 초래하지 않는 주파수로 출력 전력을 발생하는 모든 전원이 저주파 전원(18)으로 사용될 수 있다는 것을 알아야 한다. 따라서, 13.56㎒의 주파수로 어떠한 플라즈마도 시작하지 않는 조건 하에서, 플라즈마 에칭 장치(1)가 동작한다고 가정할 때, 13.56㎒의 출력 전력을 발생하는 고주파 전원을 저주파 전원(18)으로 사용하는 것이 가능하다.
(제 2 실시예)
도 13은 본 발명의 제 2 실시예에 따른 플라즈마 에칭 장치(40)의 구성을 도시한다.
도 13을 참조하면, 플라즈마 에칭 장치(40)는 한쌍의 평행한 플레이트 전극(42A, 42B)을 내부에 수용하고 있는 처리 챔버(41)를 구비하되, 전극(42A)은 챔버(41)에서 처리될 기판 W를 지지한다. 대향 전극(42B)은 접지되어 있다. 도 13에서는, 배기 시스템과 가스 시스템의 도면은 단순히 하기 위해 생략되어 있다는 것을 알아야 한다.
동작에서, 처리 챔버(41)가 배기되고, 에칭 가스가 반응 챔버(41)에 유입된다. 또한, 바이어스 전원(43)을 활성화시킴으로써 3.2㎒의 주파수 Rf1을 갖는 바이어스 전력이 발생되고, 이와 같이 발생된 바이어스 전력이 차단 캐패시터(41A)를 거쳐 하부 전극(42A)에 공급된다.
다음에, 차단 캐패시터(41A)를 거쳐 전극(42A)에 접속된 고주파 전원(44)이 활성화되고, 27 또는 40㎒의 주파수 Rf2의 고주파 전력이 전극(42A)에 공급된다. 고주파 전력의 공급에 응답해서, 처리 챔버(41) 내에 플라즈마의 시작이 발생하고, 전극(42A)에 보유된 기판 W이 플라즈마 에칭 처리된다.
본 실시예에서, 플라즈마 에칭 처리(40)가 동작될 때에는 어떠한 외부 자계도 처리 챔버(41)에 형성되지 않고, 따라서, 상기 바이어스 전력만이 전극(42A)에 인가될 때에는 어떠한 플라즈마 점화도 발생하지 않는다. 주파수 Rf2의 고주파 전력이 공급될 때에만, 전극(42A)의 중심부에 플라즈마의 점화가 발생하며, 이와 같이 형성된 플라즈마 영역은 전극(42A)의 표면을 따라 측면으로 그 가장자리 부분 쪽으로 확산한다. 플라즈마의 이와 같은 점화가 발생할 때 바이어스 전력이 이미 전극(42A)에 공급되었기 때문에, 도 11b를 참조하여 설명한 것과 유사한 이온 시스가 플라즈마 점화와 동시에 전극(42A)의 표면 상에 형성되고, 이와 같이 형성된 이온 시스는 플라즈마 영역의 확산과 더불어 측면으로 확산한다. 이로 인해, 기판 W이 플라즈마에 노출되지 않게 되며, 기판의 불균일한 차지 업과 연관된 불량 형성의 문제를 효과적으로 피할 수 있다.
(제 3 실시예)
도 14는 본 발명의 제 3 실시예에 따른 플라즈마 에칭 장치(50)의 구성을 도시하는 도면으로, 이전에 설명한 부분에 대응하는 부분들은 동일한 참조번호를 부여하고, 그 설명은 생략한다.
도 14를 참조하면, 플라즈마 에칭 장치(50)는 고주파 전원의 고주파 전력이 임피던스 정합 디바이스(28)로부터 직접 상부 전극(21)에 공급되고 저주파 전원(18)의 바이어스 전력이 임피던스 정합 디바이스(17)로부터 하부 전극(4)에 직접 공급된다는 것을 제외하고는, 도 4의 플라즈마 에칭 장치(1)와 유시한 구성을 갖는다.
표 1은 도 14의 플라즈마 에칭 장치(50)에 사용되는 전형적인 처리 조건을 나타내는 한편, 도 15는 본 발명의 제 3 실시예에 따라 도 14의 플라즈마 처리 장치(50)의 플라즈마 점화 시에 사용되는 처리 시퀀스를 도시한다.
Figure 112000019176097-pat00001
표 1를 참조하면, 처리 챔버(2)의 압력은 1.33-5.62 Pa로 설정되고, 상부 전극(21)과 하부 전극(4) 간의 갭 간격은 21-45㎜로 설정된다. 처리 챔버(2)에는 10-25 sccm, 100-600 sccm, 및 10-25 sccm의 각 유속으로, C4F8, C4F6 또는 C5F8 가스중 임의의 가스일 수 있는 CxFy 가스, Ar 가스 및 O2 가스가 공급된다.
도 15를 참조하여 이하에 설명하는 바와 같이, 산화물 막의 플라즈마 에칭은저주파 전원(18)에서 하부 전극(4)으로 200-1000W의 최초 값에서 1000-2000W의 다음 값으로 단계적으로 공급된 2㎒의 저주파 바이어스의 전력을 변경하고, 또한 고주파 전원(29)에서 상부 전극(21)으로 50-1000W의 최초 값에서 1000-2500W의 다음 값으로 단계적으로 공급된 60㎒의 고주파 전력을 변경함으로써 수행된다.
도 15를 참조하면, 타이밍 A에서 저주파 전원(18)이 활성화되고, 2㎒의 저주파 바이어스가 200-1000W의 전력 예컨대, 550W의 전력으로 하부 전극(4)에 공급된다. 0.1-1초, 전형적으로는 타이밍 A로부터 0.5초 지연되어, 고주파 전원(29)이 타이밍 B에서 활성화되고, 60㎒의 고주파 전력이 50-1000W의 전력 예컨대, 200W 전력으로 상부 전극(21)에 공급된다. 타이밍 B에서, 처리 챔버(2)에서 플라즈마가 시작된다는 것에 유의하여야 하며, 여기서 하부 전극(4)에 큰 전력을 갖는 저주파 바이어스가 이미 공급되어 있다는 사실에 비추어, 플라즈마가 시작될 때 기판 W는 이온 시스로 덮여 있다.
다음에, 0.1-1 초, 전형적으로 0.5 초만큼 타이밍 B로부터 지연된 타이밍 C에서, 상부 전극(21)으로의 플라즈마 전력이 1000-2500W까지 증가되고, 저주파 바이어스의 전력이 타이밍 C보다 늦은 0.1-1 초인 타이밍 D에서 1000-2000W까지 증가된다. 전형적으로, 타이밍 D는 타이밍 C보다 0.5초 느리다. 이와 같이 설정된 고주파 전력과 저주파 바이어스에 의해, 절연막의 소정의 플라즈마 에칭이 플라즈마 처리 장치(50)에서 수행된다.
도 16 및 17은 도 15의 플라즈마 에칭 장치에 다음에 플라즈마 에칭 단계를 종료하는 처리를 도시한다.
도 16 및 17을 참조하면, 도 16은 플라즈마 에칭 처리를 종료할 때 상부 전극(21)으로의 고주파 전력이 그리고 하부 전극(4)으로의 저주파 바이어스가 동시에 턴오프하는 경우를 도시한다는 것을 알 수 있다. 한편, 도 17은 타이밍 F에서 고주파 전력이 턴오프하고, 그후 타이밍 G에서 저주파 전력이 턴오프하는 경우를 나타낸다.
도 16 또는 도 17의 플라즈마 에칭 처리의 종료 단계에서, 처리 챔버(2) 내에 플라즈마가 존재하는 한, 기판 W의 표면이 저주파 바이어스 전력에 의해 초래된 이온 시스로 덮여 있다는 것에 유의하여야 한다. 따라서, 플라즈마가 고주파 전력의 턴오프에 응답해서 축소하거나 또는 소멸할 때에도, 기판의 불균일한 차지 업 에 의한 차지 업 전류로부터 기판이 보호되고, 불량 발생이 효과적으로 억제된다.
도 18은 도 2a 및 도 2b의 테스트 소자 EL가 도 15-17에 도시한 것들을 포함하는 다양한 처리 시퀀스를 사용하면서 플라즈마 에칭 처리되는 경우에 얻어진 수율을 요약하여 도시하고 있다. 도 18의 실험에서는, 열 산화물막(13)이 4㎚의 두께로 형성되고, 안테나 비율이 1,000,000으로 설정되어 있다는 것에 유의한다.
도 18을 참조하면, 상부 전극(21)에 고주파 전력을 공급하기 보다는 하부 전극(4)에 먼저 저주파 바이어스를 공급함으로써, 플라즈마의 처리의 종료시에 상부 전극(21)으로의 고주파 전력과 하부 전극(4)으로의 저주파 바이어스가 동시에 중단될 때 플라즈마 처리의 수율이 40%에서 100%로 증가되었다는 것을 알 수 있다. 하부 전극(4)으로의 저주파 전력의 공급의 중단 이전에, 고주파 전력의 공급이 중단되는 방식으로, 플라즈마 처리가 종료될 때에 또한 100%의 수율이 유지된다.
도 18의 결과는 또한, 플라즈마 처리의 종료시에 먼저 하부 전극(4)으로의 저주파 바이어스의 공급이 중단될 때 수율이 100%에서 80%로 감소된다는 것을 가리킨다. 도 18을 관찰해 보면, 이온 시스로 기판의 표면이 덮여 있지 않는 한 플라즈마가 축소하거나 또는 붕괴함에 따라 플라즈마 처리의 종료시에 기판의 불균일한 차지 업에 연관된 전류가 디바이스 소자 EL의 쇼트 회로를 초래한다는 것으로 밝혀졌다. 따라서, 하부 전극(4)으로의 저주파 바이어스의 공급을 중단하기 전에 상부 전극(21)으로의 고주파 전력의 공급을 중단하는 것이 바람직하다.
또한, 플라즈마 처리 장치의 상기 시퀀스 제어는 플라즈마 에칭 장치에 국한되어 있지 않으며 또한 플라즈마 CVD 장치에도 적용할 수 있다는 것을 알아야 한 다.
또한, 본 발명은 상기 실시예에 한정되어 있지 않고, 발명의 범위로부터 일탈하지 않고 다양한 변경과 수정이 있을 수 있다.
본 발명에 따르면, 플라즈마 처리시에 형성된 불량한 소자의 비율을 감소시킬 수 있는 효과가 있다.
또한, 본 발명에 따르면, 이온 시스를 유도하기에 충분한 저주파 바이어스를 전극에 공급한 상태에서 플라즈마의 턴-오프를 수행함으로써 플라즈마를 턴-오프할 때 기판을 통해 흐르는 차지 업 전류를 제거할 수 있는 효과가 있다. 따라서, 플라즈마를 소멸시킬 때에 이온 시스를 유지함으로써, 축소된 플라즈마에 의해 유발된 기판의 불균일한 차지 업의 문제가 효과적으로 제거되는 효과가 있다.

Claims (31)

  1. 처리 챔버, 상기 처리 챔버에 제공되어 기판을 지지하기 위한 전극, 및 상기 처리 챔버에 제공된 플라즈마 생성기를 구비한 플라즈마 처리 장치에서 수행되는 플라즈마 처리 방법에 있어서,
    (A) 상기 처리 챔버 내에서의 플라즈마가 점화하지 않도록, 상기 전극에 제 1 주파수의 제 1 전력을 공급하는 단계과,
    (B) 제 2 전력이 상기 플라즈마 생성기로 하여금 상기 처리 챔버 내에서 플라즈마를 점화하게 하도록 상기 플라즈마 생성기에 제 2 주파수의 제 2 전력을 공급하는 단계
    를 포함하며,
    상기 단계 (A)는, 상기 플라즈마 생성기에 의한 상기 단계 (B)에서의 상기 플라즈마의 상기 점화 이전에, 상기 제 1 전력이 상기 전극에 공급되도록 수행되는 플라즈마 처리 방법.
  2. 제 1 항에 있어서,
    상기 단계 (A)는, 상기 플라즈마 생성기에 의한 상기 단계 (B)에서의 상기 플라즈마의 상기 점화 이전에, 상기 전극의 표면 상의 이온 시스(ion-sheath)를 형성하기에 충분한 크기로, 상기 제 1 전력이 상기 전극에 공급되도록 수행되는 플라즈마 처리 방법.
  3. 제 1 항에 있어서,
    상기 단계 (A)는 상기 단계 (B) 이전에 수행되는 플라즈마 처리 방법.
  4. 제 1 항에 있어서,
    상기 단계 (A)는 상기 단계 (B)와 실질적으로 동시에 시작되는 플라즈마 처리 방법.
  5. 제 1 항에 있어서,
    상기 단계 (A)는 상기 단계 (B)의 개시후 플라즈마 점화 전에 시작되는 플라즈마 처리 방법.
  6. 제 1 항에 있어서,
    상기 제 1 주파수는 13.56㎒ 이하인 플라즈마 처리 방법.
  7. 제 1 항에 있어서,
    상기 제 1 주파수는 12㎒ 이하인 플라즈마 처리 방법.
  8. 제 1 항에 있어서,
    상기 제 1 주파수는 800㎑인 플라즈마 처리 방법.
  9. 제 1 항에 있어서,
    상기 제 2 주파수는 60㎒인 플라즈마 처리 방법.
  10. 제 1 항에 있어서,
    상기 제 2 주파수는 27㎒인 플라즈마 처리 방법.
  11. 제 1 항에 있어서,
    (C) 상기 플라즈마 생성기에 상기 제 2 전력의 공급을 중단하는 단계와,
    (D) 상기 전극에 상기 제 1 전력의 공급을 중단하는 단계를 더 포함하며,
    상기 단계 (C) 및 단계 (D)는 실질적으로 동시에 수행되는 플라즈마 처리 방법.
  12. 제 1 항에 있어서,
    (C) 상기 플라즈마 생성기에 상기 제 2 전력의 공급을 중단하는 단계와,
    (D) 상기 전극에 상기 제 1 전력의 공급을 중단하는 단계를 더 포함하되,
    상기 단계 (C)는 상기 단계 (D) 이전에 수행되는 플라즈마 처리 방법.
  13. 처리 챔버, 상기 처리 챔버에 제공되어 기판을 지지하기 위한 전극, 및 상기 처리 챔버에 제공된 플라즈마 생성기를 구비한 플라즈마 처리 장치에서 수행되는 플라즈마 처리 방법에 있어서,
    (A) 상기 전극에 a.c. 전력을 공급하여 상기 a.c. 전력이 상기 전극으로 하여금 상기 처리 챔버 내에서의 플라즈마를 점화하지 않게 하는 단계와,
    (B) 상기 플라즈마 생성기에 마이크로파 전력을 공급하여, 상기 마이크로파 전력이 상기 플라즈마 생성기로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하게 하는 단계
    를 포함하며,
    상기 단계 (A)는 상기 플라즈마 생성기에 의한 상기 단계 (B)에서의 상기 플라즈마의 상기 점화 이전에, 상기 a.c. 전력이 상기 전극에 공급되도록 수행되는 플라즈마 처리 방법.
  14. 제 13 항에 있어서,
    상기 단계 (A)는, 상기 플라즈마 생성기에 의해 상기 단계 (B)에서의 상기 플라즈마의 상기 점화 이전에, 상기 전극의 표면 상의 이온 시스(ion-sheath)를 형성하기에 충분한 크기로, 상기 a.c. 전력이 상기 전극에 공급되도록 수행되는 플라즈마 처리 방법.
  15. 처리 챔버, 및 상기 처리 챔버에 제공되어 기판을 지지하기 위한 전극을 갖는 플라즈마 처리 장치에서 수행되는 플라즈마 처리 방법에 있어서,
    (A) 상기 처리 챔버 내에서 플라즈마가 점화되지 않도록, 상기 전극에 제 1 주파수의 제 1 전력을 공급하는 단계와,
    (B) 제 2 전력이 상기 전극으로 하여금 상기 처리 챔버 내에서 플라즈마를 점화하게 하도록 상기 전극에 제 2 주파수의 제 2 전력을 공급하게 하는 단계
    를 포함하며,
    상기 단계 (A)는 상기 전극에 의해 상기 단계 (B)에서의 상기 플라즈마의 상기 점화 이전에 상기 제 1 전력이 상기 전극에 공급되도록 수행되는 플라즈마 처리 방법.
  16. 제 15 항에 있어서,
    상기 단계 (A)는, 상기 전극에 의해 상기 단계 (B)에서의 상기 플라즈마의 상기 점화 이전에, 상기 전극의 표면 상의 이온 시스(ion-sheath)를 형성하기에 충분한 크기로, 상기 제 1 전력이 상기 전극에 공급되도록 수행되는 플라즈마 처리 방법.
  17. 제 15 항에 있어서,
    상기 단계 (A)는 상기 단계 (B) 이전에 수행되는 플라즈마 처리 방법.
  18. 제 15 항에 있어서,
    상기 단계 (A)는 상기 단계 (B)와 실질적으로 동시에 시작되는 플라즈마 처리 방법.
  19. 제 15 항에 있어서,
    상기 단계 (A)는 상기 단계 (B)의 개시 후 플라즈마 점화 전에 시작되는 플라즈마 처리 방법.
  20. 플라즈마 처리 장치에 있어서,
    처리 챔버와,
    상기 처리 챔버에 제공되어, 상기 처리 챔버에서 기판을 지지하는 제 1 전극과,
    상기 제 1 전극에 대향하도록 상기 처리 챔버에 제공된 제 2 전극과,
    상기 제 1 전극에 제 1 주파수의 제 1 전력을 공급하여, 상기 제 1 전력이 상기 제 1 전극으로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하지 않게 하는 제 1 전원과,
    상기 제 2 전극에 제 2의 보다 높은 주파수의 제 2 전력을 공급하여, 상기 제 2 전력이 상기 제 2 전극으로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하게 하는 제 2 전원과,
    상기 제 2 전원으로부터의 상기 제 2 전력의 공급에 응답해서 상기 제 2 전극에서 상기 플라즈마가 점화되기 이전에, 상기 제 1 전극에 상기 제 1 전원으로부터의 상기 제 1 전력을 공급하도록 제어하는 제어기
    를 포함하는 플라즈마 처리 장치.
  21. 플라즈마 처리 장치에 있어서,
    처리 챔버와,
    상기 처리 챔버에 제공되어, 상기 처리 챔버에서 기판을 지지하는 전극과,
    상기 전극에 제 1 주파수의 제 1 전력을 공급하여, 상기 제 1 전력이 상기 전극으로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하지 않게 하는 제 1 전원과,
    상기 전극에 제 2의 보다 높은 주파수의 제 2 전력을 공급하여, 상기 제 2 전력이 상기 전극으로 하여금 상기 처리 챔버내에서의 플라즈마를 점화하게 하는 제 2 전원과,
    상기 제 2 전원으로부터의 상기 전극으로의 상기 제 2 전력의 공급에 응답해서 상기 전극에서 상기 플라즈마가 점화되기 이전에, 상기 제 1 전원으로부터 상기 전극에 상기 제 1 전력을 공급하도록 제어하는 제어기
    를 구비하는 플라즈마 처리 장치.
  22. 처리 챔버, 상기 처리 챔버에 제공되어 기판을 지지하기 위한 전극, 및 상기 처리 챔버에 제공된 플라즈마 생성기를 구비한 플라즈마 처리 장치에서 수행되는 플라즈마 처리 방법에 있어서,
    (A) 상기 전극에 제 1 주파수의 제 1 전력을 공급하는 단계와,
    (B) 제 2 전력이 상기 플라즈마 생성기로 하여금 플라즈마를 점화하게 하도록 상기 플라즈마 생성기에 제 2 주파수의 제 2 전력을 공급하는 단계와,
    (C) 상기 플라즈마 생성기에 상기 제 2 전력의 공급을 턴 오프하는 단계와,
    (D) 상기 전극에 상기 제 1 전력의 공급을 턴 오프하는 단계
    를 포함하며,
    상기 단계 (C)는 상기 단계 (D) 이전에 수행되는 플라즈마 처리 방법.
  23. 처리 챔버와, 상기 처리 챔버내에 마련되어, 피처리 기판을 지지하는 제 1 전극과,
    상기 처리 챔버내에 상기 제 1 전극에 대향하도록 마련된 제 2 전극을 구비한 플라즈마 처리 장치에 있어서,
    상기 제 1 전극에, 제 1 주파수의 고주파 전력을 공급하는 제 1 전원과,
    상기 제 2 전극에, 상기 제 1 주파수보다 높은 제 2 주파수의 고주파 전력을 공급하는 제 2 전원과,
    상기 제 1 전원으로부터 상기 제 1 주파수의 고주파 전력을 상기 제 1 전극에 공급하고, 그 후, 플라즈마가 점화하도록 상기 제 2 전원으로부터의 상기 제 2 주파수의 고주파 전력을 상기 제 2 전극에 공급하도록 제어하는 제어기
    를 구비하는 것을 특징으로 하는 플라즈마 처리 장치.
  24. 제 23 항에 있어서,
    리서피(recipe)로 설정되는 고주파 전력보다도 작은 상기 제 2 주파수의 고주파 전력을 상기 제 2 전극에 공급하고, 그 후, 상기 제 1 주파수의 고주파 전력을 상기 제 1 전극에 공급하며, 그 후, 플라즈마가 점화하도록 상기 제 2 주파수의 고주파 전력을 상기 제 2 전극에 공급하는 것을 특징으로 하는 플라즈마 처리 장치.
  25. 제 23 항에 있어서,
    리서피로 설정된 고주파 전력보다도 작은 상기 제 2 주파수의 고주파 전력을 상기 제 2 전극에 공급함과 동시에, 상기 제 1 주파수의 고주파 전력을 상기 제 1 전극에 공급하고, 그 후, 플라즈마가 점화하도록 상기 제 2 주파수의 고주파 전력을 상기 제 2 전극에 공급하는 것을 특징으로 하는 플라즈마 처리 장치.
  26. 제 23 항에 있어서,
    상기 제 1 주파수의 고주파 전력을 상기 제 1 전극에 공급하고, 그 후, 리서피로 설정되는 고주파 전력보다도 작은 상기 제 2 주파수의 고주파 전력을 상기 제 2 전극에 공급하며, 그 후, 플라즈마가 점화하도록 상기 제 2 주파수의 고주파 전력을 상기 제 2 전극에 공급하는 것을 특징으로 하는 플라즈마 처리 장치.
  27. 처리 챔버와,
    상기 처리 챔버 내에 마련되며, 피처리 기판을 지지하는 전극을 구비한 플라즈마 처리 장치에 있어서,
    상기 전극에, 제 1 주파수의 고주파 전력을 공급하는 제 1 전원과,
    상기 전극에, 상기 제 1 주파수보다 높은 제 2 주파수의 고주파 전력을 공급하는 제 2 전원과,
    상기 제 1 전원으로부터 상기 제 1 주파수의 고주파 전력을 상기 전극에 공급하고, 그 후, 플라즈마가 점화하도록 상기 제 2 전원으로부터의 상기 제 2 주파수의 고주파 전력을 상기 전극에 공급하도록 제어하는 제어기
    를 포함하는 것을 특징으로 하는 플라즈마 처리 장치.
  28. 제 27 항에 있어서,
    리서피(recipe)로 설정되는 고주파 전력보다도 작은 상기 제 2 주파수의 고주파 전력을 상기 전극에 공급하고, 그 후, 상기 제 1 주파수의 고주파 전력을 상기 전극에 공급하며, 그 후, 플라즈마가 점화하도록 상기 제 2 주파수의 고주파 전력을 상기 전극에 공급하는 것을 특징으로 하는 플라즈마 처리 장치.
  29. 제 27 항에 있어서,
    리서피로 설정된 고주파 전력보다도 작은 상기 제 2 주파수의 고주파 전력을 상기 전극에 공급함과 동시에, 상기 제 1 주파수의 고주파 전력을 상기 전극에 공급하고, 그 후, 플라즈마가 점화하도록 상기 제 2 주파수의 고주파 전력을 상기 전극에 공급하는 것을 특징으로 하는 플라즈마 처리 장치.
  30. 제 27 항에 있어서,
    상기 제 1 주파수의 고주파 전력을 상기 전극에 공급하고, 그 후, 리서피로 설정되는 고주파 전력보다도 작은 상기 제 2 주파수의 고주파 전력을 상기 전극에 공급하며, 그 후, 플라즈마가 점화하도록 상기 제 2 주파수의 고주파 전력을 상기 전극에 공급하는 것을 특징으로 하는 플라즈마 처리 장치.
  31. 처리 챔버와, 상기 처리 챔버 내에 마련되며, 피처리 기판을 지지하는 전극과, 상기 처리 챔버내에 마련된 플라즈마 생성기를 구비한 플라즈마 처리 장치에 있어서,
    상기 전극에, 제 1 주파수의 고주파 전력을 공급하는 제 1 전원과,
    상기 플라즈마 생성기에, 마이크로파 전력을 공급하는 마이크로파 전원과,
    상기 제 1 전원으로부터의 상기 제 1 주파수의 고주파 전력을 상기 전극에 공급하며, 그 후, 플라즈마가 점화하도록 상기 마이크로파 전원으로부터의 상기 마이크로파 전력을 상기 플라즈마 생성기에 공급하도록 제어하는 제어기
    포함하는 것을 특징으로 하는 플라즈마 처리 장치.
KR1020000053675A 1999-09-13 2000-09-09 기판의 플라즈마 처리에서 손상을 제거하기 위한 플라즈마처리 방법 및 장치 KR100823808B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP99-259478 1999-09-13
JP25947899 1999-09-13
JP2000253033A JP4578651B2 (ja) 1999-09-13 2000-08-23 プラズマ処理方法およびプラズマ処理装置、プラズマエッチング方法
JP2000-253033 2000-08-23

Publications (2)

Publication Number Publication Date
KR20010039877A KR20010039877A (ko) 2001-05-15
KR100823808B1 true KR100823808B1 (ko) 2008-04-21

Family

ID=26544147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000053675A KR100823808B1 (ko) 1999-09-13 2000-09-09 기판의 플라즈마 처리에서 손상을 제거하기 위한 플라즈마처리 방법 및 장치

Country Status (4)

Country Link
US (2) US6426477B1 (ko)
JP (1) JP4578651B2 (ko)
KR (1) KR100823808B1 (ko)
TW (1) TW466618B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494936B1 (ko) * 2021-12-30 2023-02-06 세메스 주식회사 기판 처리 장치와 이를 포함하는 기판 접합 시스템 및 이를 이용한 기판 처리 방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
US6716302B2 (en) * 2000-11-01 2004-04-06 Applied Materials Inc. Dielectric etch chamber with expanded process window
CN1249788C (zh) * 2000-12-21 2006-04-05 东京毅力科创株式会社 绝缘膜的蚀刻方法
KR100526007B1 (ko) * 2000-12-28 2005-11-08 엘지.필립스 엘시디 주식회사 플라즈마 에칭장치
AU2002227418A1 (en) * 2001-01-22 2002-08-06 Tokyo Electron Limited Vertically translatable chuck assembly and method for a plasma reactor system
KR20020080954A (ko) * 2001-04-18 2002-10-26 주성엔지니어링(주) 냉벽 화학기상증착 방법 및 장치
KR100431660B1 (ko) * 2001-07-24 2004-05-17 삼성전자주식회사 반도체 장치의 제조를 위한 건식 식각 장치
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP3964198B2 (ja) * 2001-12-21 2007-08-22 東京エレクトロン株式会社 プラズマ処理装置及びプロセス処理システム
JP4336124B2 (ja) * 2003-03-10 2009-09-30 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US7976673B2 (en) 2003-05-06 2011-07-12 Lam Research Corporation RF pulsing of a narrow gap capacitively coupled reactor
US7256134B2 (en) * 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
US20060249370A1 (en) * 2003-09-15 2006-11-09 Makoto Nagashima Back-biased face target sputtering based liquid crystal display device
US20050069651A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Plasma processing system
JP4359521B2 (ja) 2004-02-20 2009-11-04 東京エレクトロン株式会社 プラズマ処理装置及びその制御方法
JP4550507B2 (ja) * 2004-07-26 2010-09-22 株式会社日立ハイテクノロジーズ プラズマ処理装置
US7692916B2 (en) * 2005-03-31 2010-04-06 Tokyo Electron Limited Capacitive coupling plasma processing apparatus and method
JP4515950B2 (ja) * 2005-03-31 2010-08-04 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法およびコンピュータ記憶媒体
KR100635217B1 (ko) 2005-04-12 2006-10-17 주식회사 에이디피엔지니어링 플라즈마 처리장치
US8070145B2 (en) * 2005-08-26 2011-12-06 Nikon Corporation Holding unit, assembly system, sputtering unit, and processing method and processing unit
JP4593413B2 (ja) * 2005-09-15 2010-12-08 株式会社日立ハイテクノロジーズ プラズマ処理方法及び処理装置
DE102006005128B4 (de) * 2006-02-04 2008-09-25 Hüttinger Elektronik GmbH & Co. KG Verfahren und Vorrichtung zur Lastanpassung
JP4865352B2 (ja) 2006-02-17 2012-02-01 三菱重工業株式会社 プラズマ処理装置及びプラズマ処理方法
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
JP4801522B2 (ja) * 2006-07-21 2011-10-26 株式会社日立ハイテクノロジーズ 半導体製造装置及びプラズマ処理方法
JP5491648B2 (ja) * 2006-10-06 2014-05-14 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法
JP5192209B2 (ja) 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR101358742B1 (ko) * 2007-02-16 2014-02-07 엘아이지에이디피 주식회사 배플 승강장치 및 이를 갖춘 평판표시소자 제조장치
US8103492B2 (en) * 2008-09-05 2012-01-24 Tokyo Electron Limited Plasma fluid modeling with transient to stochastic transformation
JP5268625B2 (ja) 2008-12-26 2013-08-21 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP5203986B2 (ja) * 2009-01-19 2013-06-05 東京エレクトロン株式会社 フォーカスリングの加熱方法、プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US8741394B2 (en) 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
JP5227367B2 (ja) * 2010-06-01 2013-07-03 株式会社日立ハイテクノロジーズ プラズマ処理方法
US8801950B2 (en) * 2011-03-07 2014-08-12 Novellus Systems, Inc. Reduction of a process volume of a processing chamber using a nested dynamic inert volume
CN102800547B (zh) * 2011-05-27 2015-07-08 中微半导体设备(上海)有限公司 可调制的聚焦环和利用该聚焦环调节等离子处理器的方法
JP5485950B2 (ja) * 2011-07-25 2014-05-07 東京エレクトロン株式会社 プラズマ処理装置の制御方法
US8895452B2 (en) 2012-05-31 2014-11-25 Lam Research Corporation Substrate support providing gap height and planarization adjustment in plasma processing chamber
KR102021961B1 (ko) * 2014-01-13 2019-11-04 삼성전자주식회사 반도체 제조설비의 관리방법
JP6423706B2 (ja) * 2014-12-16 2018-11-14 東京エレクトロン株式会社 プラズマ処理装置
US10763814B2 (en) 2016-08-09 2020-09-01 John Bean Technologies Corporation Radio frequency processing apparatus and method
US11948783B2 (en) * 2016-11-15 2024-04-02 Applied Materials, Inc. Dynamic phased array plasma source for complete plasma coverage of a moving substrate
US10555412B2 (en) * 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
CN111725091A (zh) * 2019-03-22 2020-09-29 北京北方华创微电子装备有限公司 优化工艺流程的方法及装置、存储介质和半导体处理设备
JP7336608B2 (ja) * 2021-02-04 2023-08-31 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135096A (ja) * 1993-11-12 1995-05-23 Kokusai Electric Co Ltd プラズマ処理装置
JPH08162293A (ja) * 1994-12-05 1996-06-21 Tokyo Electron Ltd プラズマ処理装置及びその制御方法
JPH0974129A (ja) * 1995-06-30 1997-03-18 Tokyo Electron Ltd プラズマ処理方法
JPH0982495A (ja) * 1995-09-18 1997-03-28 Toshiba Corp プラズマ生成装置およびプラズマ生成方法
KR19980080686A (ko) * 1997-03-26 1998-11-25 가나이쯔도무 플라즈마 처리장치 및 플라즈마 처리방법
KR20000006368A (ko) * 1998-06-24 2000-01-25 가나이 쓰토무 플라즈마처리장치및플라즈마처리방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2623827B2 (ja) 1989-05-11 1997-06-25 日本電気株式会社 マイクロ波プラズマ処理装置
JPH03203317A (ja) 1989-12-29 1991-09-05 Matsushita Electric Ind Co Ltd プラズマ処理装置
KR0184675B1 (ko) 1991-07-24 1999-04-15 이노우에 쥰이치 챔버내의 전극에 있어서의 실제의 rf파워를 검출 및 제어 가능한 플라즈마 처리장치
US5542559A (en) 1993-02-16 1996-08-06 Tokyo Electron Kabushiki Kaisha Plasma treatment apparatus
KR100324792B1 (ko) * 1993-03-31 2002-06-20 히가시 데쓰로 플라즈마처리장치
US5900103A (en) * 1994-04-20 1999-05-04 Tokyo Electron Limited Plasma treatment method and apparatus
US5716534A (en) 1994-12-05 1998-02-10 Tokyo Electron Limited Plasma processing method and plasma etching method
JP3220383B2 (ja) * 1996-07-23 2001-10-22 東京エレクトロン株式会社 プラズマ処理装置及びその方法
US6023038A (en) * 1997-09-16 2000-02-08 Applied Materials, Inc. Resistive heating of powered coil to reduce transient heating/start up effects multiple loadlock system
JP4680333B2 (ja) * 1998-12-28 2011-05-11 東京エレクトロンＡｔ株式会社 プラズマ処理方法、エッチング方法、プラズマ処理装置及びエッチング装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135096A (ja) * 1993-11-12 1995-05-23 Kokusai Electric Co Ltd プラズマ処理装置
JPH08162293A (ja) * 1994-12-05 1996-06-21 Tokyo Electron Ltd プラズマ処理装置及びその制御方法
JPH0974129A (ja) * 1995-06-30 1997-03-18 Tokyo Electron Ltd プラズマ処理方法
JPH0982495A (ja) * 1995-09-18 1997-03-28 Toshiba Corp プラズマ生成装置およびプラズマ生成方法
KR19980080686A (ko) * 1997-03-26 1998-11-25 가나이쯔도무 플라즈마 처리장치 및 플라즈마 처리방법
KR20000006368A (ko) * 1998-06-24 2000-01-25 가나이 쓰토무 플라즈마처리장치및플라즈마처리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494936B1 (ko) * 2021-12-30 2023-02-06 세메스 주식회사 기판 처리 장치와 이를 포함하는 기판 접합 시스템 및 이를 이용한 기판 처리 방법

Also Published As

Publication number Publication date
US20020179577A1 (en) 2002-12-05
JP4578651B2 (ja) 2010-11-10
TW466618B (en) 2001-12-01
US6426477B1 (en) 2002-07-30
JP2001156051A (ja) 2001-06-08
KR20010039877A (ko) 2001-05-15
US6576860B2 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
KR100823808B1 (ko) 기판의 플라즈마 처리에서 손상을 제거하기 위한 플라즈마처리 방법 및 장치
US10755894B2 (en) Power supply system
US8641916B2 (en) Plasma etching apparatus, plasma etching method and storage medium
US9455153B2 (en) Plasma processing method
US8222157B2 (en) Hybrid RF capacitively and inductively coupled plasma source using multifrequency RF powers and methods of use thereof
US8431035B2 (en) Plasma processing apparatus and method
US8440050B2 (en) Plasma processing apparatus and method, and storage medium
KR101912776B1 (ko) 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 그리고 컴퓨터 기억 매체
KR101181023B1 (ko) 플라즈마 처리 장치, 플라즈마 처리 방법 및 기억 매체
EP1708241B1 (en) Capacitively coupled plasma processing apparatus and method
US20170018411A1 (en) Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation
US20070165355A1 (en) Plasma etching method and computer-readable storage medium
US20070227666A1 (en) Plasma processing apparatus
KR20190019205A (ko) 다중 구역 전극 어레이에서의 rf 전력 분배 방법
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
WO2013151124A1 (ja) プラズマ処理装置
JP6401839B1 (ja) 基板処理装置、基板処理方法、及びプラズマ発生ユニット
JPH07302786A (ja) プラズマ処理装置
JP4070974B2 (ja) プラズマ処理方法及びプラズマ処理装置
JPH11330057A (ja) 酸化膜のエッチング方法
EP1143497A1 (en) Plasma etching apparatus
JP3986808B2 (ja) ドライエッチング方法
US20210407767A1 (en) Plasma processing apparatus and plasma processing method
TWI416998B (zh) Plasma processing device
KR20080047655A (ko) 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 12