JP3498764B2 - 多結晶シリコン膜のエッチング方法 - Google Patents

多結晶シリコン膜のエッチング方法

Info

Publication number
JP3498764B2
JP3498764B2 JP08893195A JP8893195A JP3498764B2 JP 3498764 B2 JP3498764 B2 JP 3498764B2 JP 08893195 A JP08893195 A JP 08893195A JP 8893195 A JP8893195 A JP 8893195A JP 3498764 B2 JP3498764 B2 JP 3498764B2
Authority
JP
Japan
Prior art keywords
film
gas
etching
polycrystalline silicon
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08893195A
Other languages
English (en)
Other versions
JPH08288257A (ja
Inventor
恭子 宮本
聡 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP08893195A priority Critical patent/JP3498764B2/ja
Priority to US08/631,003 priority patent/US5951879A/en
Priority to KR1019960011119A priority patent/KR100190498B1/ko
Priority to TW085104846A priority patent/TW325583B/zh
Publication of JPH08288257A publication Critical patent/JPH08288257A/ja
Application granted granted Critical
Publication of JP3498764B2 publication Critical patent/JP3498764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多結晶シリコン膜のエッ
チング方法に関する。
【0002】
【従来の技術】近年、半導体集積回路の高集積化、高性
能化が進む中で、サブミクロン以下のMetal−Ox
ide−Silicon(以下、MOSと記す)型トラ
ンジスタが実現しつつある。サブミクロン以下のMOS
型トランジスタでは、ゲート絶縁膜である二酸化シリコ
ン膜の厚さは、20nm以下と非常に薄くなる。このた
め、ゲート材料である多結晶シリコン膜のエッチングで
は、下地の二酸化シリコン膜との選択比の確保が非常に
重要になってきている。
【0003】図7に、従来の多結晶シリコン膜のエッチ
ング方法を示す。被エッチング試料は次のように構成さ
れている。すなわちシリコン基板1上に二酸化シリコン
膜2が形成され、その上に多結晶シリコン膜3が形成さ
れ、その上にレジスト膜4でマスクが形成されている。
多結晶シリコン膜3のエッチングには、塩素系ガス、ま
たは、臭素系ガス、または、塩素系ガスと臭素系ガスの
混合ガスを使用している。多結晶シリコン膜3のエッチ
ング中、下地の二酸化シリコン膜2が表出すると、二酸
化シリコン膜2は、レジスト膜4から放出される炭素に
よってエッチングされはじめる。前記炭素により二酸化
シリコン膜2がエッチングされる反応式を下に示す。
【0004】-Si-O- + C + Br(or Cl) --> C-Ox + Si-B
rx(or Si-Clx)
【0005】
【発明が解決しようとする課題】特に、下地の二酸化シ
リコン膜2が薄くなると、図8に示すように、シリコン
基板1までエッチングされてしまうため、信頼性上大き
な課題となっている。
【0006】このように、レジスト膜4をマスクとした
従来の多結晶シリコン膜3のエッチングでは、レジスト
膜4から炭素が発生するため、二酸化シリコン膜2との
高選択比を得ることが困難であった。
【0007】本発明は上記、従来の問題点に鑑み、エッ
チングマスクにレジスト膜を使用した場合でも下地の二
酸化シリコン膜との高選択比が得られる、多結晶シリコ
ン膜のエッチング方法を提供することを目的とするもの
である。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、マスクとなるレジスト膜の周囲に酸化シ
リコン膜を堆積させながら、多結晶シリコン膜をエッチ
ングする多結晶シリコン膜のエッチング方法とする。ま
た、レジスト膜の周囲に酸化シリコン膜を堆積させなが
ら多結晶シリコン膜をエッチングした後、被エッチング
試料をエッチング装置から搬出せずに、連続してレジス
ト膜の側壁および上部に堆積した酸化シリコン膜を除去
する多結晶シリコン膜のエッチング方法とする。
【0009】
【作用】本発明は、エッチング中にレジスト膜の周囲に
酸化シリコン膜を堆積させるため、レジスト膜からの炭
素の放出を抑えることが可能となる。このため、レジス
ト膜をエッチングマスクとして使用した場合でも、高選
択比を得ることができる。また、多結晶シリコン膜をエ
ッチングした後、同装置内で連続してレジスト膜の周囲
に堆積した酸化シリコン膜をエッチングするため、レジ
スト膜を酸素プラズマで容易に剥離することができる。
さらにパーティクルの発生源となるエッチング装置内の
酸化シリコン膜の堆積物を除去することができ、歩留り
の向上がはかれる。
【0010】
【実施例】以下本発明のエッチング方法の第一の実施例
を図面を用いて説明する。図1に被エッチング試料の断
面構造図を示す。被エッチング試料は、次のように構成
した。シリコン基板101の表面に20nmの二酸化シ
リコン膜102を成長させた。この後、200nmの多
結晶シリコン膜103を二酸化シリコン膜102上に成
長させた。この後、多結晶シリコン膜103上に、レジ
スト膜104でライン状のパターンを形成した。
【0011】本発明者の検討によれば、レジスト膜10
4の周囲に酸化シリコン膜を堆積させる方法の一つとし
て、エッチング処理室の内壁の少なくとも一部の温度を
ウェーハ温度よりも30度以上高くなるように設定し、
エッチングガス中に酸素ガスを添加することにより、酸
化シリコン膜を堆積できることを見い出した。
【0012】エッチング装置とエッチング条件は次の通
りである。エッチング装置(図2)は平行平板型電極
で、上部電極201に電力を引加し、下部電極202上
にウェーハ203を設置した。高圧電源204の周波数
は13.56MHzで、印加電力は300Wとした。本
実施例では、上部電極201の温度がウェーハ203の
温度よりも40度高くなるように、ヒーター205によ
り上部電極201の温度を100℃に、温調水206に
より下部電極202の温度を60℃に調温した。エッチ
ングガスは、ガス導入口207から導入し、排気口20
8から排気した。ガス圧力は13Pa〜33Pa、HB
rガス流量は80sccm、酸素ガス流量は0sccm
〜2sccmの範囲でエッチングを実施した。
【0013】上記のようにウェーハ203と上部電極2
01の温度差を40度に調節し、エッチングガス、すな
わち臭素系ガスまたは塩素系ガスまたは臭素系ガスと塩
素系ガスの混合ガスに酸素ガスを添加することにより、
Si−Brxがガス中のOと反応し、図3に示すよう
に、レジスト膜104の周囲に酸化シリコン膜301が
堆積した。
【0014】前記レジスト膜104の周囲への酸化シリ
コン膜301の堆積の有無は図4のようになった。図4
の横軸はガス圧力、縦軸は酸素ガス流量である。酸素ガ
ス流量が多いほど、また、ガス圧力が高いほど、レジス
ト膜104の周囲に酸化シリコン膜301が堆積するこ
とがわかる。
【0015】また、下地の二酸化シリコン膜102との
選択比を図5に示す。図5の横軸はガス圧力、縦軸は酸
素ガス流量である。図4および図5からわかるように、
レジスト膜104の周囲が酸化シリコン膜301で覆わ
れると、下地の二酸化シリコン膜102との選択比は1
50以上が得られる。すなわち、多結晶シリコン膜10
3のエッチング速度が下地の二酸化シリコン膜102の
エッチング速度の150倍以上となる。
【0016】本実施例では、エッチング中に、レジスト
膜104の周囲に酸化シリコン膜301を堆積させる方
法として、エッチングガスに酸素ガスを添加する方法を
示したが、レジスト膜104の周囲に酸化シリコン膜3
01が堆積するならば、どのような方法でも良いことは
言うまでもない。
【0017】以下本発明のエッチング方法の第二の実施
例を図面を用いて説明する。図6(a)に被エッチング
試料の断面構造図を示す。被エッチング試料は、次のよ
うに構成した。シリコン基板101の表面に20nmの
二酸化シリコン膜102を成長させた。この後、200
nmの多結晶シリコン膜103を二酸化シリコン膜10
2上に成長させた。この後、多結晶シリコン膜103上
に、レジスト膜104でライン状のパターンを形成し
た。
【0018】エッチング装置は図2に示す装置を使用し
た。多結晶シリコン膜103のエッチング条件は、高圧
印加電力300W、ガス圧力33Pa、HBrガス流量
80sccm、酸素ガス流量2sccm、処理時間19
0secとした。レジスト膜104の周囲の酸化シリコ
ン膜301のエッチング条件は,高圧印加電力250
W、圧力20Pa、HClガス流量40sccm、CF
4 ガス流量20sccm、処理時間8secとした。酸
素プラズマの条件は高圧印加電力1KW、圧力130P
a、酸素ガス流量600sccm、処理時間60min
とした。
【0019】図6(b)に示すようにエッチング開始と
同時にレジスト膜104の周囲に、反応ガスであるSi
−Brxがガス中のOと反応して生成された酸化シリコ
ン膜301が堆積した。そのためレジスト膜104から
の炭素の放出を防ぐことができ、370の高選択比が得
られた。多結晶シリコン103のエッチング終了後(図
6(c))、同装置で連続して、図6(d)に示すよう
に酸化シリコン膜301のエッチングを実施した。この
連続した酸化シリコン膜301のエッチングにより、パ
ーティクル発生源となるエッチング装置内の酸化シリコ
ン膜の堆積物も除去することができ、エッチング装置の
パーティクル低減に大きな効果が出た。
【0020】この後、被エッチング試料をアッシング装
置に移動して、酸素プラズマ処理を行った。酸化シリコ
ン膜301で覆われたレジスト膜104は、酸素プラズ
マ処理では除去できないが、レジスト膜104の周囲の
酸化シリコン膜301を除去したため、レジスト膜10
4を完全に除去することができた(図6(e))。
【0021】
【発明の効果】以上のように本発明は、レジスト膜の周
囲に酸化シリコン膜を堆積させながら、多結晶シリコン
膜をエッチングするものである。このため、レジスト膜
からの炭素の放出を抑えることが可能となり、レジスト
膜をエッチングマスクとして使用した場合でも、下地の
二酸化シリコン膜に対し高選択比を得ることができる。
このため、ゲート絶縁膜として薄い二酸化シリコンを有
するMOS型トランジスタの信頼性の向上に大きく寄与
する。また、レジスト膜の周囲に酸化シリコン膜を堆積
させながら多結晶シリコン膜をエッチングした後、被エ
ッチング試料をエッチング装置から搬出せずに、連続し
て、レジスト膜の側壁および上部に堆積した酸化シリコ
ン膜を除去している。このため、レジスト膜を酸素プラ
ズマで容易に剥離することができる。さらに、この連続
した酸化シリコン膜の除去のため、パーティクルの発生
源となるエッチング装置内の酸化シリコン膜の堆積物を
除去することができ、半導体装置の歩留まり向上に大き
く寄与するものである。
【図面の簡単な説明】
【図1】本発明の第一の実施例における被エッチング試
料の断面図
【図2】同第一実施例におけるエッチング装置の断面図
【図3】同第一実施例におけるエッチング後の被エッチ
ング試料の断面図
【図4】同第一実施例におけるレジスト膜周囲に堆積す
る酸化シリコン膜、圧力と酸素ガス流量依存性を示す図
【図5】同第一実施例における、多結晶シリコン膜と下
地の二酸化シリコン膜との選択比の圧力と酸素ガス流量
依存性を示す図
【図6】本発明の第二の実施例における、多結晶シリコ
ン膜のエッチングを説明するための試料の断面図
【図7】従来技術による多結晶シリコン膜のエッチング
を説明するための試料の断面図
【図8】同従来のエッチング後の試料の断面図
【符号の説明】
101 シリコン基板 102 二酸化シリコン膜 103 多結晶シリコン膜 104 レジスト膜 201 上部電極 202 下部電極 203 高圧電源 204 ガス導入口 205 ヒーター 206 ウェーハ 207 排気口 208 温調水 301 酸化シリコン膜
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 C23F 4/00 H01L 29/78

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に二酸化シリコン膜、多
    結晶シリコン膜を順次積層し、レジスト膜をマスクに
    し、臭素系ガスに酸素を添加した混合ガス、または塩素
    系ガスに酸素を添加した混合ガス、または臭素系ガスと
    塩素系ガスの混合ガスに酸素を添加した混合ガスをエッ
    チングガスとして用い、エッチング処理室の内壁の少な
    くとも一部の温度をウェーハ温度よりも30度以上高く
    設定し、且つ、ガス圧及び酸素ガス流量を制御すること
    によって、レジスト膜の周囲に酸化シリコン膜を堆積さ
    せながら多結晶シリコン膜をエッチングし、その後にこ
    のウェーハをエッチング装置から搬出せずに連続してレ
    ジスト膜の側壁および上部に堆積した酸化シリコン膜
    を、HClガスとCF 4 ガスの混合ガスをエッチングガ
    スとして用いてエッチング除去することを特徴とする多
    結晶シリコン膜のエッチング方法。
  2. 【請求項2】 シリコン基板上に二酸化シリコン膜、多
    結晶シリコン膜を順次積層し、レジスト膜をマスクに
    し、臭素系ガスに酸素を添加した混合ガス、または塩素
    系ガスに酸素を添加した混合ガス、または臭素系ガスと
    塩素系ガスの混合ガスに酸素を添加した混合ガスをエッ
    チングガスとして用い、エッチング処理室の上部電極の
    温度をウェーハ温度よりも30度以上高く設定し、且
    つ、ガス圧及び酸素ガス流量を制御することによって、
    レジスト膜の周囲に酸化シリコン膜を堆積させながら多
    結晶シリコン膜をエッチングし、その後にこのウェーハ
    をエッチング装置から搬出せずに連続してレジスト膜の
    側壁および上部に堆積した酸化シリコン膜を、HClガ
    スとCF 4 ガスの混合ガスをエッチングガスとして用い
    てエッチング除去することを特徴とする多結晶シリコン
    膜のエッチング方法。
  3. 【請求項3】多結晶シリコン膜のエッチング速度が下地
    の二酸化シリコン膜のエッチング速度の150倍以上で
    ある請求項1又は請求項2のいずれかに記載の多結晶シ
    リコン膜のエッチング方法。
JP08893195A 1995-04-14 1995-04-14 多結晶シリコン膜のエッチング方法 Expired - Fee Related JP3498764B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08893195A JP3498764B2 (ja) 1995-04-14 1995-04-14 多結晶シリコン膜のエッチング方法
US08/631,003 US5951879A (en) 1995-04-14 1996-04-12 Method of etching polysilicon layer
KR1019960011119A KR100190498B1 (ko) 1995-04-14 1996-04-13 다결정실리콘막의 에칭방법
TW085104846A TW325583B (en) 1995-04-14 1996-04-23 Method of etching a polysilicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08893195A JP3498764B2 (ja) 1995-04-14 1995-04-14 多結晶シリコン膜のエッチング方法

Publications (2)

Publication Number Publication Date
JPH08288257A JPH08288257A (ja) 1996-11-01
JP3498764B2 true JP3498764B2 (ja) 2004-02-16

Family

ID=13956651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08893195A Expired - Fee Related JP3498764B2 (ja) 1995-04-14 1995-04-14 多結晶シリコン膜のエッチング方法

Country Status (4)

Country Link
US (1) US5951879A (ja)
JP (1) JP3498764B2 (ja)
KR (1) KR100190498B1 (ja)
TW (1) TW325583B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121155A (en) * 1998-12-04 2000-09-19 Advanced Micro Devices Integrated circuit fabrication critical dimension control using self-limiting resist etch
JP2004071996A (ja) * 2002-08-09 2004-03-04 Hitachi Ltd 半導体集積回路装置の製造方法
KR100800165B1 (ko) 2006-12-28 2008-02-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2015041724A (ja) * 2013-08-23 2015-03-02 東京エレクトロン株式会社 半導体デバイスを製造する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4341009A (en) * 1980-12-05 1982-07-27 International Business Machines Corporation Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate
JP2720404B2 (ja) * 1989-05-02 1998-03-04 富士通株式会社 エッチング方法
US5560804A (en) * 1991-03-19 1996-10-01 Tokyo Electron Limited Etching method for silicon containing layer
JP3044824B2 (ja) * 1991-04-27 2000-05-22 ソニー株式会社 ドライエッチング装置及びドライエッチング方法
JPH07221076A (ja) * 1994-02-07 1995-08-18 Nec Corp エッチング方法及びこれに用いられる装置

Also Published As

Publication number Publication date
KR100190498B1 (ko) 1999-06-01
US5951879A (en) 1999-09-14
TW325583B (en) 1998-01-21
KR960038500A (ko) 1996-11-21
JPH08288257A (ja) 1996-11-01

Similar Documents

Publication Publication Date Title
US5472564A (en) Method of dry etching with hydrogen bromide or bromide
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US20070202706A1 (en) Method and apparatus for etching material layers with high uniformity of a lateral etch rate across a substrate
JPH08172077A (ja) ビアのプラズマエッチング改良方法
JPH05102107A (ja) 半導体装置の製造方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US5549784A (en) Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
EP0328350A2 (en) Dry etching with hydrogen bromide or bromine
JP3253215B2 (ja) エッチング方法及びエッチング装置
JP3498764B2 (ja) 多結晶シリコン膜のエッチング方法
US6277759B1 (en) Plasma etching methods
KR100549204B1 (ko) 실리콘 이방성 식각 방법
JPH11214356A (ja) シリコン基板のドライエッチング方法
JP3362093B2 (ja) エッチングダメージの除去方法
JPH053178A (ja) 半導体装置の製造方法
JP3305270B2 (ja) 半導体装置の製造方法
JPH04298035A (ja) プラズマエッチング方法
JPH1050660A (ja) シリコン窒化膜のエッチング方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPH05109702A (ja) 半導体装置の製造方法
JPH05326451A (ja) プラズマ処理装置被処理基板固定方法
JP2000012521A (ja) プラズマアッシング方法
JP3420103B2 (ja) 素子分離用シリコンシャロートレンチエッチング方法
JP3217280B2 (ja) ドライエッチング後処理方法とmos型半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees