JPH07221076A - エッチング方法及びこれに用いられる装置 - Google Patents

エッチング方法及びこれに用いられる装置

Info

Publication number
JPH07221076A
JPH07221076A JP6013315A JP1331594A JPH07221076A JP H07221076 A JPH07221076 A JP H07221076A JP 6013315 A JP6013315 A JP 6013315A JP 1331594 A JP1331594 A JP 1331594A JP H07221076 A JPH07221076 A JP H07221076A
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
cooling
gas
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6013315A
Other languages
English (en)
Inventor
Hidenobu Miyamoto
秀信 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6013315A priority Critical patent/JPH07221076A/ja
Priority to KR1019950002070A priority patent/KR0184934B1/ko
Priority to US08/385,124 priority patent/US5645683A/en
Priority to GB9502363A priority patent/GB2286802B/en
Publication of JPH07221076A publication Critical patent/JPH07221076A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

(57)【要約】 【目的】 ポリサイド電極をエッチングする際、高精度
のエッチングを可能とする。 【構成】 予め定められた温度（−３０℃乃至０℃）に
制御された下部電極１２上にシリサイド膜及びポリシリ
コン膜の二層構造を有する半導体ウェハ１８を載置した
後、プラズマを生成しシリサイド膜をエッチングする
（半導体ウェハは１００℃程度に保たれる）。その後、
クランプ板１６によって下部電極と半導体ウェハとを密
着させるとともにＨｅガスを下部電極表面に供給する。
再びプラズマを生成してポリシリコン膜をエッチングす
る（半導体ウェハは２０℃程度に保たれる）。このよう
に、高温でシリサイド膜をエッチングし、低温でポリシ
リコン膜をエッチングすることによって高精度のエッチ
ングを行うことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、ポリサイド膜（高融点金属膜とポリシリコ
ン膜との積層膜）をエッチングする際のドライエッチン
グ方法及びその装置に関する。
【０００２】
【従来の技術】一般に、半導体装置（半導体デバイス）
としてゲート電極にポリサイド膜を用いた半導体装置が
知られており、この種の半導体装置では高集積化に伴っ
てポリサイド膜を加工するに当たって高度の加工性能が
求められている。
【０００３】従来、ポリサイド膜の加工（エッチング）
に当たっては、下地酸化膜との高選択性を両立させる関
係上、次のエッチング方法が用いられている。
【０００４】（１）エッチングガスとして、ＨＢｒ／Ｎ
２，ＨＢｒ／Ｎ２Ｏ，又はＣｌ２／Ｎ２Ｏ等の混合ガス
を用いてドライエッチングする方法（特開平４−２９４
５３３号公報）。
【０００５】（２）まずレジストをマスクとして用い、
Ｃｌ２／ＨＢｒ，Ｃｌ２／ＣＣｌ４，又はＣｌ２／Ｓｉ
Ｃｌ４等のガスプラズマによって上部のシリサイド膜を
エッチングして、次にレジストを剥離して酸化膜をマス
クとして用いて下層のポリシリコンをＨＢｒ単独又はＨ
Ｂｒ／Ｃｌ２混合ガスでエッチングする方法（特開平３
−１２７８２６号公報）。
【０００６】
【発明が解決しようとする課題】ところで、上述の
（１）の方法では、エッチング形状の制御のため、エッ
チングガスに所謂デポジションを発生するガス（デポジ
ションガス）を添加している。このようにデポジョンガ
スによってエッチング形状を制御した際には、エッチン
グパターンが微細化するにつれてパターン間隔が狭い部
分（領域）にはデポジション成分が入りづらくなり、一
方、パターン間隔の広い部分にはデポジション成分が入
りやすくなる。このため、上述の（１）の方法ではエッ
チングパターンが微細化するにつれてパターン間隔の狭
い部分と広い部分とにおいてエッチング形状差及びエッ
チングレート差が顕著になる。加えて、デポジションガ
スを添加すると、このデポジションガスによって半導体
基板上にデポジション膜が形成されるばかりでなくエッ
チングチャンバ内壁にもデポジション膜が生成されてし
まう。そして、上記のように、エッチングチャンバ内壁
にデポジション膜が生成されると、エッチングチャンバ
のクリーニング頻度が増加するばかりでなくパーティク
ルが発生してＬＳＩの歩留まりが低下してしまうという
問題点がある。
【０００７】一方、上述のように、（２）の方法ではエ
ッチングマスクを被エッチング膜によって使い分けてお
り、このため、電極構造が複雑になるにつれて工程数が
増加してしまう。加えて、（２）の方法においては、シ
リサイド層をエッチングした後、レジストを剥離する工
程を行い、その後下層のポリシリコンをエッチングしな
ければならず、工程が複雑となってスループットが実用
的でないという問題点がある。
【０００８】本発明の目的は簡単な工程でパターン依存
性のない異方性形状を得るとともに下地酸化膜との選択
性が高いポリサイド電極のエッチング方法及びその装置
を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、シリサ
イド膜とポリシリコン膜との二層構造を有する半導体基
板をドライエッチングするための方法であって、前記半
導体基板が載置される電極を予め定められた温度に制御
して前記半導体基板を前記電極に載置する第１の工程
と、プラズマ放電を用いて前記シリサイド膜をエッチン
グする第２の工程と、前記電極と前記半導体基板とを密
着させるとともに前記電極に冷却ガスを供給する第３の
工程と、前記ポリシリコン膜をプラズマ放電を用いてエ
ッチングする第４の工程とを有することを特徴とするエ
ッチング方法が得られる。
【００１０】さらに、本発明によれば、シリサイド膜と
ポリシリコン膜との二層構造を有する半導体基板をドラ
イエッチングする際に用いられるエッチング装置であっ
て、気密チャンバ内に配置され前記半導体基板を支持す
る支持電極と、前記半導体基板を冷却する冷却手段と、
該冷却手段を制御する制御手段とを有し、該制御手段
は、プラズマ放電による前記シリサイド膜のエッチング
が終了すると前記ポリシリコン膜のエッチング前に前記
冷却手段を制御して前記半導体基板を冷却するようにし
たことを特徴とするエッチング装置が得られる。
【００１１】
【実施例】以下本発明について実施例によって説明す
る。
【００１２】図１を参照して、図示のエッチング装置は
金属製の気密チャンバ１１を備えており、この気密チャ
ンバ１１の下内壁面には電極（以下下部電極と呼ぶ）１
２が配設されている。そして、この下部電極１２には後
述するようにして高周波電源（ＲＦ電源）１３からＲＦ
マッチング装置１４を介して高周波電力（ＲＦパワー）
が印加される。
【００１３】下部電極１２内には図示のように冷却水管
１２ａが配置されており、この冷却水管１２ａは温度制
御装置１５に連結されている。温度制御装置１５によっ
て冷却水はその温度が制御され、これによって、下部電
極１２の温度が調節される。つまり、温度制御装置１５
によって下部電極１２の温度が間接的に制御されること
になる。
【００１４】下部電極１２の上方には一対のクランプ板
１６が配置されており、各クランプ板１６はクランプ駆
動装置１７によって図中上下方向に駆動される。下部電
極１２に被エッチング物１８が載置された際、必要に応
じてクランプ板１６によって被エッチング物１８を下方
に押圧して、これによって、被エッチング物１８を下部
電極１２に密着させる（この実施例では被エッチング物
としてタングステン、チタン、又はモリブデン等のシリ
サイド膜とポリシリコン膜との二層構造が形成された半
導体ウェハが用いられ、この半導体ウェハではポリシリ
コン膜上にシリサイド膜が形成されている）。
【００１５】下部電極１２にはその表面に達するガス通
路１２ｂが形成されており、このガス通路１２ｂには冷
却用ヘリウム（Ｈｅ）圧力制御装置１９が連結されてい
る。そして、ガス通路１２ｂにＨｅガスを供給すること
によって被エッチング物１８を冷却する。
【００１６】気密チャンバ１１の側面にはモノクロメー
ター２０が配設されており、このモノクロメーター２０
によってエッチング中の発光スペクトルがモニターされ
る。モノクロメーター２０には終点検出装置２１が接続
され、終点検出装置２１ではモノクロメーター２０でモ
ニターされた発光スペクトルに応じて終点検出信号を出
力する。終点検出信号２１にはコンピュータ２２が接続
されており、上記の終点検出信号はコンピュータ２２に
与えられる。そして、コンピュータ２２は終点検出信号
に応答して後述するようにしてＲＦマッチング装置１
４、クランプ駆動装置１７、及び冷却用Ｈｅ圧力制御装
置１９を制御する。
【００１７】ここで、図２も参照して、フォトレジスト
をマスクとして用いてＷＳｉ／ポリＳｉ構造の電極を有
する半導体ウェハ１８をエッチングする際の動作につい
て説明する。
【００１８】まず、半導体ウェハ１８が下部電極１２上
に載置される。この時、不可避的に下部電極１２と半導
体ウェハ１８との間にはわずかにクリアランスが存在す
る。そして、下部電極１２は温度制御装置１５によって
冷却温度（チラー温度）０℃に冷却制御されている。
【００１９】上述の状態で、気密チャンバ１１内にはエ
ッチングガスとしてＣｌ２／Ｏ２がそれぞれ３０ｓｃｃ
ｍ／２ｓｃｃｍの割合で導入されてガス圧１０ｍＴｏｒ
ｒに調整制御される。そして、コンピュータ２２の制御
下でＲＦマッチング装置１４から３００ＷのＲＦパワー
が下部電極１２に印加され、これによって、気密チャン
バ１１内にプラズマを生成してＷＳｉ膜のエッチングを
行う。
【００２０】ところで、ＷＳｉ膜をＣｌ２系のエッチン
グガスでエッチングする際には、図３に示すように、半
導体ウェハ１８の温度が低いと所謂マイクロローディン
グ効果が低くなる。このマイクロローディング効果は、
図３に示すように、残留フォトレジスト厚（Ｂ）とこの
残留フォトレジスト表面からエッチング後のＷＳｉ膜表
面までの距離（Ａ）とを用いてＢ／Ａで表されるから、
マイクロローディング効果が低くなることは、パターン
の粗密によるエッチング形状差が発生することになる。
従って、ＷＳｉ膜をエッチングする際には、半導体ウェ
ハ１８の温度を高く保つことが望ましい。
【００２１】上述のようにして、下部電極１２をチラー
温度０℃に制御してエッチングを行うと、プラズマ等の
影響により半導体ウェハ１８の温度は１００℃程度まで
上昇する（前述のように、下部電極１２と半導体ウェハ
１８との間にはわずかにクリアランスが存在するため、
下部電極１２による冷却効果はそれほど大きくなく、半
導体ウェハ１８の温度は１００℃程度に制御されること
になる）。
【００２２】前述のように、モノクロメーター２０によ
ってＷＳｉ膜エッチング中の発光スペクトルがモニター
されており、モノクロメーター２０は発光スペクトルに
応じて図２（ａ）に示す第１のＥＰＤ信号を終点検出装
置２１に与える。この第１のＥＰＤ信号はエッチングが
開始されると、そのレベルが上昇し一旦平衡状態となっ
た後、低下する。終点検出装置２１では第１のＥＰＤ信
号レベルが低下して予め設定された第１のレベルとなる
と、ＷＳｉ膜エッチング終点であると判断してコンピュ
ータ２２に対して第１のエッチング終点信号（終点検出
信号）を送出する。
【００２３】この第１のエッチング終点信号に応答し
て、コンピュータ２２ではＲＦマッチング装置１４を制
御して下部電極１２へのＲＦパワーの印加を停止して
（図２（ｂ））、エッチングガスを排気する。さらに、
コンピュータ２２ではクランプ駆動装置１７を制御して
クランプ板１６を下降させてクランプ板１６によって半
導体ウェハ１８を押さえて半導体ウェハ１８を下部電極
１２に密着させる（図２（ｃ））。また、コンピュータ
２２は冷却用Ｈｅ圧力制御装置１９を駆動する。これに
よって、冷却用Ｈｅ圧力制御装置１９では所定の圧力で
Ｈｅガスをガス通路１２ｂを介してチャンバ内に供給す
る（図２（ｃ））。
【００２４】上述のようにして、半導体ウェハ１８を下
部電極１２に密着させるとともにＨｅガスを供給するこ
とによって図２（ｄ）に示すように半導体ウェハ１８へ
の冷却効果が大きくなって半導体ウェハ１８の温度が低
下する。
【００２５】図２（ｃ）に示すようにＨｅガス圧力が安
定した後、エッチングガスとしてＣｌ２／Ｏ２をそれぞ
れ１０ｓｃｃｍ／２ｓｃｃｍの割合で気密チャンバ１１
内に導入してエッチングガス圧を５ｍＴｏｒｒに調整制
御する。そして、コンピュータ２２の制御下でＲＦマッ
チング装置１４から１５０ＷのＲＦパワーが下部電極１
２に印加され、これによって、気密チャンバ１１内にプ
ラズマを生成して下層のポリシリコン膜のエッチングを
行う（実験によれば、ポリシリコンエッチング時には半
導体ウェハ１８の下部電極１２の密着及びＨｅガスの供
給によって熱伝導効率が良好となって半導体ウェハ温度
は２０℃程度に抑えられる）。
【００２６】モノクロメーター２０によってポリシリコ
ンエッチング中の発光スペクトルがモニターされてお
り、モノクロメーター２０は発光スペクトルに応じて図
２（ａ）に示す第２のＥＰＤ信号を終点検出装置２１に
与える。この第２のＥＰＤ信号はポリシリコンのエッチ
ングが開始されると、そのレベルが上昇し一旦平衡状態
となった後、低下する。終点検出装置２１ではこの第２
のＥＰＤ信号レベルが低下して予め設定された第２のレ
ベルとなると、ポリＳｉ膜のエッチング終点であると判
断してコンピュータ２２に対して第２のエッチング終点
信号を送出する。
【００２７】第２のエッチング終点信号を受けると、コ
ンピュータ２２では予め設定された時間経過後、ＲＦマ
ッチング装置１４を制御して下部電極１２へのＲＦパワ
ーの印加を停止して（図２（ｂ））、エッチングガスを
排気する。つまり、コンピュータ２２ではオーバーエッ
チング終了後、ＲＦマッチング装置１４を制御して下部
電極１２へのＲＦパワーの印加を停止して、エッチング
ガスを排気する。その後、コンピュータ２２は冷却用Ｈ
ｅ圧力制御装置１９を停止してＨｅガスの供給を停止す
るとともにクランプ駆動装置１７を制御してクランプ板
１６を上昇させて下部電極１２と半導体ウェハ１８との
密着を解除する（図２（ｃ））。
【００２８】このようにして、ポリシリコンのエッチン
グ及びオーバーエッチングを低温下で行うことによって
酸化膜界面においてくびれ等が発生することなく良好な
エッチング形状を得ることができる。
【００２９】次に図４を参照して、本発明の他のの実施
例について説明する。なお、図４に示すエッチング装置
において図１に示すエッチング装置と同一の構成要素に
ついては同一の参照番号を付す。
【００３０】図４に示すエッチング装置ではクランプ板
１６及びクランプ駆動装置１７の代わりに静電吸着電源
２３が設けられており、この静電吸着電源２３はコンピ
ュータ２２によって制御させる。
【００３１】図５も参照して、下部電極１２が温度制御
装置１５によって冷却温度（チラー温度）０℃に冷却制
御されている状態で、気密チャンバ１１内にはエッチン
グガスとしてＣｌ２／Ｏ２がそれぞれ３０ｓｃｃｍ／２
ｓｃｃｍの割合で導入されてガス圧１０ｍＴｏｒｒに調
整制御される。そして、コンピュータ２２の制御下でＲ
Ｆマッチング装置１４から３００ＷのＲＦパワーが下部
電極１２に印加され、これによって、気密チャンバ１１
内にプラズマを生成してＷＳｉ膜のエッチングを行う。
【００３２】モノクロメーター２０によってＷＳｉ膜エ
ッチング中の発光スペクトルがモニターされており、モ
ノクロメーター２０は発光スペクトルに応じて図５
（ａ）に示す第１のＥＰＤ信号を終点検出装置２１に与
える。終点検出装置２１では第１のＥＰＤ信号レベルが
低下して予め設定された第１のレベルとなると、ＷＳｉ
膜エッチング終点であると判断してコンピュータ２２に
対して第１のエッチング終点信号を送出する。
【００３３】この第１のエッチング終点信号に応答し
て、コンピュータ２２ではＲＦマッチング装置１４を制
御して下部電極１２へのＲＦパワーの印加を停止して
（図５（ｂ））、エッチングガスを排気する。そして、
コンピュータ２２では静電吸着電源２３をオンして半導
体ウェハ１８を下部電極１２に密着させる（図５
（ｃ））。さらに、コンピュータ２２は冷却用Ｈｅ圧力
制御装置１９を駆動する。これによって、冷却用Ｈｅ圧
力制御装置１９では所定の圧力でＨｅガスをガス通路１
２ｂを介してチャンバ内（下部電極の表面上）に供給す
る（図５（ｃ））。
【００３４】上述のようにして、半導体ウェハ１８を下
部電極１２に密着させるとともにＨｅガスを下部電極の
表面に供給することによって図５（ｄ）に示すように半
導体ウェハ１８への冷却効果が大きくなって半導体ウェ
ハ１８の温度が低下する。
【００３５】図５（ｃ）に示すようにＨｅガス圧力が安
定した後、エッチングガスとしてＣｌ２／Ｏ２をそれぞ
れ１０ｓｃｃｍ／２ｓｃｃｍの割合で気密チャンバ１１
内に導入してエッチングガス圧を５ｍＴｏｒｒに調整制
御する。そして、コンピュータ２２の制御下でＲＦマッ
チング装置１４から１５０ＷのＲＦパワーが下部電極１
２に印加され、これによって、気密チャンバ１１内にプ
ラズマを生成して下層のポリシリコン膜のエッチングを
行う。
【００３６】モノクロメーター２０は発光スペクトルに
応じて図５（ａ）に示す第２のＥＰＤ信号を終点検出装
置２１に与える。終点検出装置２１ではこの第２のＥＰ
Ｄ信号レベルが低下して予め設定された第２のレベルと
なると、ポリＳｉ膜のエッチング終点であると判断して
コンピュータ２２に対して第２のエッチング終点信号を
送出する。
【００３７】第２のエッチング終点信号を受けると、コ
ンピュータ２２では予め設定された時間経過直前に静電
吸着電源２３をオフして下部電極１２と半導体ウェハ１
８との密着を解除するとともに、予め設定された時間経
過後ＲＦマッチング装置１４を制御して下部電極１２へ
のＲＦパワーの印加を停止する（図５（ｂ））。そし
て、エッチングガスが排気される。その後、コンピュー
タ２２は冷却用Ｈｅ圧力制御装置１９を停止してＨｅガ
スの供給を停止する（図５（ｃ））。
【００３８】このようにして、ポリシリコンのエッチン
グ及びオーバーエッチングを低温下で行うことによって
第１の実施例として同様にして酸化膜界面においてくび
れ等が発生することなく良好なエッチング形状を得るこ
とができる。なお、静電吸着を用いれば半導体ウェハと
下部電極との密着をより完全にすることができ、この結
果、半導体ウェハ温度を精度よく低温に制御できる。
【００３９】上述の実施例では下部電極１２をチラー温
度０℃に調整する場合について説明したが、下部電極１
２の冷却温度は必要に応じて種々制御してもよく、要す
るにシリサイド膜を高温でエッチングしポリシリコン膜
を低温でエッチングするようにすればよく、例えば、実
施例に記載されているように、シリサイド膜のエッチン
グに当たっては半導体ウェハ温度を１００℃程度に制御
し、ポリシリコン膜のエッチングに当たっては半導体ウ
ェハ温度を２０℃程度に制御するようにすればよい。こ
のように半導体ウェハ温度を調整するに当たって冷却速
度等をも考慮すると、下部電極１２の温度は−３０℃乃
至０℃（−３０℃及び０℃を含む）に制御することが望
ましい。
【００４０】
【発明の効果】以上説明したように、本発明では高温に
おいてシリサイド膜をエッチングした後、低温でポリシ
リコン膜をエッチングするようにしたから、パターンの
粗密によるエッチング形状差が発生することなくしかも
酸化膜界面においてくびれ等が発生することなく良好な
エッチング形状を得ることができる。つまり、パターン
の粗密依存性のない異方性形状が得られるばかりでなく
下地酸化膜とのエッチング選択性を高くすることがてき
るという効果がある。
【００４１】さらに、本発明ではデポジションガスを用
いていないから、エッチングチャンバ内壁にパーティク
ルが発生することがなく、その結果、簡単な工程でシリ
サイド膜及びポリシリコン膜を連続して同一のチャンバ
内でエッチングでき、スループットが向上するという利
点がある。
【図面の簡単な説明】
【図１】本発明によるエッチング装置の一実施例を示す
ブロック図である。
【図２】図１に示すエッチング装置によるエッチング制
御を説明するための信号図である。
【図３】ＷＳｉ膜をＣｌ２系ガスでエッチングした際の
半導体ウェハ温度とマイクロローディング効果との関係
を示す図である。
【図４】本発明によるエッチング装置の他の実施例を示
すブロック図である。
【図５】図４に示すエッチング装置によるエッチング制
御を説明するための信号図である。
【符号の説明】
１１ チャンバ １２ 下部電極 １３ 高周波電源（ＲＦ電源） １４ ＲＦマッチング装置 １５ 温度制御装置 １６ クランプ板 １７ クランプ駆動装置 １８ 被エッチング物（半導体ウェハ） １９ 冷却用Ｈｅ圧力制御装置 ２０ モノクロメーター ２１ 終点検出装置 ２２ コンピュータ ２３ 静電吸着電源

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 シリサイド膜とポリシリコン膜との二層
    構造を有する半導体基板をドライエッチングするための
    方法であって、前記半導体基板が載置される電極を予め
    定められた温度に制御して前記半導体基板を前記電極に
    載置する第１の工程と、プラズマ放電を用いて前記シリ
    サイド膜をエッチングする第２の工程と、前記電極と前
    記半導体基板とを密着させるとともに前記電極に冷却ガ
    スを供給する第３の工程と、前記ポリシリコン膜をプラ
    ズマ放電を用いてエッチングする第４の工程とを有する
    ことを特徴とするエッチング方法。
  2. 【請求項２】 請求項１に記載されたエッチング方法に
    おいて、前記予め定められた温度は−３０℃乃至０℃の
    間（−３０℃及び０℃を含む）に設定されるようにした
    ことを特徴とするエッチング方法。
  3. 【請求項３】 請求項１又は２に記載されたエッチング
    方法において、前記冷却ガスとして希ガスが用いられる
    ことを特徴とするエッチング方法。
  4. 【請求項４】 請求項３に記載されたエッチング方法に
    おいて、前記希ガスはヘリウムガスであることを特徴と
    するエッチング方法。
  5. 【請求項５】 シリサイド膜とポリシリコン膜との二層
    構造を有する半導体基板をドライエッチングする際に用
    いられるエッチング装置であって、気密チャンバ内に配
    置され前記半導体基板を支持する支持電極と、前記半導
    体基板を冷却する冷却手段と、該冷却手段を制御する制
    御手段とを有し、該制御手段は、プラズマ放電による前
    記シリサイド膜のエッチングが終了すると前記ポリシリ
    コン膜のエッチング前に前記冷却手段を制御して前記半
    導体基板を冷却するようにしたことを特徴とするエッチ
    ング装置。
  6. 【請求項６】 請求項５に記載されたエッチング装置に
    おいて、さらに前記支持電極の温度を予め定められた温
    度に制御する温度制御手段を備えていることを特徴とす
    るエッチング装置。
  7. 【請求項７】 請求項６に記載されたエッチング装置に
    おいて、前記予め設定された温度は−３０℃乃至０℃の
    間（−３０℃及び０℃を含む）の値であることを特徴と
    するエッチング装置。
  8. 【請求項８】 請求項６に記載されたエッチング装置に
    おいて、前記冷却手段は、前記支持電極と前記半導体基
    板とを密着させる密着手段と、前記支持電極表面に冷却
    ガスを与える冷却ガス供給手段とを備えていることを特
    徴とするエッチング装置。
  9. 【請求項９】 請求項８に記載されたエッチング装置に
    おいて、前記密着手段は、前記半導体基板を前記支持電
    極に押圧するためのクランプ板と、該クランプ板を駆動
    する駆動装置とを有することを特徴とするエッチング装
    置。
  10. 【請求項１０】 請求項８に記載されたエッチング装置
    において、前記密着手段は、前記支持電極に接続され該
    支持電極に静電吸着電圧を印加する静電吸着電源である
    ことを特徴とするエッチング装置。
  11. 【請求項１１】 請求項８乃至１０のいずれかに記載さ
    れたエッチング装置において、前記冷却ガスとして希ガ
    スが用いられることを特徴とするエッチング装置。
  12. 【請求項１２】 請求項１１に記載されたエッチング装
    置において、前記希ガスはヘリウムガスであることを特
    徴とするエッチング装置。
  13. 【請求項１３】 請求項５乃至１２のいずれかに記載さ
    れたエッチング装置において、前記制御手段は前記シリ
    サイド膜のエッチング終了を検出してエッチング終点信
    号を出力する検出手段と、該エッチング終点信号に応答
    して前記冷却手段を駆動制御する駆動制御手段とを有す
    ることを特徴とするエッチング装置。
  14. 【請求項１４】 請求項１３に記載されたエッチング装
    置において、前記検出手段は発光スペクトルに応じて前
    記シリサイド膜のエッチング終了を検出するようにした
    ことを特徴とするエッチング装置。
  15. 【請求項１５】 請求項１３に記載されたエッチング装
    置において、前記検出手段は前記ポリシリコン膜のエッ
    チング終了をも検出し、前記駆動制御手段は前記ポリシ
    リコン膜のエッチングが終了すると前記冷却手段による
    冷却を停止するようにしたことを特徴とするエッチング
    装置。
JP6013315A 1994-02-07 1994-02-07 エッチング方法及びこれに用いられる装置 Pending JPH07221076A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6013315A JPH07221076A (ja) 1994-02-07 1994-02-07 エッチング方法及びこれに用いられる装置
KR1019950002070A KR0184934B1 (ko) 1994-02-07 1995-02-06 실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법
US08/385,124 US5645683A (en) 1994-02-07 1995-02-07 Etching method for etching a semiconductor substrate having a silicide layer and a polysilicon layer
GB9502363A GB2286802B (en) 1994-02-07 1995-02-07 Etching method for etching a semiconductor substrate having a silicide layer and a polysilicon layer and etching apparatus for use in the etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6013315A JPH07221076A (ja) 1994-02-07 1994-02-07 エッチング方法及びこれに用いられる装置

Publications (1)

Publication Number Publication Date
JPH07221076A true JPH07221076A (ja) 1995-08-18

Family

ID=11829746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6013315A Pending JPH07221076A (ja) 1994-02-07 1994-02-07 エッチング方法及びこれに用いられる装置

Country Status (4)

Country Link
US (1) US5645683A (ja)
JP (1) JPH07221076A (ja)
KR (1) KR0184934B1 (ja)
GB (1) GB2286802B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190910A (ja) * 2005-01-07 2006-07-20 Fujitsu Ltd 半導体装置およびその製造方法
JP2009520356A (ja) * 2005-12-16 2009-05-21 エリコン ユーエスエイ、インコーポレイテッド フォトリソグラフィ用基体の改善されたエッチング方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3498764B2 (ja) * 1995-04-14 2004-02-16 松下電器産業株式会社 多結晶シリコン膜のエッチング方法
US6231776B1 (en) 1995-12-04 2001-05-15 Daniel L. Flamm Multi-temperature processing
DE19706783A1 (de) * 1997-02-20 1998-08-27 Siemens Ag Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen
US6479373B2 (en) 1997-02-20 2002-11-12 Infineon Technologies Ag Method of structuring layers with a polysilicon layer and an overlying metal or metal silicide layer using a three step etching process with fluorine, chlorine, bromine containing gases
US5998257A (en) 1997-03-13 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry
US6486069B1 (en) * 1999-12-03 2002-11-26 Tegal Corporation Cobalt silicide etch process and apparatus
US7217652B1 (en) * 2000-09-21 2007-05-15 Spansion Llc Method of forming highly conductive semiconductor structures via plasma etch
US6822202B2 (en) * 2002-03-15 2004-11-23 Oriol, Inc. Semiconductor processing temperature control
GB0500980D0 (en) * 2005-01-18 2005-02-23 Point 35 Microstructures Ltd Improved method and apparatus for monitoring a microstructure etching process
US8410393B2 (en) 2010-05-24 2013-04-02 Lam Research Corporation Apparatus and method for temperature control of a semiconductor substrate support

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235333A (ja) * 1989-03-08 1990-09-18 Fujitsu Ltd ドライエッチング装置
JPH03127826A (ja) * 1989-10-13 1991-05-30 Fujitsu Ltd ドライエッチング方法
JPH0629262A (ja) * 1991-08-05 1994-02-04 Fuji Electric Co Ltd プラズマエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150336A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 半導体装置の製造方法
TW221318B (ja) * 1990-07-31 1994-02-21 Tokyo Electron Co Ltd
JP3108929B2 (ja) * 1990-10-04 2000-11-13 ソニー株式会社 ドライエッチング方法
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235333A (ja) * 1989-03-08 1990-09-18 Fujitsu Ltd ドライエッチング装置
JPH03127826A (ja) * 1989-10-13 1991-05-30 Fujitsu Ltd ドライエッチング方法
JPH0629262A (ja) * 1991-08-05 1994-02-04 Fuji Electric Co Ltd プラズマエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190910A (ja) * 2005-01-07 2006-07-20 Fujitsu Ltd 半導体装置およびその製造方法
JP2009520356A (ja) * 2005-12-16 2009-05-21 エリコン ユーエスエイ、インコーポレイテッド フォトリソグラフィ用基体の改善されたエッチング方法

Also Published As

Publication number Publication date
KR950025893A (ko) 1995-09-18
KR0184934B1 (ko) 1999-04-15
US5645683A (en) 1997-07-08
GB2286802B (en) 1997-06-11
GB9502363D0 (en) 1995-03-29
GB2286802A (en) 1995-08-30

Similar Documents

Publication Publication Date Title
US4680086A (en) Dry etching of multi-layer structures
JPH06177091A (ja) 半導体装置の製造方法
JP2008505497A (ja) 二層レジストプラズマエッチングの方法
JP2004265902A (ja) 半導体装置の製造方法および半導体ウェハの切断装置
JP2000133638A (ja) プラズマエッチング方法およびプラズマエッチング装置
JPH07221076A (ja) エッチング方法及びこれに用いられる装置
JP2008277746A (ja) プラズマ処理装置及びプラズマ処理方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US20060292876A1 (en) Plasma etching method and apparatus, control program and computer-readable storage medium
TW200952065A (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
KR100593826B1 (ko) 드라이 에칭 방법
US7517468B2 (en) Etching method
US6756314B2 (en) Method for etching a hard mask layer and a metal layer
JPH10144655A (ja) ドライエッチング処理方法及びドライエッチング装置
JPH07335570A (ja) プラズマ処理における基板温度制御方法
JP3319083B2 (ja) プラズマ処理方法
JPH09223685A (ja) プラズマ処理装置およびプラズマ処理方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
US6482744B1 (en) Two step plasma etch using variable electrode spacing
WO2000039839A2 (en) High aspect ratio sub-micron contact etch process in an inductively-coupled plasma processing system
JP4541193B2 (ja) エッチング方法
JP2004327507A (ja) 半導体装置の製造方法
JP2002319569A (ja) ドライエッチング方法
GB2331624A (en) Plasma etching of a nitride layer over an oxide layer
JP3597721B2 (ja) エッチング方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990630