CN101064496A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101064496A
CN101064496A CNA2007101009535A CN200710100953A CN101064496A CN 101064496 A CN101064496 A CN 101064496A CN A2007101009535 A CNA2007101009535 A CN A2007101009535A CN 200710100953 A CN200710100953 A CN 200710100953A CN 101064496 A CN101064496 A CN 101064496A
Authority
CN
China
Prior art keywords
wiring
resistance
electrode
terminal
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101009535A
Other languages
English (en)
Other versions
CN101064496B (zh
Inventor
广濑笃志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101064496A publication Critical patent/CN101064496A/zh
Application granted granted Critical
Publication of CN101064496B publication Critical patent/CN101064496B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体器件，其中在电流镜电路中对于所述电流镜电路内的寄生电阻设置有补偿所述寄生电阻的补偿电阻，并且所述电流镜电路具有至少两个薄膜晶体管。每个所述薄膜晶体管包括：具有沟道形成区域、源区或漏区的岛状半导体膜；栅极绝缘膜；栅电极；以及源电极或漏电极，并且所述补偿电阻补偿所述栅电极、源电极、以及漏电极中任何一个的寄生电阻。此外，补偿电阻分别具有包含与栅电极、源电极或漏电极、或者源区或漏区相同的材料的导电层。

Description

半导体器件
技术领域
本发明涉及半导体器件，特别涉及由薄膜半导体元件构成的半导体器件、以及其制造方法。
背景技术
一般而言，电流镜电路大多用作显示器等的电源电路的一部分。电源电路由模拟电路构成，其稳定的运作依赖于偏压电路的性能。在设计高性能模拟电路或低电压运作电路的情况下，偏压电路的设计很重要。
在现有的放大电路中，有通过多级连接薄膜晶体管(Thin FilmTransistor(TFT))改善性能的电路(例如，参照专利文献1)。
[专利文献1]特开平6-37558号公报
现有的放大电路大多是包括补偿电路的多级结构的电路，并且需要很大的电源电压。从节约能量、高性能化等很多观点上来看，在构成电气电路之际需要稳定地供应电源电压。
然而，由如上所述的TFT构成的放大电路具有如下问题，即，因构成TFT的导电层、连接到此的布线的布线电阻和接触电阻等寄生电阻而导致运作不稳定。
作为放大电路的运作不稳定的原因，可以举出如下原因，即，构成TFT的导电层、连接到此的布线由不同的材料形成，或者，由于其宽度或长度不同，寄生电阻的值互相不同，而导致构成放大电路的每个TFT的寄生电阻不平衡。
放大电路的运作不稳定导致其输出电流值不稳定。这是因为构成电路的TFT在容易受到特性不均匀的影响的区域中运作的缘故。
发明内容
本发明的半导体器件具有电阻、放大电路，并且通过添加电阻而调整放大电路内的寄生电阻值，以使放大电路稳定地运作。换言之，通过形成对应于放大电路内的寄生电阻值的补偿电阻来使电阻平衡，而可以稳定地运作。由此，还可以在半导体器件中使衬底面内的输出为一定。
注意，在本说明书中，半导体器件是指具有半导体层的器件，还将包括具有半导体层的元件的器件整体称为半导体器件。
本发明涉及一种具有使电源电压低电压化，使得放大电路稳定地运作的功能的半导体器件。
本发明涉及一种半导体器件，其中在电流镜电路中对于所述电流镜电路内的寄生电阻设置有补偿所述寄生电阻的补偿电阻。
在本发明中，所述电流镜电路具有至少两个薄膜晶体管。
在本发明中，所述薄膜晶体管包括：具有沟道形成区域、源区或漏区的岛状半导体膜；栅极绝缘膜；栅电极；以及源电极或漏电极，并且所述补偿电阻补偿所述栅电极的寄生电阻。
在本发明中，所述薄膜晶体管包括：具有沟道形成区域、源区或漏区的岛状半导体膜；栅极绝缘膜；栅电极；以及源电极或漏电极，并且所述补偿电阻补偿所述源电极的寄生电阻。
在本发明中，所述薄膜晶体管包括：具有沟道形成区域、源区或漏区的岛状半导体膜；栅极绝缘膜；栅电极；以及源电极或漏电极，并且所述补偿电阻补偿所述漏电极的寄生电阻。
本发明涉及一种半导体器件，包括：具有栅电极、源电极、以及漏电极的第一晶体管；具有栅电极、源电极、以及漏电极的第二晶体管；电连接到第一晶体管的漏电极、第二晶体管的漏电极的第一端子；以及电连接到第一晶体管的源电极、第二晶体管的源电极的第二端子，其中，所述第一晶体管的栅电极通过接点连接到所述第二晶体管的栅电极，而且所述第一晶体管的栅电极电连接到所述第一晶体管的漏电极，其中，在第一路径和第二路径的一个或两个形成补偿电阻，以使所述第一路径的电阻值和所述第二路径的电阻值大致相同，所述第一路径是从所述第一端子经过所述第一晶体管的漏电极及所述第一晶体管的源电极到第二端子的路径，而所述第二路径是从所述第一端子经过所述第二晶体管的漏电极及所述第二晶体管的源电极到第二端子的路径，并且，在第三路径和第四路径的一个或两个形成补偿电阻，以使所述第三路径的电阻值和所述第四路径的电阻值大致相同，所述第三路径是从所述第一晶体管的栅电极到所述接点的路径，而所述第四路径是从所述第二晶体管的栅电极到所述接点的路径。
在本发明中，所述补偿电阻具有包含与所述栅电极相同的材料的布线。
在本发明中，所述补偿电阻具有包含与所述源电极或漏电极相同的材料的布线。
在本发明中，所述补偿电阻具有包含与所述源区或漏区相同的材料的布线。
注意，在本发明中，电极的寄生电阻包括电极的接触电阻及连接于电极的布线电阻。
本发明的半导体器件具有一种通过由添加的电阻补偿各种寄生电阻，使得放大电路稳定地运作的功能。稳定的放大电路可以实现偏压电路的运作电压的均匀化、以及电路的电特性的均匀化，从而可以供应具有更高精度的产品。
附图说明
图1是本发明的半导体器件的电路图；
图2是本发明的半导体器件的电路图；
图3是本发明的半导体器件的电路图；
图4是本发明的半导体器件的电路图；
图5是本发明的半导体器件的电路图；
图6是本发明的半导体器件的截面图；
图7是本发明的半导体器件的截面图；
图8是本发明的半导体器件的截面图；
图9是本发明的半导体器件的截面图；
图10是本发明的半导体器件的截面图；
图11是本发明的半导体器件的截面图；
图12A和12B是用作本发明半导体器件的电路的电阻的元件的俯视图；
图13A和13B是用作本发明半导体器件的电路的电阻的元件的俯视图；
图14A和14B是用作本发明半导体器件的电路的电阻的元件的俯视图；
图15是本发明的半导体器件的截面图；
图16是本发明的半导体器件的截面图；
图17A至17C是表示本发明的半导体器件的制造工序的图；
图18A至18C是表示本发明的半导体器件的制造工序的图；
图19A和19B是表示本发明的半导体器件的制造工序的图；
图20A至20C是表示本发明的半导体器件的制造工序的图；
图21是本发明的半导体器件的截面图；
图22是本发明的半导体器件的截面图；
图23是本发明的半导体器件的截面图；
图24是本发明的半导体器件的截面图；
图25是本发明的半导体器件的截面图；
图26是本发明的半导体器件的截面图；
图27A至27D是表示本发明的半导体器件的制造工序的图；
图28A至28C是表示本发明的半导体器件的制造工序的图；
图29A和29B是表示本发明的半导体器件的制造工序的图；
图30是本发明的半导体器件的截面图；
图31是本发明的半导体器件的截面图；
图32是本发明的半导体器件的电路图；
图33是表示安装本发明的半导体器件的装置的图；
图34A和34B是表示安装本发明的半导体器件的装置的图；
图35A和35B是表示安装本发明的半导体器件的装置的图；
图36是表示安装本发明的半导体器件的装置的图；
图37A和37B是表示安装本发明的半导体器件的装置的图；
图38是本发明的半导体器件的截面图；
图39是本发明的半导体器件的截面图；
图40是本发明的半导体器件的截面图；
图41是本发明的半导体器件的截面图；
图42是本发明的半导体器件的截面图；
图43是本发明的半导体器件的俯视图；
图44是本发明的半导体器件的电路图。
具体实施方式
参照图1至图14B、图43、以及图44来说明本实施方式。
但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下的实施方式所记载的内容中。
注意，在说明本实施方式的全部附图中，对同一部分或具有同样功能的部分附加同一附图标记，并且省略对此重复说明。
图1所示的电流镜电路由参考一侧的TFT和输出一侧的TFT这至少两个TFT构成。为了使电流镜电路的输出为稳定，而适当地控制相当于参考一侧的TFT和输出一侧的TFT的漏极部及源极部的电阻的电阻值，由此在衬底面内控制电路的特性变动。
由n沟道TFT构成的电流镜电路由参考一侧的TFT104和输出一侧的TFT105构成(参照图1)。通过对参考一侧的TFT104和输出一侧的TFT105的栅极部以端子103为准施加相同的电压，从而以流入参考一侧的TFT104的电流为准控制流入输出一侧的TFT105的电流。
此时，在寄生电阻106和寄生电阻109、寄生电阻107和寄生电阻110、以及寄生电阻108和寄生电阻111因布线电阻和电路连接部电阻等而不均匀，而且所述寄生电阻106和寄生电阻109、所述寄生电阻107和寄生电阻110、以及所述寄生电阻108和寄生电阻111分别相当于参考一侧的TFT104和输出一侧的TFT105的栅极部的电阻、漏极电阻、以及源极电阻的情况下，即使对参考一侧的TFT104和输出一侧的TFT105的栅极部施加相同的电压，也不能如所设计那样将与流入到参考一侧的TFT104的电流相同量的电流流入到输出一侧的TFT105，而成为输出电流量处于与目的不同的值的原因。这是在参考一侧的TFT104和输出一侧的TFT105分别存在多个的情况下特别显著的。
为了补偿这种问题，本发明适当地控制相当于参考一侧的TFT104和输出一侧的TFT105的栅极部、漏极部、以及源极部的电阻值。
进一步说明如下情况，即，使用一级的电流镜放大电路，以便实现放大电路的低电压运作的同时，减少TFT特性的不均匀性。
如图1所示，本实施方式的半导体器件包括具有由晶体管104及105构成的电流镜电路122、电源(偏压)101、端子102、以及端子103的电路123。此外，晶体管104及105存在有寄生电阻106至111，还具有用于补偿这些寄生电阻的电阻112至117。在本说明书中，将像这样补偿寄生电阻的电阻还称为“补偿电阻”。在本实施方式中，作为晶体管104及105使用薄膜晶体管(Thin FilmTransistor(TFT))，而且晶体管104及105由n沟道型TFT形成。补偿电阻112至117分别补偿TFT的栅电极的寄生电阻、源电极及漏电极的一个寄生电阻、源电极及漏电极的另一个寄生电阻中的任何一个寄生电阻。
注意，栅电极的寄生电阻、源电极或漏电极的一个寄生电阻、源电极或漏电极的另一个寄生电阻分别包含电极的接触电阻、以及与电极连接的布线电阻。
作为以电压取出输出信号方式的方法，有通过负荷电阻RL转换为电压的方法，所述电压的方式是一般而言很容易处理信号的。具体而言，如图4所示，在包括电流镜电路122的电路123、电源125、输出端子124、负荷电阻RL的电路中，可以使用负荷电阻RL将输出信号转换为电压，而且以电压的方式从输出端子124到外部取出输出信号。以下说明将包括图1的电流镜电路122的电路123组合到图4的电路而成的电路。
在图1中，构成电流镜电阻122的TFT104的栅电极通过TFT104的寄生电阻106、TFT105的寄生电阻109、电阻112、以及电阻115电连接到构成电流镜电路122的另一个TFT105的栅电极，进一步通过TFT104的寄生电阻106、以及电阻112电连接到TFT104的源电极和漏电极的一个即漏电极(也称为漏极端子)。
TFT104的漏极端子通过TFT104的寄生电阻107、以及电阻113电连接到端子102，进一步通过TFT104的寄生电阻107、TFT105的寄生电阻110、电阻113、以及电阻116电连接到TFT105的漏极端子。
TFT104的源电极和漏电极的另一个即源电极(也称为源极端子)通过TFT104的寄生电阻108、以及电阻114电连接到端子103，进一步通过TFT104的寄生电阻108、TFT105的寄生电阻111、电阻114、以及电阻117电连接到TFT105的源极端子。
在本实施方式中，包括电流镜电路122的电路123的端子103通过负荷电阻RL电连接到电源125的低电位一侧。此时，可以省略包括电流镜电路122的电路123内的电源101。
在图1中，构成电流镜电路122的TFT105的栅电极通过TFT105的寄生电阻109、以及电阻115电连接到TFT104的漏极端子。TFT105的漏极端子通过TFT105的寄生电阻110、以及电阻116电连接到端子102。TFT105的源极端子通过TFT105的寄生电阻111、以及电阻117电连接到端子103。
此外，TFT104和TFT105的栅电极互相连接，因此施加共同电位。
图1示出了由两个TFT构成的电流镜电路的例子。此时，在TFT104和105具有同一特性的情况下，参考电流和输出电流的比率为1∶1的关系。
图2及图3示出了使输出值为n倍的电路结构。图2的电路结构相当于使图1的TFT105为n个的结构。如图2所示，通过使n沟道型TFT104和n沟道型TFT105的比率为1∶n，可以使输出值为n倍。这是与增加TFT的沟道宽度W，而且使能够流入TFT的电流的容许量为n倍同样的原理。
例如，在将输出值设计为100倍的情况下，通过并联连接一个n沟道型TFT104和一百个n沟道型TFT105，可以获得目的电流。
图3示出了图2中的电路118i(电路118a、电路118b等)的详细电路结构。
图3的电路结构是基于图1的电路结构的，并且相同的元件由相同的附图标记表示。换言之，TFT105i的栅电极通过寄生电阻109i及115i电连接到119i，并且TFT105i的漏极端子通过寄生电阻110i及电阻116i电连接到端子120i。此外，TFT105i的源极端子通过寄生电阻111i及电阻117i电连接到端子121i。
注意，为了说明图2中的电路118a、电路118b等，将其中一个的电路118i示于图3。由于电路118i是基于图1的电路结构，因此在图3中附有i的附图标记是与图1中的不附有i的附图标记相同的。换言之，例如图1的TFT105和图3的TFT105i是相同的，并且图1的电阻116和图3的电阻116i是相同的。进一步，在图2中，附有a及b的附图标记分别是与图1中不附有a及b的附图标记相同的附图标记。
因此，在图2中，n沟道型TFT105由n个n沟道型TFT105a、105b、105i等构成。由此，流入TFT104的电流以放大为n倍的方式输出。
注意，在图2及图3中，表示与图1相同的部分由相同的附图标记来表示。
此外，在图1中，将电流镜电路122表示为使用n沟道型TFT的等效电路，但是也可以使用p沟道型TFT而代替该n沟道型TFT。
图5所示的等效电路表示由p沟道型TFT形成放大电路的情况。如图5所示，将由p沟道型TFT201及202等构成的电流镜电路203的端子102电连接到电源101的高电位一侧，并且将其端子103通过负荷电阻RL电连接到电源101的低电位一侧。在使用包括该电流镜电路203的电路204作为图4的电路123的情况下，可以使用电源125而代替电路204内的电源101。
将图1中的包括补偿电阻112至117、TFT104及105的电路123的截面图示于图6至图11。
在图6至图11中，标记210、212、以及213分别表示衬底、基底绝缘膜、以及栅极绝缘膜。
此外，连接电极285、端子电极281、TFT104的源电极或漏电极282、以及TFT105的源电极或漏电极283为高熔点金属膜和低电阻金属膜(铝合金或纯铝等)的叠层结构。在此，源电极或漏电极282及283为顺序层叠钛膜(Ti膜)、铝膜(Al膜)、以及Ti膜而成的三层结构。
在图6中，布线400及布线401、布线410及布线411、布线420及布线421、布线430及布线431、布线440及布线441、以及布线450及布线451分别形成一个电阻。该一个电阻相当于图1的电阻112至117中的任何一个。就是说，布线400及布线401、布线410及布线411、布线420及布线421、布线430及布线431、布线440及布线441、以及布线450及布线451的组合中的任何一个相当于电阻112至117中的任何一个。
布线400、布线410、布线420、布线430、布线440、以及布线450由与TFT104及105的栅电极相同的材料、相同的工序形成。
布线401、布线411、布线421、布线431、布线441、以及布线451由与源电极或漏电极282(或283)相同的材料、相同的工序形成。
在图7中，布线400、布线410、布线420、布线430、布线440、以及布线450分别是一个电阻，并且相当于图1的电阻112至117中的任何一个。
布线400、布线410、布线420、布线430、布线440、以及布线450由与TFT104及105的栅电极相同的材料、相同的工序形成。
在图8中，布线403及布线404、布线413及布线414、布线423及布线424、布线433及布线434、布线443及布线444、以及布线453及布线454分别形成一个电阻。该一个电阻相当于图1的电阻112至117中的任何一个。就是说，布线403及布线404、布线413及布线414、布线423及布线424、布线433及布线434、布线443及布线444、以及布线453及布线454的组合中的任何一个相当于电阻112至117中的任何一个。
布线403、布线413、布线423、布线433、布线443、以及布线453由与源区或漏区相同的材料、相同的工序形成。
布线404、布线414、布线424、布线434、布线444、以及布线454由与源电极或漏电极282(或283)相同的材料、相同的工序形成。
在图9中，布线403、布线413、布线423、布线433、布线443、以及布线453分别是一个电阻，并且相当于图1的电阻112至117中的任何一个。
布线403、布线413、布线423、布线433、布线443、以及布线453由与TFT104及105的源区或漏区相同的材料、相同的工序形成。
在图10中，布线405及布线406、布线415及布线416、布线425及布线426、布线435及布线436、布线445及布线446、以及布线455及布线456分别形成一个电阻。该一个电阻相当于图1的电阻112至117中的任何一个。就是说，布线405及布线406、布线415及布线416、布线425及布线426、布线435及布线436、布线445及布线446、以及布线455及布线456的组合中的任何一个相当于电阻112至117中的任何一个。
在图10中，布线405、布线415、布线425、布线435、布线445、以及布线455由与TFT104及105的源区或漏区相同的材料、相同的工序形成。
布线406、布线416、布线426、布线436、布线446、以及布线456由与TFT104及105的栅电极相同的材料、相同的工序形成。
在图11中，布线407、布线417、布线427、布线437、布线447、以及布线457分别是一个电阻，并且相当于图1的电阻112至117中的任何一个。
布线407、布线417、布线427、布线437、布线447、以及布线457由与源电极或漏电极282(或283)相同的材料、相同的工序形成。
在图6中的布线401、布线411、布线421、布线431、布线441、以及布线451为高熔点金属膜和低电阻金属膜的叠层结构。
在图8中的布线404、布线414、布线424、布线434、布线444、以及布线454为高熔点金属膜和低电阻金属膜的叠层结构。
在图11中的布线407、布线417、布线427、布线437、布线447、以及布线457为高熔点金属膜和低电阻金属膜的叠层结构。
此外，在图6至图11中的连接电极285、端子电极281、TFT104的源电极或漏电极282、以及TFT105的源电极或漏电极283为高熔点金属膜和低电阻金属膜的叠层结构。
作为这种低电阻金属膜，可以举出铝合金膜或纯铝膜等。此外，在本实施方式中，将这种高熔点金属膜和低电阻金属膜的叠层结构为顺序层叠钛膜(Ti膜)、铝膜(Al膜)、以及Ti膜而成的三层结构。
此外，也可以由单层导电膜形成，而代替高熔点金属膜和低电阻金属膜的叠层结构。作为这种单层导电膜，可以使用由如下材料构成的单层膜，所述材料为选自钛(Ti)、钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、铷(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、以及铂(Pt)的元素、以所述元素为主要成分的合金材料或化合物材料、或者这些的氮化物，例如氮化钛、氮化钨、氮化钽、氮化钼。
像这样，通过使布线401、布线411、布线421、布线431、布线441、布线451、布线404、布线414、布线424、布线434、布线444、布线454、布线407、布线417、布线427、布线437、布线447、布线457、连接电极285、端子电极281、TFT104的源电极或漏电极282、以及TFT105的源电极或漏电极283为单层膜，可以在制造工序中减少形成膜的次数。
图12A示出了在上述图6中的布线400及布线401、布线410及布线411、布线420及布线421、布线430及布线431、布线440及布线441、以及布线450及布线451的布局例子。
图12B示出了在上述图7中的布线400、布线410、布线420、布线430、布线440、以及布线450的布局例子。
图13A示出了在图8中的布线403及布线404、布线413及布线414、布线423及布线424、布线433及布线434、布线443及布线444、以及布线453及布线454的布局例子。
图13B示出了在图9中的布线403、布线413、布线423、布线433、布线443、以及布线453的布局例子。
图14A示出了在图10中的布线405及布线406、布线415及布线416、布线425及布线426、布线435及布线436、布线445及布线446、以及布线455及布线456的布局例子。
图14B示出了在图11中的布线407、布线417、布线427、布线437、布线447、以及布线457的布局例子。
图12A是一个电阻的俯视图，并且相当于在图6中的布线400及布线401、布线410及布线411、布线420及布线421、布线430及布线431、布线440及布线441、以及布线450及布线451的每一个。
在图6中的布线400、布线410、布线420、布线430、布线440、以及布线450的每一个相当于图12A的布线470。此外，布线401、布线411、布线421、布线431、布线441、以及布线451的每一个相当于图12A的布线471。
此外，图12B是一个电阻的俯视图，并且布线472相当于在图7中的布线400、布线410、布线420、布线430、布线440、以及布线450的每一个。
图13A是一个电阻的俯视图，并且相当于在图8中的布线403及布线404、布线413及布线414、布线423及布线424、布线433及布线434、布线443及布线444、以及布线453及布线454的每一个。
图8中的布线403、布线413、布线423、布线433、布线443、以及布线453的每一个相当于图13A的布线473。此外，布线404、布线414、布线424、布线434、布线444、以及布线454的每一个相当于图13A的布线474。
此外，图13B是一个电阻的俯视图，并且布线475相当于在图9中的布线403、布线413、布线423、布线433、布线443、以及布线453的每一个。
图14A是一个电阻的俯视图，并且相当于在图10中的布线405及布线406、布线415及布线416、布线425及布线426、布线435及布线436、布线445及布线446、以及布线455及布线456的每一个。
图10中的布线405、布线415、布线425、布线435、布线445、以及布线455的每一个相当于图14A的布线476。此外，布线406、布线416、布线426、布线436、布线446、以及布线456的每一个相当于图14A的布线477。
图14B是一个电阻的俯视图，并且布线478相当于在图11中的布线407、布线417、布线427、布线437、布线447、以及布线457的每一个。
注意，图1的电阻112至117都可以为不同的结构，而根据需要形成在图6至图11所示的电阻中不同结构的电阻。例如，也可以使电阻112为图8所示的布线403和布线404的结构，而且使电阻113为图7所示的布线400的结构，以便形成图1的电路123。
此外，在图6至图11中，示出了顶栅TFT结构的实例，其中n沟道型TFT 104及105包括一个沟道形成区域(在本说明书中，称为单栅结构)，然而，也可以使用具有多个沟道形成区域的结构，以减少导通电流值的变化。
此外，为了减少截止电流值，也可以在n沟道型TFT 104及105中提供轻掺杂漏极(LDD)区域。LDD区域是指在沟道形成区域和源区或漏区之间以低浓度添加了杂质元素的区域，该源区或漏区通过以高浓度添加杂质元素形成。通过提供LDD区域，可以获得减少漏区附近的电场并防止由于热载流子注入引起的退化的效果。
此外，为了防止由于热载流子引起的导通电流值的退化，也可以使n沟道型TFT 104及105为LDD区域和栅电极夹着栅极绝缘膜彼此重叠配置的结构(在本说明书中，称为GOLD(栅-漏重叠的LDD)结构)。
与LDD区域和栅电极没有彼此重叠形成的情况相比，在使用GOLD结构的情况下，具有减少漏区附近的电场并且防止由于热载流子注入引起的退化的效果。通过采用这种GOLD结构，漏区附近的电场强度减少，防止热载流子注入，从而有效地防止退化现象。
此外，构成电流镜电路122的TFT 104及105不仅可以是顶栅型TFT，也可以是底栅型TFT，例如反交错型TFT。
此外，布线215与TFT 104的漏极布线(也称为漏电极)或源极布线(也称为源电极)相连。此外，附图标记216及217表示绝缘膜，285表示连接电极。注意，优选使用由CVD方法形成的氧化硅膜作为绝缘膜217。通过使绝缘膜217为由CVD方法形成的氧化硅膜，提高固定强度。
此外，端子电极250由与布线215相同的工序形成，端子电极281由与连接电极285相同的工序形成。
此外，端子电极221通过焊料264安装在衬底260的电极261上。此外，端子电极222由与端子电极221相同的工序形成，并通过焊料263安装在衬底260的电极262上。
此外，在图6中，布线400与TFT104的栅电极连接。此外，由与连接电极285相同工序形成的布线401与TFT104的漏电极连接。
此外，布线410与TFT104的漏电极连接。布线411与包括电流镜电路122的电路123的端子102连接。
此外，布线420与TFT104的源电极连接。布线421与包括电流镜电路122的电路123的端子103连接。
此外，布线430与TFT105的栅电极连接。布线431通过布线400、以及布线401与TFT104的栅电极连接。
此外，布线440与TFT105的漏电极连接。布线441与包括电流镜电路122的电路123的端子102连接。
此外，布线450与TFT105的源电极连接。布线451与包括电流镜电路122的电路123的端子103连接。
此外，在图7中，布线400与TFT104的栅电极、以及TFT104的漏电极连接。
此外，布线410与TFT104的漏电极、以及包括电流镜电路122的电路123的端子102连接。
此外，布线420与TFT104的源电极、以及包括电流镜电路122的电路123的端子103连接。
此外，布线430通过TFT105的栅电极、以及布线400与TFT104的栅电极连接。
此外，布线440与TFT105的漏电极、以及包括电流镜电路122的电路123的端子102连接。
此外，布线450与TFT105的源电极、以及包括电流镜电路122的电路123的端子103连接。
此外，在图8中，布线403与TFT104的栅电极连接。布线404与TFT104的漏电极连接。
此外，布线413与TFT104的漏电极连接。布线414与包括电流镜电路122的电路123的端子102连接。
此外，布线423与TFT104的源电极连接。布线424与包括电流镜电路122的电路123的端子103连接。
此外，布线433与TFT105的栅电极连接。布线434通过布线403、以及布线404与TFT104的栅电极连接。
此外，布线443与TFT105的漏电极连接。布线444与包括电流镜电路122的电路123的端子102连接。
此外，布线453与TFT105的源电极连接。布线454与包括电流镜电路122的电路123的端子103连接。
此外，在图9中，布线403与TFT104的栅电极、以及TFT104的漏电极连接。
此外，布线413与TFT104的漏电极、以及包括电流镜电路122的电路123的端子102连接。
此外，布线423与TFT104的源电极、以及包括电流镜电路122的电路123的端子103连接。
此外，由与布线215相同工序形成的布线433与TFT105的栅电极、以及TFT104的栅电极连接。
此外，布线443与TFT105的漏电极、以及包括电流镜电路122的电路123的端子102连接。
此外，布线453与TFT105的源电极、以及包括电流镜电路122的电路123的端子103连接。
此外，在图10中，布线405与TFT104的栅电极连接，布线406与TFT104的漏电极连接。
此外，布线415与TFT104的漏电极连接，布线416与包括电流镜电路122的电路123的端子102连接。
此外，布线425与TFT104的源电极连接，布线426与包括电流镜电路122的电路123的端子103连接。
此外，布线435与TFT105的栅电极连接，布线436通过布线405、以及布线406与TFT104的栅电极连接。
此外，布线445与TFT105的漏电极连接，布线446与包括电流镜电路122的电路123的端子102连接。
此外，布线455与TFT105的源电极连接，布线456与包括电流镜电路122的电路123的端子103连接。
此外，在图11中，布线407与TFT104的栅电极、以及TFT104的漏电极连接。
此外，布线417与TFT104的漏电极、以及包括电流镜电路122的电路123的端子102连接。
此外，布线427与TFT104的源电极、以及包括电流镜电路122的电路123的端子103连接。
此外，布线437与TFT105的栅电极、以及TFT104的栅电极连接。
此外，布线447与TFT105的漏电极、以及包括电流镜电路122的电路123的端子102连接。
此外，布线457与TFT105的源电极、以及包括电流镜电路122的电路123的端子103连接。
图44示出了端子102、端子103、TFT104、TFT105、电阻112至117的电路图，而图43示出了图44的俯视图。注意，与图1相同的部分由相同的附图标记表示。
此外，在图43及图44中，以端子102为α，以TFT104的漏极端子为β，以TFT104的源极端子为γ，以TFT104的栅电极为φ，以TFT105的漏极端子为β’，以TFT105的源极端子为γ’，以TFT105的栅电极为φ’，以端子103为δ，并且以电阻112和电阻115的接点为ε。
在图43中的电阻112至117对应于图10及图14A的电阻。布线141、142、143由与TFT的源区或漏区相同的材料及相同的工序形成。此外，布线151至156由与源电极或漏电极相同的材料或相同的工序形成。
如图43所示，由与TFT的源区或漏区相同的材料形成的布线(布线141、142、143)的数量在电阻112至117之间不同。这是因为寄生电阻的106至111的电阻值彼此不同的缘故。
具体而言，例如，虽然电阻112形成有布线141，但是关于电阻115，一个也没有形成由与源区或漏区相同的材料形成的布线。由于当使用与源区或漏区相同的材料形成布线时，电阻值对应于布线141增加，所以通过调整由与源区或漏区相同的材料形成的布线的数量，保持电阻值的平衡。
就是说，φ-ε之间的寄生电阻106和电阻112的总合电阻值、以及φ’-ε之间的寄生电阻109和电阻115的总合电阻值需要大致相等。此时，在φ’-ε之间寄生电阻109比φ-ε之间的寄生电阻106高与布线161相同的程度，从而在电阻112形成布线141来调整电阻值。
像这样，通过改变电阻112至117的每一个结构，可以调整电阻值。
在本发明中，为使电流镜电路122稳定地运作而重要的是如下：α-β-γ-δ之间的电阻值和α-β’-γ’-δ之间的电阻值大致相同；并且φ-ε之间的电阻值和φ’-ε之间的电阻值大致相同。
注意，在图43及图44中，采用了图10及图14A的结构，然而，不必说，也可以采用具有图6至图9、图11、图12(A)～图12(B)、图13(A)～图13B、以及图14B的结构的电阻。
注意，若有必要，本实施方式可以与实施例的任何记载组合。
实施例1
在本实施例中，参照图15至图20、以及图32说明将本发明适用于包括光电转换装置的半导体器件的情况。注意，与具体实施方式相同的部分由相同的附图标记表示。
首先，在衬底(第一衬底210)上形成元件。在此，作为衬底210，使用玻璃衬底之一的AN100。
接着，通过等离子体CVD方法形成将成为基底绝缘膜212的包含氮的氧化硅膜(厚度100nm)，其上层叠形成半导体膜，例如包含氢的非晶硅膜(厚度54nm)而不暴露于空气。此外，基底绝缘膜212可以使用氧化硅膜、氮化硅膜和包含氮的氧化硅膜而层叠。例如，作为基底绝缘膜212，也可以形成层叠厚度为50nm的包含氧的氮化硅膜和厚度为100nm的包含氮的氧化硅膜的膜。注意，包含氮的氧化硅膜或氮化硅膜用作防止来自玻璃衬底的碱金属等杂质扩散的阻挡层。
接着，通过固相生长方法、激光晶化方法、使用催化金属的晶化方法等使上述非晶硅膜晶化，以形成具有晶体结构的半导体膜(晶体半导体膜)，例如多晶硅膜。这里，通过使用催化元素的晶化方法获得多晶硅膜。通过涂胶机(spinner)将包含以重量计算为10ppm的镍的溶液添加到非晶硅膜表面。注意，可以使用通过溅射方法在整个表面上扩散镍元素的方法而代替通过涂胶机添加的方法。接着，执行加热处理并晶化，以形成具有晶体结构的半导体膜(这里为多晶硅膜)。这里，在热处理(500℃，1小时)之后，执行用于晶化的热处理(550℃，4小时)来获得多晶硅膜。
接着，使用稀氢氟酸等去除多晶硅膜表面上的氧化膜。此后，执行激光照射，以便增加晶化率，并且修复晶粒中留下的缺陷。
注意，在通过激光晶化方法使非晶硅膜晶化来获得结晶半导体膜的情况下，或者在获得具有结晶结构的半导体膜之后，执行激光照射，以便修复晶粒中留下的缺陷的情况下，可以使用以下所说的激光照射方法。
作为激光照射，可以使用连续振荡型的激光束(CW激光束)或脉冲振荡型的激光束(脉冲激光束)。在此可以使用的激光束为从选自如下激光器的一种或多种中振荡出来的激光束：气体激光器如Ar激光器、Kr激光器、受激准分子激光器等；以被添加了作为掺杂剂的Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种的单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4为介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti：蓝宝石激光器；铜蒸汽激光器；以及金蒸汽激光器。通过照射上述激光束的基波以及该基波的第二至第四高次谐波的激光束，可以获得粒径大的结晶。例如，可以使用Nd:YVO4激光器(基波为1064nm)的第二高次谐波(532nm)或第三高次谐波(355nm)。此时，激光的功率密度必需大约为0.01至100MW/cm2(优选为0.1至10MW/cm2)。并且，以扫描速度大约为10至2000cm/sec来进行照射。
注意，以被添加了作为掺杂剂的Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种的单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4为介质的激光器；Ar离子激光器；Kr离子激光器；以及Ti：蓝宝石激光器都可以使激光连续振荡，也可以通过进行Q开关工作或锁模等来以10MHz以上的振荡频率使激光脉冲振荡。当以10MHz以上的振荡频率使激光束振荡时，在半导体膜被激光束熔融直到固化的期间中，下一个脉冲被照射到半导体膜。因此，与使用低振荡频率的脉冲激光器的情况不同，可以在半导体膜中连续移动固体和液体的界面，因此，可以获得向扫描方向连续成长的晶粒。
此外，当使用陶瓷(多晶)作为介质时，可以以短时间且低成本将介质形成为任意形状。当使用单晶时，通常使用直径为几mm且长度为几十mm的圆柱状的介质，而当使用陶瓷时，可以形成更大的介质。
不管在单晶中还是在多晶中都不容易大大改变直接有助于发光的介质中的掺杂剂如Nd和Yb等的浓度，因此，对通过增加掺杂剂的浓度来提高激光器的输出就有一定的限制。然而，当使用陶瓷时，比起单晶来，可以明显增加介质的尺寸，因此，具有大幅度提高输出的可能性。
再者，当使用陶瓷时，可以容易形成平行六面体形状或长方体形状的介质。通过使用上述形状的介质，在介质内部使振荡光以锯齿形地传播，而可以使振荡光路变长。因此，放大变大，可以以高输出使激光振荡。此外，由于从上述形状的介质发射的激光束在发射时的剖面形状为四角形状，所以，比起圆状光束来，有利于整形为线状光束。通过使用光学系统对如上所述那样发射的激光束进行整形，可以容易获得短边长度为1mm以下、长边长度为几mm至几m的线状光束。此外，通过对介质均匀照射激发光，使得线状光束的能量分布沿着长边方向均匀。
通过将上述线状光束照射到半导体膜，可以对半导体膜的整个面更均匀地进行退火。当必须对直到线状光束的两端均匀地进行退火时，需要在其两端配置狭缝来遮挡能量的衰弱部等。
注意，在空气中或氧气气氛中进行激光照射的情况下，氧化膜由激光束的照射形成在半导体膜的表面。
接着，除了通过上述激光束的照射形成的氧化膜之外，通过使用臭氧水处理表面120秒来形成由总厚度为1至5nm的氧化膜构成的阻挡层。形成该阻挡层，以从该膜中去除用于晶化而添加的催化元素，例如镍(Ni)。尽管这里通过使用臭氧水形成阻挡层，但阻挡层可以通过以下方法堆叠厚度大约为1至10nm的氧化膜形成：在氧气气氛下通过紫外线照射使具有晶体结构的半导体膜的表面氧化的方法；通过氧等离子体处理使具有晶体结构的半导体膜的表面氧化的方法；等离子体CVD方法；溅射方法；蒸发方法等。此外，也可以在形成阻挡层之前，去除通过激光束的照射形成的氧化膜。
然后，通过溅射方法在阻挡层上形成10至400nm厚的包含将成为吸杂位置的氩元素的非晶硅膜，这里厚度为100nm。这里，包含氩元素的非晶硅膜使用硅靶在包含氩的气氛中形成。当使用等离子体CVD方法形成包含氩元素的非晶硅膜时，形成膜的条件如下：甲硅烷和氩气的流量比(SiH4∶Ar)为1∶99，形成膜的压力为6.665Pa，RF功率密度为0.087W/cm2，形成膜的温度为350℃。
此后，将非晶硅膜放入加热到650℃的熔炉中执行3分钟热处理，以去除催化元素(吸杂)。由此，具有晶体结构的半导体膜中的催化元素浓度降低。也可以用灯退火装置而代替熔炉。
接着，以阻挡层为刻蚀停止层选择性地去除吸杂位置即包含氩元素的非晶硅膜，然后，通过稀氢氟酸选择性地去除阻挡层。注意，在吸杂时，镍具有容易移动到具有高氧浓度区域的趋势，因此优选在吸杂之后去除由氧化膜形成的阻挡层。
注意，当不对半导体膜执行使用催化元素的晶化时，则不需要上述工序，例如形成阻挡层；形成吸杂位置；用于吸杂的热处理；去除吸杂位置；以及去除阻挡层等。
接着，使用臭氧水在获得的具有晶体结构的半导体膜(例如晶体硅膜)的表面上形成薄的氧化膜，然后，使用第一光掩模形成由抗蚀剂构成的掩模，刻蚀处理为所希望的形状，以形成分离成岛状的半导体膜(在本说明书中，称为岛状半导体区域)231和232(参照图17A)。在形成岛状半导体区域之后，去除由抗蚀剂构成的掩模。
接着，若有必要，掺杂微量的杂质元素(硼或磷)，以控制TFT的阈值。这里，使用离子掺杂方法，其中对硼烷(B2H6)进行离子体激励而没有按照质量分离。
接着，在使用包含氢氟酸的刻蚀剂去除氧化膜的同时，清洗岛状半导体区域231和232的表面。然后，形成将成为栅极绝缘膜213的以硅为主要成分的绝缘膜。这里，通过等离子体CVD方法形成厚度为115nm的包含氮的氧化硅膜(组成比Si＝32％，O＝59％，N＝7％，以及H＝2％)。
接着，在栅极绝缘膜213上形成金属膜，然后使用第二光掩模形成栅电极234及235、布线214及215、以及端子电极250。此外，在本实施例中，形成与图6同样的电阻，因此与栅电极234等同时形成布线400、布线410、布线420、布线430、布线440、以及布线450(参照图17B)。
此外，作为栅电极234及235、布线214及215、端子电极250、布线400、布线410、布线420、布线430、布线440、以及布线450，可以使用由从如下元素中选择的元素、或者以这些元素为主要成分的合金材料或化合物材料构成的单层膜，或者由这些元素的氮化物，例如氮化钛、氮化钨、氮化钽、或者氮化钼构成的单层膜，这些元素为：选自钛(Ti)、钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、铷(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铝(Al)、金(Au)、银(Ag)、以及铜(Cu)。此外，也可以使用叠层膜而代替上述单层膜。例如，作为栅电极234及235、布线214及215、端子电极250、布线400、布线410、布线420、布线430、布线440、以及布线450，可以使用将氮化钽(TaN)及钨(W)分别层叠为30nm及370nm而成的膜。
接着，将赋予一导电型的杂质引入到岛状半导体区域231及232，以形成TFT 105的源区或漏区237、以及TFT 104的源区或漏区238。在本实施例中，形成n沟道型TFT，因此，将n型杂质，例如磷(P)、砷(As)引入到岛状半导体区域231及232(参照图17C)。
接着，通过CVD方法形成50nm厚的包含氧化硅膜的第一层间绝缘膜(未图示)，然后，对添加到每个岛状半导体区域中的杂质元素进行激活处理。这种激活工序通过以下方法执行：使用灯光源的快速热退火方法(RTA方法)；从背面照射YAG激光器或准分子激光器的方法；使用熔炉的热处理；或者组合任何上述方法的方法。
然后，形成例如10nm厚的包括包含氢和氧的氮化硅膜的第二层间绝缘膜216。
接着，在第二层间绝缘膜216上形成由绝缘材料构成的第三层间绝缘膜217(参照图18A)。由CVD方法获得的绝缘膜可以用于第三层间绝缘膜217。在本实施例中，为了改善密接性，形成900nm厚的包含氮的氧化硅膜作为第三层间绝缘膜217。
然后，执行热处理(300至550℃下热处理1至12小时，例如在氮气气氛中且410℃下处理1小时)，以氢化岛状半导体膜。该工序的目的是通过包含在第二层间绝缘膜216中的氢终止岛状半导体膜的悬挂键。不管是否存在栅极绝缘膜213，可以氢化岛状半导体膜。
此外，作为第三层间绝缘膜217可以采用使用硅氧烷的绝缘膜、以及其叠层结构。硅氧烷以硅(Si)和氧(O)的键采用框架结构而构成。可以使用至少包含氢的化合物(例如烷基、芳基)作为取代基。也可使用氟作为取代基。而且，也可使用至少包含氢的化合物和氟作为取代基。
在使用硅氧烷的绝缘膜、以及其叠层结构作为第三层间绝缘膜217的情况下，可以在形成第二层间绝缘膜216之后，执行热处理以氢化岛状半导体膜，然后形成第三层间绝缘膜217。
接着，使用第三光掩模形成由抗蚀剂构成的掩模，并且选择性地蚀刻第一层间绝缘膜、第二层间绝缘膜216及第三层间绝缘膜217或栅极绝缘膜213，以形成接触孔。然后，去除由抗蚀剂构成的掩模。
注意，若有必要可以形成第三层间绝缘膜217。在不形成第三层间绝缘膜217的情况下，在形成第二层间绝缘膜216之后，选择性地刻蚀第一层间绝缘膜、第二层间绝缘膜216及栅极绝缘膜213，以形成接触孔。
接着，通过溅射方法形成金属叠层膜，然后使用第四光掩模形成由抗蚀剂构成的掩模，选择性地蚀刻金属膜来形成布线284、连接电极285、端子电极281、TFT104的源电极或漏电极282、以及TFT105的源电极或漏电极283。此外，在本实施例中，由于形成与图6同样的电阻，所以在形成源电极或漏电极282等的同时，形成布线401、布线411、布线421、布线431、布线441、以及布线451。然后，去除由抗蚀剂构成的掩模(参照图18B)。
在图18B中，由单层的导电膜形成布线284、连接电极285、端子电极281、TFT104的源电极或漏电极282、以及TFT105的源电极或漏电极283、布线401、布线411、布线421、布线431、布线441、以及布线451。
作为这种单层，从耐热性及导电率等的观点来看，优选使用钛膜(Ti膜)。此外，代替钛膜而可以使用由从如下元素中选择的元素、或者以这些元素为主要成分的合金材料或化合物材料构成的单层膜，或者由这些元素的氮化物，例如氮化钛、氮化钨、氮化钽、或者氮化钼构成的单层膜，这些元素为：钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、铷(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、以及铂(Pt)。通过以单层膜形成布线284、连接电极285、端子电极281、TFT104的源电极或漏电极282、以及TFT105的源电极或漏电极283、布线401、布线411、布线421、布线431、布线441、以及布线451，可以在制造工序中减少形成膜的次数。
此外，图18C示出了在布线219、连接电极220、端子电极251、TFT104的源电极或漏电极241、以及TFT105的源电极或漏电极242上设置保护电极的情况。此外，在图18C中，布线401、布线411、布线421、布线431、布线441、以及布线451由与源电极或漏电极241等同时形成的材料以及与保护电极同时形成的材料的叠层膜构成。
首先，布线219、连接电极220、端子电极251、TFT104的源电极或漏电极241、TFT105的源电极或漏电极242、布线401、布线411、布线421、布线431、布线441、以及布线451每一个的下层导电膜具有高熔点金属膜和低电阻金属膜(铝合金或纯铝等)的叠层结构。在此，布线219、源电极或漏电极241及242、布线401、布线411、布线421、布线431、布线441、以及布线451的下层导电膜具有次序层叠钛膜(Ti膜)、铝膜(Al膜)、以及Ti膜的三层结构。
而且，分别形成有保护电极218、保护电极245、保护电极248、保护电极246、以及保护电极247，以覆盖布线219、连接电极220、端子电极251、TFT104的源电极或漏电极241、以及TFT105的源电极或漏电极242。此外，与保护电极218等同时，形成布线401、布线411、布线421、布线431、布线441、以及布线451的上层导电膜。
在蚀刻光电转换层100之际，布线219由覆盖的保护电极218进行保护。保护电极218的材料优选为相对于蚀刻光电转换层100的气体(或蚀刻剂)蚀刻速度比光电转换层100慢的导电材料。加上，保护电极218的材料优选为不与光电转换层100反应而成为合金的导电材料。注意，布线401、布线411、布线421、布线431、布线441、以及布线451每一个的上层导电膜、以及其他保护电极245、保护电极248、保护电极246、以及保护电极247也由与保护电极218同样的材料及制造工序而形成。
例如，在形成不易与后来形成的光电转换层(典型地，非晶硅)反应成为合金的导电性的金属膜(钛(Ti)或钼(Mo)等)之后，使用第五光掩模形成由抗蚀剂构成的掩模，选择性地蚀刻导电性的金属膜，以形成覆盖布线284的保护电极218。这里，使用通过溅射方法形成的厚度为200nm的Ti膜。注意，与此同样，连接电极285、端子电极281、TFT104的源电极或漏电极282、TFT105的源电极或漏电极283、布线401、布线411、布线421、布线431、布线441、以及布线451每一个的下层导电膜由导电性的金属膜覆盖，以形成布线401、布线411、布线421、布线431、布线441、以及布线451每一个的上层导电膜、以及保护电极245、248、246、以及247。因此，导电性的金属膜还覆盖这些电极中第二层Al膜暴露的侧面，还可以防止铝原子扩散到光电转换层。
接着，在第三层间绝缘膜217上形成包括p型半导体层100p、i型半导体层100i和n型半导体层100n的光电转换层100。
p型半导体层100p可以通过等离子体CVD方法淀积包含属于元素周期表13族的杂质元素，例如硼(B)的非晶硅膜形成。
在图19A中，布线284与光电转换层100的最下层，即在本实施例中为p型半导体层100p电连接。
此外，在形成保护电极的情况下，布线284及保护电极218与光电转换层100的最下层，即在本实施例中为p型半导体层100p电连接。
在形成p型半导体层100p之后，相继形成i型半导体层100i和n型半导体层100n。由此，形成了包括p型半导体层100p、i型半导体层100i及n型半导体层100n的光电转换层100。
例如，作为i型半导体层100i通过等离子体CVD方法形成非晶硅膜。此外，作为n型半导体层100n，既可形成包含属于元素周期表15族的杂质元素，例如磷(P)的非晶硅膜，又可在形成非晶硅膜之后，引入属于元素周期表15族的杂质元素。
此外，作为p型半导体层100p、i型半导体层100i和n型半导体层100n，不仅可以使用非晶半导体膜，而且可以使用半非晶半导体膜。
接着，在整个表面以1至30μm的厚度形成由绝缘材料(例如，包含硅的无机绝缘膜)构成的密封层224，以获得如图19A所示的状态。这里，通过CVD方法形成厚度为1μm的包含氮的氧化硅膜作为绝缘材料膜。通过使用CVD方法形成的绝缘膜，谋求改善密接性。
接着，在刻蚀密封层224而设置了开口部之后，通过溅射方法形成端子电极221及222。端子电极221及222都是钛膜(Ti膜)(100nm)、镍膜(Ni膜)(300nm)、以及金膜(Au膜)(50nm)的叠层膜。这样获得的端子电极221及端子电极222具有大于5N的固定强度，这是作为端子电极足够的固定强度。
通过上述工序，形成了可以焊料连接的端子电极221及端子电极222，获得了图19B所示的结构。
接着，通过分离切割获得多个光传感器芯片。可以从一个大面积衬底(例如600cm×720cm)制造大量的光传感器芯片(2mm×1.5mm)。
图20A示出了被切割的光传感器芯片(2mm×1.5mm)的截面图，图20B示出了其底视图，图20C示出了其俯视图。图20A至20C中，与图15至图19B相同的部分以相同的附图标记表示。注意，在图20A中，包括衬底210、元件形成区域291、端子电极221及端子电极222的总厚度是0.8±0.05mm。
此外，为了减少光传感器芯片的总厚度，可以通过CMP处理等研磨而减薄衬底210，然后，通过切割机分离切割，以获得多个光传感器芯片。
此外，在图20B中，端子电极221及222的每个电极尺寸为0.6mm×1.1mm，电极之间的间隔为0.4mm。此外，图20C中，光接收部分292的面积是1.57mm2。而且，放大电路部293设置有大约100个TFT。
最后，将获得的光传感器芯片安装在衬底260的安装表面上。注意，为了连接端子电极221和电极261、以及连接端子电极222和电极262，分别使用焊料264和263，通过丝网印刷方法等在衬底260的电极261及262上预先形成，然后，在使焊料和端子电极毗邻的状态之后，进行焊料回流处理来安装。例如，在大约255℃至265℃的温度下在惰性气体气氛中执行10秒的焊料回流处理。此外，由金属(例如金、银等)形成的凸块、或者由导电树脂形成的凸块等可以代替焊料。此外，考虑到环境问题，可以使用无铅焊料来安装。
通过上述那样，可以获得包括具有光电转换层100的光电转换装置、电流镜电路122、以及补偿电流镜电路122的寄生电阻的电阻的半导体器件。
图32示出了本实施例的电路图。与图1及图15相同的部分以相同的附图标记表示。
光电转换装置130具有光电转换层100。此外，补偿电流镜电路122的寄生电阻的补偿电阻112至117的每一个都相当于布线400和布线401、布线410和布线411、布线420和布线421、布线430和布线431、布线440和布线441、以及布线450和布线451的组合的任何一个。
注意，在本实施例的半导体器件中，使用与图6同样的电阻，也可以使用图7至图11所示的电阻。图21至图25示出了将图7至图11所示的电阻援用于本实施例的例子。注意，在图21至图25中，与图6至图11相同的部分以相同的附图标记表示。
例如，如图24所示那样，在将图10所示的电阻(布线405和布线406、布线415和布线416、布线425和布线426、布线435和布线436、布线445和布线446、以及布线455和布线456)援用于本实施例的情况下，在形成图17A所示的岛状半导体区域231等之际，同样形成岛状半导体区域，并且引入图17C所示的赋予一导电型的杂质来形成布线405、布线415、布线425、布线435、布线445、以及布线455。另外，在图17B所示地形成栅电极234等之际，同时形成布线406、布线416、布线426、布线436、布线446、以及布线456亦可。
此外，若有必要，也可以组合图6至图11所示的不同结构的电阻，来形成本实施例的电阻。在此情况下，为形成电阻而需要的材料及制造工序可以基于上述记载。
注意，本实施例可以与实施方式及其他实施例的任何记载组合。
实施例2
在本实施例中，参照图5及图26说明由p沟道型TFT形成放大电路的例子。注意，与实施方式及实施例1相同的部分以相同的附图标记表示，基于实施方式及实施例1所记载的制造工序而制造即可。
在本实施例中，示出了适用图11所示的电阻作为补偿寄生电阻的电阻的例子。但是，本实施例不局限于此，也可以援用图6至图11所示的电阻。
在由p沟道型TFT 201及202形成放大器电路例如电流镜电路203的情况下，可以使用p型杂质，例如硼(B)作为实施方式及实施例1中向岛状半导体区域赋予一导电型的杂质。
图5示出了使用p沟道型TFT 201及202形成电流镜电路203的本实施例的光传感器的等效电路图，图26示出了其截面图。
在图5及图26中，端子电极221及222分别连接到光电转换层208及p沟道型TFT 201和202。p沟道型TFT 201与光电转换层208的阳极一侧的电极电连接。可以在与p沟道型TFT 201连接的第二电极(阳极一侧的电极)上顺序层叠n型半导体层208n、i型半导体层208i、p型半导体层208p之后，形成第一电极(阴极一侧的电极)，来形成光电转换层208。
此外，还可以使用层叠顺序相反的光电转换层，即，在第一电极(阴极一侧的电极)上顺序层叠p型半导体层、i型半导体层、n型半导体层之后，形成与p沟道型TFT 201连接的第二电极(阳极一侧的电极)，并且形成与第一电极连接的阴极一侧的端子电极。
如图26所示，p沟道型TFT 201及202的岛状半导体区域引入有p型杂质，例如硼(B)，在p沟道型TFT 201中形成有源区或漏区271，在p沟道型TFT 202中形成有源区或漏区272。
布线284、连接电极285、端子电极281、TFT201的源电极或漏电极283、以及TFT202的源电极或漏电极282根据实施例1的记载使用单层的导电膜形成。
此外，与图16同样，也可以形成布线284及其保户电极218、连接电极285及其保护电极245、端子电极281及其保护电极248、TFT201的源电极或漏电极283及其保护电极247、以及TFT202的源电极或漏电极282及其保护电极246而代替布线284、连接电极285、端子电极281、TFT201的源电极或漏电极283、以及TFT202的源电极或漏电极282。各个制造方法是根据实施方式或实施例1的。
在本实施例中，布线407、布线417、布线427、布线437、布线447、以及布线457都由与源电极或漏电极282等同样的材料、同样的工序形成。
注意，本实施例可以与实施方式及其他实施例中的任何记载组合。
实施例3
在本实施例中，参照图27A到图31、以及图38至图42说明使用底栅型TFT形成放大器电路的光传感器及其制造方法的例子。注意，与实施方法、实施例1至实施例2相同的部分以相同的附图标记表示。
首先，在衬底210上形成基底绝缘膜212及金属膜311(参照图27A)。作为该金属膜311，在本实施例中例如使用将氮化钽(TaN)及钨(W)分别层叠为30nm及370nm的膜。
此外，作为金属膜311，除了上述以外，还可以使用由从如下元素中选择的元素、或者以这些元素为主要成分的合金材料或化合物材料构成的单层膜，或者由这些元素的氮化物，例如氮化钛、氮化钨、氮化钽、或者氮化钼构成的单层膜，这些元素为：钛(Ti)、钨(W)、钽(Ta)、钼(Mo)、钕(Nd)、钴(Co)、锆(Zr)、锌(Zn)、铷(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铝(Al)、金(Au)、银(Ag)、以及铜(Cu)。
注意，可以在衬底210上直接形成金属膜311，而不在衬底210上形成基底绝缘膜212。
接着，使用金属膜311形成栅电极312及313、布线214及215、以及端子电极250。
此外，由与栅电极312等相同的工序，使用金属膜311形成布线500、布线510、布线520、布线530、布线540、以及布线550(参照图27B)。
接着，形成覆盖栅电极312及313、布线214及215、端子电极250、布线500、布线510、布线520、布线530、布线540、以及布线550的栅极绝缘膜314。在本实施例中，使用以硅为主要成分的绝缘膜，例如通过等离子体CVD方法以115nm的厚度形成包含氮的氧化硅膜(组成比Si＝32％，O＝59％，N＝7％，H＝2％)来形成栅极绝缘膜314。
接着，在栅极绝缘膜314上形成岛状半导体区域315及316。可以通过与实施例1所述的岛状半导体区域231及232同样的材料及制造工序形成岛状半导体区域315及316(参照图27C)。
在形成岛状半导体区域315及316之后，形成掩模318，以覆盖除了后来将成为TFT 301的源区或漏区321及TFT 302的源区或漏区322的区域之外的部分，并且引入赋予一导电型的杂质(参照图27D)。作为一导电型的杂质，在形成n沟道型TFT的情况下，磷(P)、砷(As)可以用作n型杂质，而在形成p沟道型TFT的情况下，硼(B)可以用作p型杂质。在本实施例中，将n型杂质的磷(P)引入到岛状半导体区域315及316，形成TFT 301的源区或漏区321及在源区和漏区之间的沟道形成区域、TFT 302的源区或漏区322及在源区和漏区之间的沟道形成区域。
接着，去除掩模318，形成未图示的第一层间绝缘膜、第二层间绝缘膜216及第三层间绝缘膜217(参照图28A)。第一层间绝缘膜、第二层间绝缘膜216及第三层间绝缘膜217的材料及制造工序可以是基于实施例1的记载。
接着，在第一层间绝缘膜、第二层间绝缘膜216及第三层间绝缘膜217中形成接触孔，形成单层的金属膜，然后，选择性地刻蚀金属膜，以形成布线284、连接电极285、端子电极281、TFT 301的源电极或漏电极341、TFT 302的源电极或漏电极342、布线501、布线511、布线521、布线531、布线541、以及布线551。
此外，可以使用叠层膜形成布线284、连接电极285、端子电极281、TFT 301的源电极或漏电极341、TFT 302的源电极或漏电极342、布线501、布线511、布线521、布线531、布线541、以及布线551，而代替单层的导电膜，图28C示出通过叠层膜形成这些电极或者布线的例子。
在图28C中，形成布线219及其保护电极218、连接电极220及其保护电极245、端子电极251及其保护电极248、TFT301的源电极或漏电极331及其保护电极336、以及TFT302的源电极或漏电极332及其保护电极337而代替布线284、连接电极285、端子电极281、TFT 301的源电极或漏电极341、TFT 302的源电极或漏电极342。
此外，在图28C中，通过层叠彼此不同的导电膜来形成布线501、布线511、布线521、布线531、布线541、以及布线551。
通过以上工序，可以制造底栅型TFT301及302。可以由底栅型TFT301及302形成电流镜电路303。
此外，补偿电流镜电路的寄生电阻的电阻由布线500及布线501、布线510及布线511、布线520及布线521、布线530及布线531、布线540及布线541、以及布线550及布线551形成。图27C及图27D所示的电阻的结构为组合由与栅电极相同的工序形成的布线和由与源电极或漏电极相同的工序形成的布线而成的结构。但是，补偿电流镜电路的寄生电阻的电阻不局限于图27C及图27D所示的结构，可以为如下结构：只由与栅电极相同的工序形成的布线形成的结构；组合由与TFT的源区或漏区相同的工序形成的布线以及由与源电极或漏电极相同的工序形成的布线的结构；只由与TFT的源区或漏区相同的工序形成的布线形成的结构；组合由与栅电极相同的工序形成的布线以及由与TFT的源区或漏区相同的工序形成的布线的结构；以及只由与源电极或漏电极相同的工序形成的布线形成的结构。
接下来，在第三层间绝缘膜217上形成包括p型半导体层100p、i型半导体层100i、以及n型半导体层100n的光电转换层100(参照图29A)。光电转换层100的材料及制造工序等可以参照实施方式及其他实施例。
接着，形成密封层224、端子电极221及222(参照图29B)。端子电极221连接到n型半导体层100n，并且端子电极222由与端子电极221同一工序形成。
并且，通过焊料263及264安装具有电极261及262的衬底260。注意，在衬底260上的电极261通过焊料264安装到端子电极221。此外，在衬底260上的电极262通过焊料263安装到端子电极222(参照图30)。
注意，图31示出了将具有电极261及262的衬底260安装到图28C的例子。
图38示出了仅使用由与栅电极312等相同的工序形成的布线来形成补偿电流镜电路的寄生电阻的电阻的情况。布线500、布线510、布线520、布线530、布线540、以及布线550分别用作一个电阻。
此外，图39示出了通过组合由与源区或漏区321等相同的工序形成的布线以及由与源电极或漏电极341等相同的工序形成的布线而形成补偿电流镜电路的寄生电阻的电阻的情况。布线503、布线513、布线523、布线533、布线543、以及布线553由与源区或漏区321等相同的工序形成。此外，布线504、布线514、布线524、布线534、布线544、以及布线554由与源电极或漏电极341等相同的工序形成。布线503及布线504、布线513及布线514、布线523及布线524、布线533及布线534、布线543及布线544、以及布线553及布线554的组合分别用作一个电阻。
此外，图40示出了仅使用由与源区或漏区321等相同的工序形成的布线形成补偿电流镜电路的寄生电阻的电阻的结构。布线503、布线513、布线523、布线533、布线543、以及布线553由与源区或漏区321等相同的工序形成，并且分别用作一个电阻。
此外，图41示出了组合由与栅电极312等相同的工序形成的布线以及由与源电极或漏电极321等相同的工序形成的布线而形成补偿电流镜电路的寄生电阻的电阻的结构。布线505、布线515、布线525、布线535、布线545、以及布线555由与栅电极312等相同的工序形成。此外，布线506、布线516、布线526、布线536、布线546、以及布线556由与源区或漏区321等相同的工序形成。布线505及布线506、布线515及布线516、布线525及布线526、布线535及布线536、布线545及布线546、以及布线555及布线556的组合分别用作一个电阻。
此外，图42示出了仅使用由与源电极或漏电极341等相同的工序形成的布线形成补偿电流镜电路的寄生电阻的电阻的结构。布线507、布线517、布线527、布线537、布线547、以及布线557由与源电极或漏电极341等相同的工序形成，并且分别用作一个电阻。
注意，本实施例可以与实施方式及其它实施例的任何记载组合。
实施例4
在本实施例中，说明将通过本发明而得到的光电转换装置组合到各种电子设备的例子。作为适用本发明的设备，可以举出计算机、显示器、便携式电话、电视机等。这些电子设备的具体例子示于图33至图37。
图33是便携式电话，并且包括主体A701、主体B702、框体703、操作键704、声音输入部705、声音输出部706、电路衬底707、显示面板A708、显示面板B709、铰链710、透光性材料部711、以及光电转换元件712。本发明可以适用于光电转换元件712。
光电转换元件712检测透过透光性材料部711的光，并且既根据检测了的外部光的照度控制显示面板A708及显示面板B709的亮度，又根据光电转换元件712获得的照度控制操作键704的照明。由此可以抑制便携式电话的耗电量。
图34A和34B示出便携式电话的另一个例子。在图34A和34B中，附图标记721表示主体，722表示框体，723表示显示面板，724表示操作键，725表示声音输出部，726表示声音输入部，727及728表示光电转换元件。
在图34A所示的便携式电话中，通过由设置在主体721的光电转换元件727检测外部的光，可以控制显示面板723及操作键724的亮度。
此外，在图34B所示的便携式电话中，除了图34A的结构之外，在主体721内部还设置有光电转换元件728。可以由光电转换元件728检测设置在显示面板723的背光的亮度。
图35A是计算机，并且包括主体731、框体732、显示部733、键盘734、外部连接端口735、定位鼠标736等。
此外，图35B是显示装置，并且相当于电视接收机等。本显示装置包括框体741、支撑体742、显示部743等。
图36示出使用液晶面板作为设置在图35A的显示部733、以及图35B所示的显示装置的显示部743的情况的详细结构。
图36所示的液晶面板762嵌入在框体761中，并且包括衬底751a及751b、夹在衬底751a及751b之间的液晶层752、偏振滤波片755a及755b、以及背光753等。此外，框体761形成有具有光电转换元件的光电转换元件形成区域754。
使用本发明而制作的光电转换元件形成区域754检测来自背光753的光量，并且其信息被反馈，以调整液晶面板762的亮度。
图37A和37B是表示将本发明的光传感器组合在照相机例如数码相机中的例子的图。图37A是从数码相机正面看的透视图，图37B是从其后面看的透视图。在图37A中，该数码相机具备释放按钮801、主开关802、取景器803、闪光804、镜头805、镜头筒806、以及机壳807。
此外，在图37B中，具备目镜取景器811、监视器812、以及操作按钮813。
当释放按钮801按到一半位置时，聚焦机制和曝光机制工作，当释放按钮按到最低位置时，快门开启。
通过按下或旋转主开关802，打开或关闭数码相机的电源。
取景器803配置于数码相机正面上的镜头805的上部，用于从图37B所示的目镜取景器811确认拍摄范围和焦点位置。
闪光804配置于数码相机的正面的上部，并且当目标亮度不够强时，在释放按钮被按下，且快门被开启的同时，发射辅助光。
镜头805配置于数码相机的正面，由聚焦镜头、变焦镜头等构成，并且镜头805、未图示的快门及光圈构成照相光学系统。此外，在镜头的后面设置有成像元件如CCD(电荷耦合装置)等。
镜头筒806移动镜头位置，以调整聚焦镜头、变焦镜头等的焦点，并且当拍摄时，通过滑出镜透筒，使镜头805向前移动。此外，在携带时，使镜头805向后移动成紧缩状态。注意，在本实施例中，采用通过滑出镜头筒来缩放拍摄目标的结构，然而，不局限于该结构，可以为通过框体807内的照相光学系统的结构能够缩放拍摄而不滑出镜头筒的数码相机。
目镜取景器811设置于数码相机的背面上部，是为了当确认拍摄的范围或焦点位置时接目而设置的取景器。
操作按钮813是设置在数码相机的背面的各种功能的按钮，并且由设定按钮、菜单按钮、显示按钮、功能按钮、选择按钮等构成。
通过将本发明的光传感器嵌入在图37A和37B所示的照相机中，光传感器能够检测光是否存在以及光强度，由此可以进行照相机的曝光调节等。
此外，本发明的光传感器可以应用于其它电子设备，例如投影电视机和导航系统等。换句话说，本发明的光传感器只要是需要检测光的设备，就可以用于任何电子设备。
注意，本实施例可以与实施方式及其他实施例的任何记载组合。
根据本发明，可以制造一种半导体器件及光电转换装置，其中提高电路运作的稳定性的同时抑制产品的不均匀性。此外，通过嵌入本发明的半导体器件及光电转换装置，可以获得电路运作稳定且可靠性到的电气设备。
本申请基于2006年4月28日向日本专利局递交的序列号为NO.2006-126017的日本专利申请，该申请的全部内容通过引用被结合在本申请中。

Claims (20)

1.一种半导体器件，包括：
电流镜电路；以及
电连接到所述电流镜电路的光电转换装置，
其中，所述电流镜电路包括：
具有第一栅电极、第一源电极、以及第一漏电极的第一晶体管；
具有第二栅电极、第二源电极、以及第二漏电极的第二晶体管；
电连接到所述第一漏电极和所述第二漏电极的第一端子；
电连接到所述第一源电极和所述第二源电极的第二端子；
在第一路径中的第一电阻，所述第一路径是从所述第一端子经过所述第一漏电极和所述第一源电极到所述第二端子的路径；以及
在第二路径中的第二电阻，所述第二路径是从所述第一栅电极到接点的路径，
其中，所述第一栅电极通过所述接点电连接到所述第二栅电极，
其中，所述第一栅电极电连接到所述第一漏电极，并且
其中，所述第一栅电极、所述第一源电极、所述第一漏电极、所述第二栅电极、所述第二源电极、以及所述第二漏电极分别具有寄生电阻。
2.一种半导体器件，包括：
具有第一栅电极、第一源电极、以及第一漏电极的第一晶体管；
具有第二栅电极、第二源电极、以及第二漏电极的第二晶体管；
电连接到所述第一漏电极和所述第二漏电极的第一端子；
电连接到所述第一源电极和所述第二源电极的第二端子；
在第一路径中的第一电阻，所述第一路径是从所述第一端子经过所述第一漏电极和所述第一源电极到所述第二端子的路径；以及
在第二路径中的第二电阻，所述第二路径是从所述第一栅电极到接点的路径，
其中，所述第一栅电极通过所述接点电连接到所述第二栅电极，
其中，所述第一栅电极电连接到所述第一漏电极，
其中，所述第一栅电极、所述第一源电极、所述第一漏电极、所述第二栅电极、所述第二源电极、以及所述第二漏电极分别具有寄生电阻，
其中，所述第一路径的电阻值与第三路径的电阻值大致相同，所述第三路径是从所述第一端子经过所述第二漏电极和所述第二源电极到所述第二端子的路径，并且
其中，所述第三路径的电阻值与第四路径的电阻值大致相同，所述第四路径是从所述第二栅电极到所述接点的路径。
3.一种半导体器件，包括：
具有第一栅电极、第一源电极、以及第一漏电极的第一晶体管；
具有第二栅电极、第二源电极、以及第二漏电极的第二晶体管；
电连接到所述第一漏电极和所述第二漏电极的第一端子；
电连接到所述第一源电极和所述第二源电极的第二端子；
在第一路径中的第一电阻，所述第一路径是从所述第一端子经过所述第一漏电极和所述第一源电极到所述第二端子的路径；
在第二路径中的第二电阻，所述第二路径是从所述第一端子经过所述第二漏电极和所述第二源电极到所述第二端子的路径；以及
在第三路径中的第三电阻，所述第三路径是从所述第一栅电极到接点的路径，
其中，所述第一栅电极通过所述接点电连接到所述第二栅电极，
其中，所述第一栅电极电连接到所述第一漏电极，
其中，所述第一路径的电阻值与所述第二路径的电阻值大致相同，并且
其中，所述第三路径的电阻值与第四路径的电阻值大致相同，所述第四路径是从所述第二栅电极到所述接点的路径。
4.一种半导体器件，包括：
具有第一栅电极、第一源电极、以及第一漏电极的第一晶体管；
具有第二栅电极、第二源电极、以及第二漏电极的第二晶体管；
电连接到所述第一漏电极和所述第二漏电极的第一端子；
电连接到所述第一源电极和所述第二源电极的第二端子；
在所述第一端子和所述第一漏电极之间的第一电阻；
在所述第二端子和所述第一源电极之间的第二电阻；
在所述第一端子和所述第二漏电极之间的第三电阻；
在所述第二端子和所述第二源电极之间的第四电阻；
在所述第一栅电极和接点之间的第五电阻；以及
在所述第二栅电极和所述接点之间的第六电阻，
其中，所述第一栅电极通过所述接点电连接到所述第二栅电极，
其中，所述第一栅电极电连接到所述第一漏电极，
其中，从所述第一端子经过所述第一电阻和所述第二电阻到所述第二端子的路径的电阻值与从所述第一端子经过所述第三电阻和所述第四电阻到所述第二端子的路径的电阻值大致相同，并且
其中，从所述第一栅电极到所述接点的路径的电阻值与从所述第二栅电极到所述接点的路径的电阻值大致相同。
5.一种半导体器件，包括：
具有第一栅电极、第一源电极、以及第一漏电极的第一晶体管；
具有第二栅电极、第二源电极、以及第二漏电极的第二晶体管；
电连接到所述第一漏电极和所述第二漏电极的第一端子；
电连接到所述第一源电极和所述第二源电极的第二端子；
在所述第一端子和所述第一晶体管之间的光电转换装置；
在第一路径中的第一电阻，所述第一路径是从所述第一端子经过所述第一漏电极和所述第一源电极到所述第二端子的路径；
在第二路径中的第二电阻，所述第二路径是从所述第一端子经过所述第二漏电极和所述第二源电极到所述第二端子的路径；以及
在第三路径中的第三电阻，所述第三路径是从所述第一栅电极到接点的路径，
其中，所述第一栅电极通过所述接点电连接到所述第二栅电极，
其中，所述第一栅电极电连接到所述第一漏电极，
其中，所述第一路径的电阻值与所述第二路径的电阻值大致相同，并且
其中，所述第三路径的电阻值与第四路径的电阻值大致相同，所述第四路径是从所述第二栅电极到所述接点的路径。
6.根据权利要求1的半导体器件，其中，所述第一电阻和所述第二电阻各有包括与所述栅电极相同的材料的布线。
7.根据权利要求2的半导体器件，其中，所述第一电阻和所述第二电阻各有包括与所述栅电极相同的材料的布线。
8.根据权利要求3的半导体器件，其中，所述第一电阻、所述第二电阻、以及所述第三电阻备有包括与所述栅电极相同的材料的布线。
9.根据权利要求4的半导体器件，其中，所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻、所述第五电阻、以及所述第六电阻各有包括与所述栅电极相同的材料的布线。
10.根据权利要求5的半导体器件，其中，所述第一电阻、所述第二电阻、以及所述第三电阻各有包括与所述栅电极相同的材料的布线。
11.根据权利要求1的半导体器件，其中，所述第一电阻和所述第二电阻各有包括与所述源电极及所述漏电极相同的材料的布线。
12.根据权利要求2的半导体器件，其中，所述第一电阻和所述第二电阻各有包括与所述第一及第二源电极和所述第一及第二漏电极相同的材料的布线。
13.根据权利要求3的半导体器件，其中，所述第一电阻、所述第二电阻、以及所述第三电阻各有包括与所述第一及第二源电极和所述第一及第二漏电极相同的材料的布线。
14.根据权利要求4的半导体器件，其中，所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻、所述第五电阻、以及所述第六电阻各有包括与所述第一及第二源电极和所述第一及第二漏电极相同的材料的布线。
15.根据权利要求5的半导体器件，其中，所述第一电阻、所述第二电阻、以及所述第三电阻各有包括与所述第一及第二源电极和所述第一及第二漏电极相同的材料的布线。
16.根据权利要求1的半导体器件，其中，所述第一电阻和所述第二电阻各有包括与所述源区及所述漏区相同的材料的布线。
17.根据权利要求2的半导体器件，其中，所述第一电阻和所述第二电阻各有包括与所述第一及第二源区和所述第一及第二漏区相同的材料的布线。
18.根据权利要求3的半导体器件，其中，所述第一电阻、所述第二电阻、以及所述第三电阻各有包括与所述第一及第二源区和所述第一及第二漏区相同的材料的布线。
19.根据权利要求4的半导体器件，其中，所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻、所述第五电阻、以及所述第六电阻各有包括与所述第一及第二源区和所述第一及第二漏区相同的材料的布线。
20.根据权利要求5的半导体器件，其中，所述第一电阻、所述第二电阻、以及所述第三电阻各有包括与所述第一及第二源区和所述第一及第二漏区相同的材料的布线。
CN2007101009535A 2006-04-28 2007-04-28 半导体器件 Expired - Fee Related CN101064496B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-126017 2006-04-28
JP2006126017 2006-04-28
JP2006126017 2006-04-28

Publications (2)

Publication Number Publication Date
CN101064496A true CN101064496A (zh) 2007-10-31
CN101064496B CN101064496B (zh) 2011-07-06

Family

ID=38542045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101009535A Expired - Fee Related CN101064496B (zh) 2006-04-28 2007-04-28 半导体器件

Country Status (6)

Country Link
US (2) US7667272B2 (zh)
EP (1) EP1857907B1 (zh)
KR (1) KR101373034B1 (zh)
CN (1) CN101064496B (zh)
DE (1) DE602007002105D1 (zh)
TW (1) TWI431931B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136827A (zh) * 2011-05-10 2011-07-27 覃超 可补偿输入失调电压的差分放大器及补偿方法
CN106257427A (zh) * 2015-06-17 2016-12-28 台湾积体电路制造股份有限公司 热检测电路
CN111627906A (zh) * 2019-02-28 2020-09-04 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11670586B2 (en) 2019-02-28 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with source resistor and manufacturing method thereof

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923800B2 (en) * 2006-12-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8354724B2 (en) * 2007-03-26 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2009014155A1 (en) 2007-07-25 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
US8363365B2 (en) * 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5448584B2 (ja) * 2008-06-25 2014-03-19 株式会社半導体エネルギー研究所 半導体装置
WO2010035608A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5343510B2 (ja) * 2008-10-29 2013-11-13 ミツミ電機株式会社 半導体装置
JP2011254338A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 半導体装置
US9117958B2 (en) 2010-06-25 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device comprising photoelectric conversion element
JP5646360B2 (ja) * 2011-02-04 2014-12-24 株式会社東芝 半導体装置
US8698480B2 (en) 2011-06-27 2014-04-15 Micron Technology, Inc. Reference current distribution
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11971735B2 (en) * 2019-11-01 2024-04-30 Texas Instruments Incorporated Low area frequency compensation circuit and method

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4334198A (en) * 1980-04-24 1982-06-08 Rca Corporation Biasing of transistor amplifier cascades
US4620212A (en) * 1982-05-28 1986-10-28 Nec Corporation Semiconductor device with a resistor of polycrystalline silicon
US4686487A (en) * 1986-07-28 1987-08-11 Commodore Business Machines, Inc. Current mirror amplifier
JPH03108758A (ja) * 1989-09-22 1991-05-08 Toshiba Corp ペアトランジスタおよびそれを利用する電子回路
JPH0637558A (ja) 1992-07-20 1994-02-10 Nkk Corp 増幅回路
JP3300534B2 (ja) * 1993-09-13 2002-07-08 株式会社東芝 電子回路
JP3203996B2 (ja) * 1994-11-01 2001-09-04 三菱電機株式会社 電流−電圧変換アンプのテスト回路
JP3444093B2 (ja) 1996-06-10 2003-09-08 株式会社デンソー 光センサ回路
US6287888B1 (en) 1997-12-26 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and process for producing photoelectric conversion device
JP3844613B2 (ja) 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
JP3319406B2 (ja) * 1998-09-18 2002-09-03 日本電気株式会社 比較増幅検出回路
US6255897B1 (en) * 1998-09-28 2001-07-03 Ericsson Inc. Current biasing circuit
US5977759A (en) * 1999-02-25 1999-11-02 Nortel Networks Corporation Current mirror circuits for variable supply voltages
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP2003100992A (ja) 2001-06-21 2003-04-04 Toshiba Corp センスアンプ
US7068552B2 (en) * 2001-06-21 2006-06-27 Kabushiki Kaisha Toshiba Sense amplifier
US7193619B2 (en) 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP2003204067A (ja) 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
JP4030758B2 (ja) 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP4089289B2 (ja) * 2002-05-17 2008-05-28 株式会社日立製作所 画像表示装置
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
US6876233B1 (en) * 2003-02-15 2005-04-05 Medtronics, Inc. DC cancellation apparatus and method
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
JP4827396B2 (ja) 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
US7691686B2 (en) 2004-05-21 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4817636B2 (ja) * 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7492028B2 (en) * 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136827A (zh) * 2011-05-10 2011-07-27 覃超 可补偿输入失调电压的差分放大器及补偿方法
CN102136827B (zh) * 2011-05-10 2013-11-06 覃超 可补偿输入失调电压的差分放大器及补偿方法
CN106257427A (zh) * 2015-06-17 2016-12-28 台湾积体电路制造股份有限公司 热检测电路
CN106257427B (zh) * 2015-06-17 2019-05-07 台湾积体电路制造股份有限公司 热检测电路
CN111627906A (zh) * 2019-02-28 2020-09-04 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11670586B2 (en) 2019-02-28 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with source resistor and manufacturing method thereof
CN111627906B (zh) * 2019-02-28 2024-02-23 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
DE602007002105D1 (de) 2009-10-08
EP1857907B1 (en) 2009-08-26
TW200805875A (en) 2008-01-16
CN101064496B (zh) 2011-07-06
TWI431931B (zh) 2014-03-21
US7667272B2 (en) 2010-02-23
US20100140456A1 (en) 2010-06-10
EP1857907A1 (en) 2007-11-21
US9041112B2 (en) 2015-05-26
KR20070106459A (ko) 2007-11-01
KR101373034B1 (ko) 2014-03-11
US20070252213A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
CN101064496A (zh) 半导体器件
CN1294619C (zh) 半导体器件及其制造方法
CN1242489C (zh) 半导体器件及其制造方法
CN1237386C (zh) 液晶显示装置的制造方法
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1293601C (zh) 半导体器件生产系统、激光装置以及激光辐射方法
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1180457C (zh) 半导体器件的制造方法和电子设备的制造方法
CN1877269A (zh) 光电转换装置及其制造方法
CN1296643A (zh) 薄膜晶体管、液晶面板和它们的制造方法
CN1389900A (zh) 制造半导体器件的方法
CN1248295C (zh) 一种制造半导体器件的方法
CN1516211A (zh) 场致发射器件及其制造方法
CN1296761C (zh) 液晶显示装置
CN1421901A (zh) 半导体制造装置
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN1909751A (zh) 发光装置及其制造方法
CN1822385A (zh) 显示装置
CN1423305A (zh) 制造半导体器件的方法
CN101048868A (zh) 具有三维层叠结构的半导体器件的制造方法
CN1359140A (zh) 半导体设备及其制造方法
CN1532947A (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN101057339A (zh) 无定形氧化物和场效应晶体管
CN1518128A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110706

CF01 Termination of patent right due to non-payment of annual fee