TWI431931B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI431931B
TWI431931B TW096113518A TW96113518A TWI431931B TW I431931 B TWI431931 B TW I431931B TW 096113518 A TW096113518 A TW 096113518A TW 96113518 A TW96113518 A TW 96113518A TW I431931 B TWI431931 B TW I431931B
Authority
TW
Taiwan
Prior art keywords
wiring
electrode
path
terminal
tft
Prior art date
Application number
TW096113518A
Other languages
English (en)
Other versions
TW200805875A (en
Inventor
Atsushi Hirose
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200805875A publication Critical patent/TW200805875A/zh
Application granted granted Critical
Publication of TWI431931B publication Critical patent/TWI431931B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明係關於一種半導體裝置，特別關於由薄膜半導體元件構成的半導體裝置、以及其製造方法。
一般而言，電流鏡電路大多用作顯示器等的電源電路的一部分。電源電路由類比電路構成，其穩定的運作依賴於偏壓電路的性能。在設計高性能類比電路或低電壓運作電路的情況下，偏壓電路的設計很重要。
在現有的放大電路中，有藉由多級連接薄膜電晶體(TFT)改善性能的電路(例如，參照專利文獻1)。
〔專利文獻1〕日本特開平第6－37558號公報
現有的放大電路大多是包括補償電路的多級結構的電路，並且需要很大的電源電壓。從節約能量、高性能化等很多觀點上來看，在構成電氣電路之際需要穩定地供應電源電壓。
然而，由如上所述的TFT構成的放大電路具有如下問題，即，因構成TFT的導電層、連接到此的佈線的佈線電阻和接觸電阻等寄生電阻而導致運作不穩定。
作為放大電路的運作不穩定的原因，可以舉出如下原因，即，構成TFT的導電層、連接到此的佈線由不同的材料形成，或者，由於其寬度或長度不同，寄生電阻的值互相不同，而導致構成放大電路的每個TFT的寄生電阻不平衡。
放大電路的運作不穩定導致其輸出電流值不穩定。這是因為構成電路的TFT在容易受到特性不均勻的影響的區域中運作的緣故。
本發明的半導體裝置具有電阻、放大電路，並且藉由添加電阻而調整放大電路內的寄生電阻值，以使放大電路穩定地運作。換言之，藉由形成對應於放大電路內的寄生電阻值的補償電阻來使電阻平衡，而可以穩定地運作。由此，還可以在半導體裝置中使基板面內的輸出為一定。
注意，在本說明書中，半導體裝置是指具有半導體層的裝置，還將包括具有半導體層的元件的裝置整體稱為半導體裝置。
本發明係關於一種具有使電源電壓低電壓化，使得放大電路穩定地運作的功能的半導體裝置。
本發明係關於一種半導體裝置，其中在電流鏡電路中對於該電流鏡電路內的寄生電阻設置有補償該寄生電阻的補償電阻。
在本發明中，該電流鏡電路具有至少兩個薄膜電晶體。
在本發明中，該薄膜電晶體包括：具有通道形成區域、源區或汲區的島狀半導體膜；閘極絕緣膜；閘極電極；以及源極電極或汲極電極，且該補償電阻補償該閘極電極的寄生電阻。
在本發明中，該薄膜電晶體包括：具有通道形成區域、源區或汲區的島狀半導體膜；閘極絕緣膜；閘極電極；以及源極電極或汲極電極，且該補償電阻補償該源極電極的寄生電阻。
在本發明中，該薄膜電晶體包括：具有通道形成區域、源區或汲區的島狀半導體膜；閘極絕緣膜；閘極電極；以及源極電極或汲極電極，並且該補償電阻補償該汲極電極的寄生電阻。
本發明係關於一種半導體裝置，包括：具有閘極電極、源極電極、以及汲極電極的第一電晶體；具有閘極電極、源極電極、以及汲極電極的第二電晶體；電連接到第一電晶體的汲極電極、第二電晶體的汲極電極的第一端子；以及電連接到第一電晶體的源極電極、第二電晶體的源極電極的第二端子，其中，該第一電晶體的閘極電極藉由接點連接到該第二電晶體的閘極電極，且該第一電晶體的閘極電極電連接到該第一電晶體的汲極電極，其中，在第一路徑和第二路徑的一個或兩個形成補償電阻，以使該第一路徑的電阻值和該第二路徑的電阻值大致相同，該第一路徑是從該第一端子經過該第一電晶體的汲極電極及該第一電晶體的源極電極到第二端子的路徑，而該第二路徑是從該第一端子經過該第二電晶體的汲極電極及該第二電晶體的源極電極到第二端子的路徑，並且，在第三路徑和第四路徑的一個或兩個形成補償電阻，以使該第三路徑的電阻值和該第四路徑的電阻值大致相同，該第三路徑是從該第一電晶體的閘極電極到該接點的路徑，而該第四路徑是從該第二電晶體的閘極電極到該接點的路徑。
在本發明中，該補償電阻具有包含與該閘極電極相同的材料的佈線。
在本發明中，該補償電阻具有包含與該源極電極或汲極電極相同的材料的佈線。
在本發明中，該補償電阻具有包含與該源區或汲區相同的材料的佈線。
注意，在本發明中，電極的寄生電阻包括電極的接觸電阻及連接於電極的佈線電阻。
本發明的半導體裝置具有一種藉由添加的電阻補償各種寄生電阻，使得放大電路穩定地運作的功能。穩定的放大電路可以實現偏壓電路的運作電壓的均勻化、以及電路的電特性的均勻化，從而可以供應具有更高精度的產品。
參照圖1至圖14B、圖43、以及圖44來說明本實施例模式。
但是，本發明可以藉由多種不同的方式來實施，所屬技術領域的普通技術人員可以根容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下的實施例模式所記載的內容中。
注意，在說明本實施例模式的全部附圖中，對同一部分或具有同樣功能的部分附加同一附圖標記，並且省略對此重復說明。
圖1所示的電流鏡電路由參考側的TFT和輸出側的TFT這至少兩個TFT構成。為了使電流鏡電路的輸出為穩定，而適當地控制相當於參考側的TFT和輸出側的TFT的汲極部及源極部的電阻的電阻值，由此在基板面內控制電路的特性變動。
由n通道TFT構成的電流鏡電路由參考側的TFT104和輸出側的TFT105構成(參照圖1)。藉由對參考側的TFT104和輸出側的TFT105的閘極部以端子103為準施加相同的電壓，從而以流入參考側的TFT104的電流為準控制流入輸出側的TFT105的電流。
此時，在寄生電阻106和寄生電阻109、寄生電阻107和寄生電阻110、以及寄生電阻108和寄生電阻111因佈線電阻和電路連接部電阻等而不均勻，而且該寄生電阻106和寄生電阻109、該寄生電阻107和寄生電阻110、以及該寄生電阻108和寄生電阻111分別相當於參考側的TFT104和輸出側的TFT105的閘極部的電阻、汲極電阻、以及源極電阻的情況下，即使對參考側的TFT104和輸出側的TFT105的閘極部施加相同的電壓，也不能如所設計那樣將與流入到參考側的TFT104的電流相同量的電流流入到輸出側的TFT105，而成為輸出電流量處於與目的不同的值的原因。這是在參考側的TFT104和輸出側的TFT105分別存在多個的情況下特別顯著的。
為了補償這種問題，本發明適當地控制相當於參考側的TFT104和輸出側的TFT105的閘極部、汲極部、以及源極部的電阻值。
進一步說明如下情況，即，使用一級的電流鏡放大電路，以便實現放大電路的低電壓運作的同時，減少TFT特性的不均勻性。
如圖1所示，本實施例模式的半導體裝置包括具有由電晶體104及105構成的電流鏡電路122、電源(偏壓)101、端子102、以及端子103的電路123。此外，電晶體104及105存在有寄生電阻106至111，還具有用於補償這些寄生電阻的電阻112至117。在本說明書中，將像這樣補償寄生電阻的電阻還稱為“補償電阻”。在本實施例模式中，作為電晶體104及105使用薄膜電晶體(TFT)，而且電晶體104及105由n通道型TFT形成。補償電阻112至117分別補償TFT的閘極電極的寄生電阻、源極電極及汲極電極的一個寄生電阻、源極電極及汲極電極的另一個寄生電阻中的任何一個寄生電阻。
注意，閘極電極的寄生電阻、源極電極或汲極電極的一個寄生電阻、源極電極或汲極電極的另一個寄生電阻分別包含電極的接觸電阻、以及與電極連接的佈線電阻。
作為以電壓取出輸出信號方式的方法，有藉由負荷電阻RL 轉換為電壓的方法，該電壓的方式是一般而言很容易處理信號的。具體而言，如圖4所示，在包括電流鏡電路122的電路123、電源125、輸出端子124、負荷電阻RL 的電路中，可以使用負荷電阻RL 將輸出信號轉換為電壓，而且以電壓的方式從輸出端子124到外部取出輸出信號。以下說明將包括圖1的電流鏡電路122的電路123組合到圖4的電路而成的電路。
在圖1中，構成電流鏡電阻122的TFT104的閘極電極藉由TFT104的寄生電阻106、TFT105的寄生電阻109、電阻112、以及電阻115電連接到構成電流鏡電路122的另一個TFT105的閘極電極，進一步藉由TFT104的寄生電阻106、以及電阻112電連接到TFT104的源極電極和汲極電極的一個即汲極電極(也稱為汲極端子)。
TFT104的汲極端子藉由TFT104的寄生電阻107、以及電阻113電連接到端子102，進一步藉由TFT104的寄生電阻107、TFT105的寄生電阻110、電阻113、以及電阻116電連接到TFT105的汲極端子。
TFT104的源極電極和汲極電極的另一個即源極電極(也稱為源極端子)藉由TFT104的寄生電阻108、以及電阻114電連接到端子103，進一步藉由TFT104的寄生電阻108、TFT105的寄生電阻111、電阻114、以及電阻117電連接到TFT105的源極端子。
在本實施例模式中，包括電流鏡電路122的電路123的端子103藉由負荷電阻RL 電連接到電源125的低電位側。此時，可以省略包括電流鏡電路122的電路123內的電源101。
在圖1中，構成電流鏡電路122的TFT105的閘極電極藉由TFT105的寄生電阻109、以及電阻115電連接到TFT104的汲極端子。TFT105的汲極端子藉由TFT105的寄生電阻110、以及電阻116電連接到端子102。TFT105的源極端子藉由TFT105的寄生電阻111、以及電阻117電連接到端子103。
此外，TFT104和TFT105的閘極電極互相連接，因此施加共同電位。
圖1顯示由兩個TFT構成的電流鏡電路的例子。此時，在TFT104和105具有同一特性的情況下，參考電流和輸出電流的比率為1：1的關係。
圖2及圖3顯示使輸出值為n倍的電路結構。圖2的電路結構相當於使圖1的TFT105為n個的結構。如圖2所示，藉由使n通道型TFT104和n通道型TFT105的比率為1：n，可以使輸出值為n倍。這是與增加TFT的通道寬度W，而且使能夠流入TFT的電流的容許量為n倍同樣的原理。
例如，在將輸出值設計為100倍的情況下，藉由並聯連接一個n通道型TFT104和一百個n通道型TFT105，可以獲得目的電流。
圖3顯示圖2中的電路118i(電路118a、電路118b等)的詳細電路結構。
圖3的電路結構是基於圖1的電路結構的，並且相同的元件由相同的附圖標記表示。換言之，TFT105i的閘極電極藉由寄生電阻109i及115i電連接到119i，並且TFT105i的汲極端子藉由寄生電阻110i及電阻116i電連接到端子120i。此外，TFT105i的源極端子藉由寄生電阻111i及電阻117i電連接到端子121i。
注意，為了說明圖2中的電路118a、電路118b等，將其中一個的電路118i示於圖3。由於電路118i是基於圖1的電路結構，因此在圖3中附有i的附圖標記是與圖1中的不附有i的附圖標記相同的。換言之，例如圖1的TFT105和圖3的TFT105i是相同的，並且圖1的電阻116和圖3的電阻116i是相同的。進一步，在圖2中，附有a及b的附圖標記分別是與圖1中不附有a及b的附圖標記相同的附圖標記。
因此，在圖2中，n通道型TFT105由n個n通道型TFT105a、105b、105i等構成。由此，流入TFT104的電流以放大為n倍的方式輸出。
注意，在圖2及圖3中，表示與圖1相同的部分由相同的附圖標記來表示。
此外，在圖1中，將電流鏡電路122表示為使用n通道型TFT的等效電路，但是也可以使用p通道型TFT而代替該n通道型TFT。
圖5所示的等效電路表示由p通道型TFT形成放大電路的情況。如圖5所示，將由p通道型TFT201及202等構成的電流鏡電路203的端子102電連接到電源101的高電位側，並且將其端子103藉由負荷電阻RL 電連接到電源101的低電位側。在使用包括該電流鏡電路203的電路204作為圖4的電路123的情況下，可以使用電源125而代替電路204內的電源101。
將圖1中的包括補償電阻112至117、TFT104及105的電路123的截面圖示於圖6至圖11。
在圖6至圖11中，標記210、212、以及213分別表示基板、底絕緣膜、以及閘極絕緣膜。
此外，連接電極285、端子電極281、TFT104的源極電極或汲極電極282、以及TFT105的源極電極或汲極電極283為高熔點金屬膜和低電阻金屬膜(鋁合金或純鋁等)的疊層結構。在此，源極電極或汲極電極282及283為順序層疊鈦膜(Ti膜)、鋁膜(Al膜)、以及Ti膜而成的三層結構。
在圖6中，佈線400及佈線401、佈線410及佈線411、佈線420及佈線421、佈線430及佈線431、佈線440及佈線441、以及佈線450及佈線451分別形成一個電阻。該電阻相當於圖1的電阻112至117中的任何一個。就是說，佈線400及佈線401、佈線410及佈線411、佈線420及佈線421、佈線430及佈線431、佈線440及佈線441、以及佈線450及佈線451的組合中的任何一個相當於電阻112至117中的任何一個。
佈線400、佈線410、佈線420、佈線430、佈線440、以及佈線450由與TFT104及105的閘極電極相同的材料、相同的方法形成。
佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451由與源極電極或汲極電極282(或283)相同的材料、相同的方法形成。
在圖7中，佈線400、佈線410、佈線420、佈線430、佈線440、以及佈線450分別是一個電阻，並且相當於圖1的電阻112至117中的任何一個。
佈線400、佈線410、佈線420、佈線430、佈線440、以及佈線450由與TFT104及105的閘極電極相同的材料、相同的方法形成。
在圖8中，佈線403及佈線404、佈線413及佈線414、佈線423及佈線424、佈線433及佈線434、佈線443及佈線444、以及佈線453及佈線454分別形成一個電阻。該電阻相當於圖1的電阻112至117中的任何一個。就是說，佈線403及佈線404、佈線413及佈線414、佈線423及佈線424、佈線433及佈線434、佈線443及佈線444、以及佈線453及佈線454的組合中的任何一個相當於電阻112至117中的任何一個。
佈線403、佈線413、佈線423、佈線433、佈線443、以及佈線453由與源區或汲區相同的材料、相同的方法形成。
佈線404、佈線414、佈線424、佈線434、佈線444、以及佈線454由與源極電極或汲極電極282(或283)相同的材料、相同的方法形成。
在圖9中，佈線403、佈線413、佈線423、佈線433、佈線443、以及佈線453分別是一個電阻，並且相當於圖1的電阻112至117中的任何一個。
佈線403、佈線413、佈線423、佈線433、佈線443、以及佈線453由與TFT104及105的源區或汲區相同的材料、相同的方法形成。
在圖10中，佈線405及佈線406、佈線415及佈線416、佈線425及佈線426、佈線435及佈線436、佈線445及佈線446、以及佈線455及佈線456分別形成一個電阻。該電阻相當於圖1的電阻112至117中的任何一個。就是說，佈線405及佈線406、佈線415及佈線416、佈線425及佈線426、佈線435及佈線436、佈線445及佈線446、以及佈線455及佈線456的組合中的任何一個相當於電阻112至117中的任何一個。
在圖10中，佈線405、佈線415、佈線425、佈線435、佈線445、以及佈線455由與TFT104及105的源區或汲區相同的材料、相同的方法形成。
佈線406、佈線416、佈線426、佈線436、佈線446、以及佈線456由與TFT104及105的閘極電極相同的材料、相同的方法形成。
在圖11中，佈線407、佈線417、佈線427、佈線437、佈線447、以及佈線457分別是一個電阻，並且相當於圖1的電阻112至117中的任何一個。
佈線407、佈線417、佈線427、佈線437、佈線447、以及佈線457由與源極電極或汲極電極282(或283)相同的材料、相同的方法形成。
在圖6中的佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451為高熔點金屬膜和低電阻金屬膜的疊層結構。
在圖8中的佈線404、佈線414、佈線424、佈線434、佈線444、以及佈線454為高熔點金屬膜和低電阻金屬膜的疊層結構。
在圖11中的佈線407、佈線417、佈線427、佈線437、佈線447、以及佈線457為高熔點金屬膜和低電阻金屬膜的疊層結構。
此外，在圖6至圖11中的連接電極285、端子電極281、TFT104的源極電極或汲極電極282、以及TFT105的源極電極或汲極電極283為高熔點金屬膜和低電阻金屬膜的疊層結構。
作為這種低電阻金屬膜，可以舉出鋁合金膜或純鋁膜等。此外，在本實施例模式中，將這種高熔點金屬膜和低電阻金屬膜的疊層結構為順序層疊鈦膜(Ti膜)、鋁膜(Al膜)、以及Ti膜而成的三層結構。
此外，也可以由單層導電膜形成，而代替高熔點金屬膜和低電阻金屬膜的疊層結構。作為這種單層導電膜，可以使用由如下材料構成的單層膜，該材料為選自鈦(Ti)、鎢(W)、鉭(Ta)、鉬(Mo)、釹(Nd)、鈷(Co)、鋯(Zr)、鋅(Zn)、銣(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、以及鉑(Pt)的元素、以該元素為主要成分的合金材料或化合物材料、或者這些的氮化物，例如氮化鈦、氮化鎢、氮化鉭、氮化鉬。
像這樣，藉由使佈線401、佈線411、佈線421、佈線431、佈線441、佈線451、佈線404、佈線414、佈線424、佈線434、佈線444、佈線454、佈線407、佈線417、佈線427、佈線437、佈線447、佈線457、運接電極285、端子電極281、TFT104的源極電極或汲極電極282、以及TFT105的源極電極或汲極電極283為單層膜，可以在製造方法中減少形成膜的次數。
圖12A顯示在上述圖6中的佈線400及佈線401、佈線410及佈線411、佈線420及佈線421、佈線430及佈線431、佈線440及佈線441、以及佈線450及佈線451的佈局例子。
圖12B顯示在上述圖7中的佈線400、佈線410、佈線420、佈線430、佈線440、以及佈線450的佈局例子。
圖13A顯示在圖8中的佈線403及佈線404、佈線413及佈線414、佈線423及佈線424、佈線433及佈線434、佈線443及佈線444、以及佈線453及佈線454的佈局例子。
圖13B顯示在圖9中的佈線403、佈線413、佈線423、佈線433、佈線443、以及佈線453的佈局例子。
圖14A顯示在圖10中的佈線405及佈線406、佈線415及佈線416、佈線425及佈線426、佈線435及佈線436、佈線445及佈線446、以及佈線455及佈線456的佈局例子。
圖14B顯示在圖11中的佈線407、佈線417、佈線427、佈線437、佈線447、以及佈線457的佈局例子。
圖12A是一個電阻的俯視圖，並且相當於在圖6中的佈線400及佈線401、佈線410及佈線411、佈線420及佈線421、佈線430及佈線431、佈線440及佈線441、以及佈線450及佈線451的每一個。
在圖6中的佈線400、佈線410、佈線420、佈線430、佈線440、以及佈線450的每一個相當於圖12A的佈線470。此外，佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451的每一個相當於圖12A的佈線471。
此外，圖12B是一個電阻的俯視圖，並且佈線472相當於在圖7中的佈線400、佈線410、佈線420、佈線430、佈線440、以及佈線450的每一個。
圖13A是一個電阻的俯視圖，並且相當於在圖8中的佈線403及佈線404、佈線413及佈線414、佈線423及佈線424、佈線433及佈線434、佈線443及佈線444、以及佈線453及佈線454的每一個。
圖8中的佈線403、佈線413、佈線423、佈線433、佈線443、以及佈線453的每一個相當於圖13A的佈線473。此外，佈線404、佈線414、佈線424、佈線434、佈線444、以及佈線454的每一個相當於圖13A的佈線474。
此外，圖13B是一個電阻的俯視圖，並且佈線475相當於在圖9中的佈線403、佈線413、佈線423、佈線433、佈線443、以及佈線453的每一個。
圖14A是一個電阻的俯視圖，並且相當於在圖10中的佈線405及佈線406、佈線415及佈線416、佈線425及佈線426、佈線435及佈線436、佈線445及佈線446、以及佈線455及佈線456的每一個。
圖10中的佈線405、佈線415、佈線425、佈線435、佈線445、以及佈線455的每一個相當於圖14A的佈線476。此外，佈線406、佈線416、佈線426、佈線436、佈線446、以及佈線456的每一個相當於圖14A的佈線477。
圖14B是一個電阻的俯視圖，並且佈線478相當於在圖11中的佈線407、佈線417、佈線427、佈線437、佈線447、以及佈線457的每一個。
注意，圖1的電阻112至117都可以為不同的結構，而根據需要形成在圖6至圖11所示的電阻中不同結構的電阻。例如，也可以使電阻112為圖8所示的佈線403和佈線404的結構，而且使電阻113為圖7所示的佈線400的結構，以便形成圖1的電路123。
此外，在圖6至圖11中，顯示頂閘型TFT結構的實例，其中n通道型TFT 104及105包括一個通道形成區域(在本說明書中，稱為單閘結構)，然而，也可以使用具有多個通道形成區域的結構，以減少導通電流值的變化。
此外，為了減少截止電流值，也可以在n通道型TFT 104及105中提供輕摻雜汲極(LDD)區域。LDD區域是指在通道形成區域和源區或汲區之間以低濃度添加了雜質元素的區域，該源區或汲區藉由以高濃度添加雜質元素形成。藉由提供LDD區域，可以獲得減少汲區附近的電場並防止由於熱載流子注入引起的退化的效果。
此外，為了防止由於熱載流子引起的導通電流值的退化，也可以使n通道型TFT 104及105為LDD區域和閘極電極夾著閘極絕緣膜彼此重疊配置的結構(在本說明書中，稱為GOLD(閘極－汲極重疊的LDD)結構)。
與LDD區域和閘極電極沒有彼此重疊形成的情況相比，在使用GOLD結構的情況下，具有減少汲區附近的電場並且防止由於熱載流子注入引起的退化的效果。藉由採用這種GOLD結構，汲區附近的電場強度減少，防止熱載流子注入，從而有效地防止退化現象。
此外，構成電流鏡電路122的TFT 104及105不僅可以是頂閘型TFT，也可以是底閘型TFT，例如反交錯型TFT。
此外，佈線215與TFT 104的汲極佈線(也稱為汲極電極)或源極佈線(也稱為源極電極)相連。此外，附圖標記216及217表示絕緣膜，285表示連接電極。注意，較佳的使用由CVD方法形成的氧化矽膜作為絕緣膜217。藉由使絕緣膜217為由CVD方法形成的氧化矽膜，提高固定強度。
此外，端子電極250由與佈線215相同的方法形成，端子電極281由與連接電極285相同的方法形成。
此外，端子電極221藉由焊劑264安裝在基板260的電極261上。此外，端子電極222由與端子電極221相同的方法形成，並藉由焊劑263安裝在基板260的電極262上。
此外，在圖6中，佈線400與TFT104的閘極電極連接。此外，由與連接電極285相同方法形成的佈線401與TFT104的汲極電極連接。
此外，佈線410與TFT104的汲極電極連接。佈線411與包括電流鏡電路122的電路123的端子102連接。
此外，佈線420與TFT104的源極電極連接。佈線421與包括電流鏡電路122的電路123的端子103連接。
此外，佈線430與TFT105的閘極電極連接。佈線431藉由佈線400、以及佈線401與TFT104的閘極電極連接。
此外，佈線440與TFT105的汲極電極連接。佈線441與包括電流鏡電路122的電路123的端子102連接。
此外，佈線450與TFT105的源極電極連接。佈線451與包括電流鏡電路122的電路123的端子103連接。
此外，在圖7中，佈線400與TFT104的閘極電極、以及TFT104的汲極電極連接。
此外，佈線410與TFT104的汲極電極、以及包括電流鏡電路122的電路123的端子102連接。
此外，佈線420與TFT104的源極電極、以及包括電流鏡電路122的電路123的端子103連接。
此外，佈線430藉由TFT105的閘極電極、以及佈線400與TFT104的閘極電極連接。
此外，佈線440與TFT105的汲極電極、以及包括電流鏡電路122的電路123的端子102連接。
此外，佈線450與TFT105的源極電極、以及包括電流鏡電路122的電路123的端子103連接。
此外，在圖8中，佈線403與TFT104的閘極電極連接。佈線404與TFT104的汲極電極連接。
此外，佈線413與TFT104的汲極電極連接。佈線414與包括電流鏡電路122的電路123的端子102連接。
此外，佈線423與TFT104的源極電極連接。佈線424與包括電流鏡電路122的電路123的端子103連接。
此外，佈線433與TFT105的閘極電極連接。佈線434藉由佈線403、以及佈線404與TFT104的閘極電極連接。
此外，佈線443與TFT105的汲極電極連接。佈線444與包括電流鏡電路122的電路123的端子102連接。
此外，佈線453與TFT105的源極電極連接。佈線454與包括電流鏡電路122的電路123的端子103連接。
此外，在圖9中，佈線403與TFT104的閘極電極、以及TFT104的汲極電極連接。
此外，佈線413與TFT104的汲極電極、以及包括電流鏡電路122的電路123的端子102連接。
此外，佈線423與TFT104的源極電極、以及包括電流鏡電路122的電路123的端子103連接。
此外，由與佈線215相同方法形成的佈線433與TFT105的閘極電極、以及TFT104的閘極電極連接。
此外，佈線443與TFT105的汲極電極、以及包括電流鏡電路122的電路123的端子102連接。
此外，佈線453與TFT105的源極電極、以及包括電流鏡電路122的電路123的端子103連接。
此外，在圖10中，佈線405與TFT104的閘極電極連接，佈線406與TFT104的汲極電極連接。
此外，佈線415與TFT104的漏電極連接，佈線416與包括電流鏡電路122的電路123的端子102連接。
此外，佈線425與TFT104的源極電極連接，佈線426與包括電流鏡電路122的電路123的端子103連接。
此外，佈線435與TFT105的閘極電極連接，佈線436藉由佈線405、以及佈線406與TFT104的閘極電極連接。
此外，佈線445與TFT105的汲極電極連接，佈線446與包括電流鏡電路122的電路123的端子102連接。
此外，佈線455與TFT105的源極電極連接，佈線456與包括電流鏡電路122的電路123的端子103連接。
此外，在圖11中，佈線407與TFT104的閘極電極、以及TFT104的汲極電極連接。
此外，佈線417與TFT104的汲極電極、以及包括電流鏡電路122的電路123的端子102連接。
此外，佈線427與TFT104的源極電極、以及包括電流鏡電路122的電路123的端子103連接。
此外，佈線437與TFT105的閘極電極、以及TFT104的閘極電極連接。
此外，佈線447與TFT105的汲極電極、以及包括電流鏡電路122的電路123的端子102連接。
此外，佈線457與TFT105的源極電極、以及包括電流鏡電路122的電路123的端子103連接。
圖44顯示端子102、端子103、TFT104、TFT105、電阻112至117的電路圖，而圖43顯示圖44的俯視圖。注意，與圖1相同的部分由相同的附圖標記表示。
此外，在圖43及圖44中，以端子102為α，以TFT104的汲極端子為β，以TFT104的源極端子為γ，以TFT104的閘極電極為Φ，以TFT105的汲極端子為β’，以TFT105的源極端子為γ’，以TFT105的閘極電極為Φ’，以端子103為δ，並且以電阻112和電阻115的接點為ε。
在圖43中的電阻112至117對應於圖10及圖14A的電阻。佈線141、142、143由與TFT的源區或汲區相同的材料及相同的方法形成。此外，佈線151至156由與源極電極或汲極電極相同的材料或相同的方法形成。
如圖43所示，由與TFT的源區或汲區相同的材料形成的佈線(佈線141、142、143)的數量在電阻112至117之間不同。這是因為寄生電阻的106至111的電阻值彼此不同的緣故。
具體而言，例如，雖然電阻112形成有佈線141，但是關於電阻115，一個也沒有形成由與源區或汲區相同的材料形成的佈線。由於當使用與源區或汲區相同的材料形成佈線時，電阻值對應於佈線141增加，所以藉由調整由與源區或汲區相同的材料形成的佈線的數量，保持電阻值的平衡。
就是說，Φ－ε之間的寄生電阻106和電阻112的總合電阻值、以及Φ’－ε之間的寄生電阻109和電阻115的總合電阻值需要大致相等。此時，在Φ’－ε之間寄生電阻109比Φ－ε之間的寄生電阻106高與佈線161相同的程度，從而在電阻112形成佈線141來調整電阻值。
像這樣，藉由改變電阻112至117的每一個結構，可以調整電阻值。
在本發明中，為使電流鏡電路122穩定地運作而重要的是如下：α－β－γ－δ之間的電阻值和α－β’－γ’－δ之間的電阻值大致相同；並且Φ－ε之間的電阻值和Φ’－ε之間的電阻值大致相同。
注意，在圖43及圖44中，採用了圖10及圖14A的結構，然而，不必說，也可以採用具有圖6至圖9、圖11、圖12(A)~圖12(B)、圖13(A)~圖13B、以及圖14B的結構的電阻。
注意，若有必要，本實施例模式可以與實施例的任何記載組合。
實施例1
在本實施例中，參照圖15至圖20、以及圖32說明將本發明適用於包括光電轉換裝置的半導體裝置的情況。注意，與具體實施例模式相同的部分由相同的附圖標記表示。
首先，在基板(第一基板210)上形成元件。在此，作為基板210，使用玻璃基板之一的AN100。
接著，藉由電漿CVD方法形成將成為底絕緣膜212的包含氮的氧化矽膜(厚度100nm)，其上層疊形成半導體膜，例如包含氫的非晶矽膜(厚度54nm)而不暴露於空氣。此外，底絕緣膜212可以使用氧化矽膜、氮化矽膜和包含氮的氧化矽膜而層疊。例如，作為底絕緣膜212，也可以形成層疊厚度為50nm的包含氧的氮化矽膜和厚度為100nm的包含氮的氧化矽膜的膜。注意，包含氮的氧化矽膜或氮化矽膜用作防止來自玻璃基板的鹼金屬等雜質擴散的阻擋層。
接著，藉由固相生長方法、鐳射晶化方法、使用催化金屬的晶化方法等使上述非晶矽膜晶化，以形成具有晶體結構的半導體膜(晶體半導體膜)，例如多晶矽膜。這裏，藉由使用催化元素的晶化方法獲得多晶矽膜。藉由旋塗機將包含以重量計算為10ppm的鎳的溶液添加到非晶矽膜表面。注意，可以使用藉由濺射方法在整個表面上擴散鎳元素的方法而代替藉由旋塗機添加的方法。接著，執行加熱處理並晶化，以形成具有晶體結構的半導體膜(這裏為多晶矽膜)。這裏，在熱處理(500℃，1小時)之後，執行用於晶化的熱處理(550℃，4小時)來獲得多晶矽膜。
接著，使用稀氫氟酸等去除多晶矽膜表面上的氧化膜。此後，執行鐳射照射，以便增加晶化率，並且修復晶粒中留下的缺陷。
注意，在藉由鐳射晶化方法使非晶矽膜晶化來獲得結晶半導體膜的情況下，或者在獲得具有結晶結構的半導體膜之後，執行鐳射照射，以便修復晶粒中留下的缺陷的情況下，可以使用以下所說明的鐳射照射方法。
作為鐳射照射，可以使用連續振蕩型的雷射光束(CW雷射光束)或脈衝振蕩型的雷射光束(脈衝雷射光束)。在此可以使用的雷射光束為從選自如下雷射器的一種或多種中振蕩出來的雷射光束：氣體雷射器如Ar雷射器、Kr雷射器、受激準分子雷射器等；以被添加了作為摻雜劑的Nd、Yb、Cr、Ti、Ho、Er、Tm 和Ta中的一種或多種的單晶的YAG、YVO4 、鎂橄欖石(Mg2 SiO4 )、YAlO3 、GdVO4 、或者多晶(陶瓷)的YAG、Y2 O3 、YVO4 、YAlO3 、GdVO4 為介質的雷射器；玻璃雷射器；紅寶石雷射器；變石雷射器；Ti：藍寶石雷射器；銅蒸汽雷射器；以及金蒸汽雷射器。藉由照射上述雷射光束的基波以及該基波的第二至第四高次諧波的雷射光束，可以獲得粒徑大的結晶。例如，可以使用Nd：YVO4 雷射器(基波為1064nm)的第二高次諧波(532nm)或第三高次諧波(355nm)。此時，鐳射的功率密度必需大約為0.01至100MW/cm2 (較佳的為0.1至10MW/cm2 )。並且，以掃描速度大約為10至2000cm/sec來進行照射。
注意，以被添加了作為摻雜劑的Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一種或多種的單晶的YAG、YVO4 、鎂橄欖石(Mg2 SiO4 )、YAlO3 、GdVO4 、或者多晶(陶瓷)的YAG、Y2 O3 、YVO4 、YAlO3 、GdVO4 為介質的雷射器；Ar離子雷射器；Kr離子雷射器；以及Ti：藍寶石雷射器都可以使鐳射連續振蕩，也可以藉由進行Q開關工作或鎖模等來以10MHz以上的振蕩頻率使雷射脈衝振蕩。當以10MHz以上的振蕩頻率使雷射光束振蕩時，在半導體膜被雷射光束熔融直到固化的期間中，下一個脈衝被照射到半導體膜。因此，與使用低振蕩頻率的脈衝雷射器的情況不同，可以在半導體膜中連續移動固體和液體的介面，因此，可以獲得向掃描方向連續成長的晶粒。
此外，當使用陶瓷(多晶)作為介質時，可以以短時間且低成本將介質形成為任意形狀。當使用單晶時，通常使用直徑為幾mm且長度為幾十mm的圓柱狀的介質，而當使用陶瓷時，可以形成更大的介質。
不管在單晶中還是在多晶中都不容易大大改變直接有助於發光的介質中的摻雜劑如Nd和Yb等的濃度，因此，對藉由增加摻雜劑的濃度來提高雷射器的輸出就有一定的限制。然而，當使用陶瓷時，比起單晶來，可以明顯增加介質的尺寸，因此，具有大幅度提高輸出的可能性。
再者，當使用陶瓷時，可以容易形成平行六面體形狀或長方體形狀的介質。藉由使用上述形狀的介質，在介質內部使振蕩光以鋸齒形地傳播，而可以使振蕩光路變長。因此，放大變大，可以以高輸出使鐳射振蕩。此外，由於從上述形狀的介質發射的雷射光束在發射時的剖面形狀為四角形狀，所以，比起圓狀光束來，有利於整形為線狀光束。藉由使用光學系統對如上該那樣發射的雷射光束進行整形，可以容易獲得短邊長度為1mm以下、長邊長度為幾mm至幾m的線狀光束。此外，藉由對介質均勻照射激發光，使得線狀光束的能量分佈沿著長邊方向均勻。
藉由將上述線狀光束照射到半導體膜，可以對半導體膜的整個面更均勻地進行退火。當必須對直到線狀光束的兩端均勻地進行退火時，需要在其兩端配置狹縫來遮擋能量的衰弱部等。
注意，在空氣中或氧氣氣氛中進行鐳射照射的情況下，氧化膜由雷射光束的照射形成在半導體膜的表面。
接著，除了藉由上述雷射光束的照射形成的氧化膜之外，藉由使用臭氧水處理表面120秒來形成由總厚度為1至5nm的氧化膜構成的阻擋層。形成該阻擋層，以從該膜中去除用於晶化而添加的催化元素，例如鎳(Ni)。儘管這裏藉由使用臭氧水形成阻擋層，但阻擋層可以藉由以下方法堆疊厚度大約為1至10nm的氧化膜形成：在氧氣氣氛下藉由紫外線照射使具有晶體結構的半導體膜的表面氧化的方法；藉由氧電漿處理使具有晶體結構的半導體膜的表面氧化的方法；電漿CVD方法；濺射方法；蒸發方法等。此外，也可以在形成阻擋層之前，去除藉由雷射光束的照射形成的氧化膜。
然後，藉由濺射方法在阻擋層上形成10至400nm厚的包含將成為吸雜位置的氬元素的非晶矽膜，這裏厚度為100nm。這裏，包含氬元素的非晶矽膜使用矽靶在包含氬的氣氛中形成。當使用電漿CVD方法形成包含氬元素的非晶矽膜時，形成膜的條件如下：甲矽烷和氬氣的流量比(SiH4 ：Ar)為1：99，形成膜的壓力為6.665Pa，RF功率密度為0.087W/cm2 ，形成膜的溫度為350℃。
此後，將非晶矽膜放入加熱到650℃的熔爐中執行3分鐘熱處理，以去除催化元素(吸雜)。由此，具有晶體結構的半導體膜中的催化元素濃度降低。也可以用燈退火裝置而代替熔爐。
接著，以阻擋層為刻蝕停止層選擇性地去除吸雜位置即包含氬元素的非晶矽膜，然後，藉由稀氫氟酸選擇性地去除阻擋層。注意，在吸雜時，鎳具有容易移動到具有高氧濃度區域的趨勢，因此較佳的在吸雜之後去除由氧化膜形成的阻擋層。
注意，當不對半導體膜執行使用催化元素的晶化時，則不需要上述方法，例如形成阻擋層；形成吸雜位置；用於吸雜的熱處理；去除吸雜位置；以及去除阻擋層等。
接著，使用臭氧水在獲得的具有晶體結構的半導體膜(例如晶體矽膜)的表面上形成薄的氧化膜，然後，使用第一光掩模形成由抗蝕劑構成的掩模，刻蝕處理為所希望的形狀，以形成分離成島狀的半導體膜(在本說明書中，稱為島狀半導體區域)231和232(參照圖17A)。在形成島狀半導體區域之後，去除由抗蝕劑構成的掩模。
接著，若有必要，摻雜微量的雜質元素(硼或磷)，以控制TFT的臨界值。這裏，使用離子摻雜方法，其中對硼烷(B2 H6 )進行電漿激勵而沒有按照質量分離。
接著，在使用包含氫氟酸的刻蝕劑去除氧化膜的同時，清洗島狀半導體區域231和232的表面。然後，形成將成為閘極絕緣膜213的以矽為主要成分的絕緣膜。這裏，藉由電漿CVD方法形成厚度為115nm的包含氮的氧化矽膜(組成比Si＝32%，O＝59%，N＝7%，以及H＝2%)。
接著，在閘極絕緣膜213上形成金屬膜，然後使用第二光掩模形成閘極電極234及235、佈線214及215、以及端子電極250。此外，在本實施例中，形成與圖6同樣的電阻，因此與閘極電極234等同時形成佈線400、佈線410、佈線420、佈線430、佈線440、以及佈線450(參照圖17B)。
此外，作為閘極電極234及235、佈線214及215、端子電極250、佈線400、佈線410、佈線420、佈線430、佈線440、以及佈線450，可以使用由從如下元素中選擇的元素、或者以這些元素為主要成分的合金材料或化合物材料構成的單層膜，或者由這些元素的氮化物，例如氮化鈦、氮化鎢、氮化鉭、或者氮化鉬構成的單層膜，這些元素為：選自鈦(Ti)、鎢(W)、鉭(Ta)、鉬(Mo)、釹(Nd)、鈷(Co)、鋯(Zr)、鋅(Zn)、銣(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、鋁(Al)、金(Au)、銀(Ag)、以及銅(Cu)。此外，也可以使用疊層膜而代替上述單層膜。例如，作為閘極電極234及235、佈線214及215、端子電極250、佈線400、佈線410、佈線420、佈線430、佈線440、以及佈線450，可以使用將氮化鉭(TaN)及鎢(W)分別層疊為30nm及370nm而成的膜。
接著，將賦予一導電型的雜質引入到島狀半導體區域231及232，以形成TFT 105的源區或汲區237、以及TFT 104的源區或汲區238。在本實施例中，形成n通道型TFT，因此，將n型雜質，例如磷(P)、砷(As)引入到島狀半導體區域231及232(參照圖17C)。
接著，藉由CVD方法形成50nm厚的包含氧化矽膜的第一層間絕緣膜(未圖示)，然後，對添加到每個島狀半導體區域中的雜質元素進行啟動處理。這種啟動方法藉由以下方法執行：使用燈光源的快速熱退火方法(RTA方法)；從背面照射YAG雷射器或準分子雷射器的方法；使用熔爐的熱處理；或者組合任何上述方法的方法。
然後，形成例如10nm厚的包括包含氫和氧的氮化矽膜的第二層間絕緣膜216。
接著，在第二層間絕緣膜216上形成由絕緣材料構成的第三層間絕緣膜217(參照圖18A)。由CVD方法獲得的絕緣膜可以用於第三層間絕緣膜217。在本實施例中，為了改善密接性，形成900nm厚的包含氮的氧化矽膜作為第三層間絕緣膜217。
然後，執行熱處理(300至550℃下熱處理1至12小時，例如在氮氣氣氛中且410℃下處理1小時)，以氫化島狀半導體膜。該方法的目的是藉由包含在第二層間絕緣膜216中的氫終止島狀半導體膜的懸挂鍵。不管是否存在閘極絕緣膜213，可以氫化島狀半導體膜。
此外，作為第三層間絕緣膜217可以採用使用矽氧烷的絕緣膜、以及其疊層結構。矽氧烷以矽(Si)和氧(O)的鍵採用框架結構而構成。可以使用至少包含氫的化合物(例如烷基、芳基)作為取代基。也可使用氟作為取代基。而且，也可使用至少包含氫的化合物和氟作為取代基。
在使用矽氧烷的絕緣膜、以及其疊層結構作為第三層間絕緣膜217的情況下，可以在形成第二層間絕緣膜216之後，執行熱處理以氫化島狀半導體膜，然後形成第三層間絕緣膜217。
接著，使用第三光掩模形成由抗蝕劑構成的掩模，並且選擇性地蝕刻第一層間絕緣膜、第二層間絕緣膜216及第三層間絕緣膜217或閘極絕緣膜213，以形成接觸孔。然後，去除由抗蝕劑構成的掩模。
注意，若有必要可以形成第三層間絕緣膜217。在不形成第三層間絕緣膜217的情況下，在形成第二層間絕緣膜216之後，選擇性地刻蝕第一層間絕緣膜、第二層間絕緣膜216及閘極絕緣膜213，以形成接觸孔。
接著，藉由濺射方法形成金屬疊層膜，然後使用第四光掩模形成由抗蝕劑構成的掩模，選擇性地蝕刻金屬膜來形成佈線284、連接電極285、端子電極281、TFT104的源極電極或汲極電極282、以及TFT105的源極電極或汲極電極283。此外，在本實施例中，由於形成與圖6同樣的電阻，所以在形成源極電極或汲極電極282等的同時，形成佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451。然後，去除由抗蝕劑構成的掩模(參照圖18B)。
在圖18B中，由單層的導電膜形成佈線284、連接電極285、端子電極281、TFT104的源極電極或汲極電極282、以及TFT105的源極電極或汲極電極283、佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451。
作為這種單層，從耐熱性及導電率等的觀點來看，較佳的使用鈦膜(Ti膜)。此外，代替鈦膜而可以使用由從如下元素中選擇的元素、或者以這些元素為主要成分的合金材料或化合物材料構成的單層膜，或者由這些元素的氮化物，例如氮化鈦、氮化鎢、氮化鉭、或者氮化鉬構成的單層膜，這些元素為：鎢(W)、鉭(Ta)、鉬(Mo)、釹(Nd)、鈷(Co)、鋯(Zr)、鋅(Zn)、銣(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、以及鉑(Pt)。藉由以單層膜形成佈線284、連接電極285、端子電極281、TFT104的源極電極或汲極電極282、以及TFT105的源極電極或汲極電極283、佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451，可以在製造方法中減少形成膜的次數。
此外，圖18C顯示在佈線219、連接電極220、端子電極251、TFT104的源極電極或汲極電極241、以及TFT105的源極電極或汲極電極242上設置保護電極的情況。此外，在圖18C中，佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451由與源極電極或汲極電極241等同時形成的材料以及與保護電極同時形成的材料的疊層膜構成。
首先，佈線219、連接電極220、端子電極251、TFT104的源極電極或汲極電極241、TFT105的源極電極或汲極電極242、佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451每一個的下層導電膜具有高熔點金屬膜和低電阻金屬膜(鋁合金或純鋁等)的疊層結構。在此，佈線219、源極電極或汲極電極241及242、佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451的下層導電膜具有次序層疊鈦膜(Ti膜)、鋁膜(Al膜)、以及Ti膜的三層結構。
而且，分別形成有保護電極218、保護電極245、保護電極248、保護電極246、以及保護電極247，以覆蓋佈線219、連接電極220、端子電極251、TFT104的源極電極或汲極電極241、以及TFT105的源極電極或汲極電極242。此外，與保護電極218等同時，形成佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451的上層導電膜。
在蝕刻光電轉換層100之際，佈線219由覆蓋的保護電極218進行保護。保護電極218的材料較佳的為相對於蝕刻光電轉換層100的氣體(或蝕刻劑)蝕刻速度比光電轉換層100慢的導電材料。加上，保護電極218的材料較佳的為不與光電轉換層100反應而成為合金的導電材料。注意，佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451每一個的上層導電膜、以及其他保護電極245、保護電極248、保護電極246、以及保護電極247也由與保護電極218同樣的材料及製造方法而形成。
例如，在形成不易與後來形成的光電轉換層(典型地，非晶矽)反應成為合金的導電性的金屬膜(鈦(Ti)或鉬(Mo)等)之後，使用第五光掩模形成由抗蝕劑構成的掩模，選擇性地蝕刻導電性的金屬膜，以形成覆蓋佈線284的保護電極218。這裏，使用藉由濺射方法形成的厚度為200nm的Ti膜。注意，與此同樣，連接電極285、端子電極281、TFT104的源極電極或汲極電極282、TFT105的源極電極或汲極電極283、佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451每一個的下層導電膜由導電性的金屬膜覆蓋，以形成佈線401、佈線411、佈線421、佈線431、佈線441、以及佈線451每一個的上層導電膜、以及保護電極245、248、246、以及247。因此，導電性的金屬膜還覆蓋這些電極中第二層Al膜暴露的側面，還可以防止鋁原子擴散到光電轉換層。
接著，在第三層間絕緣膜217上形成包括p型半導體層100p、i型半導體層100i和n型半導體層100n的光電轉換層100。
p型半導體層100p可以藉由電漿CVD方法沉積包含屬於元素周期表13族的雜質元素，例如硼(B)的非晶矽膜形成。
在圖19A中，佈線284與光電轉換層100的最下層，即在本實施例中為p型半導體層100p電連接。
此外，在形成保護電極的情況下，佈線284及保護電極218與光電轉換層100的最下層，即在本實施例中為p型半導體層100p電連接。
在形成p型半導體層100p之後，相繼形成i型半導體層100i和n型半導體層100n。由此，形成了包括p型半導體層100p、i型半導體層100i及n型半導體層100n的光電轉換層100。
例如，作為i型半導體層100i藉由電漿CVD方法形成非晶矽膜。此外，作為n型半導體層100n，既可形成包含屬於元素周期表15族的雜質元素，例如磷(P)的非晶矽膜，又可在形成非晶矽膜之後，引入屬於元素周期表15族的雜質元素。
此外，作為p型半導體層100p、i型半導體層100i和n型半導體層100n，不僅可以使用非晶半導體膜，而且可以使用半非晶半導體膜。
接著，在整個表面以1至30μm的厚度形成由絕緣材料(例如，包含矽的無機絕緣膜)構成的密封層224，以獲得如圖19A所示的狀態。這裏，藉由CVD方法形成厚度為1μm的包含氮的氧化矽膜作為絕緣材料膜。藉由使用CVD方法形成的絕緣膜，謀求改善密接性。
接著，在刻蝕密封層224而設置了開口部之後，藉由濺射方法形成端子電極221及222。端子電極221及222都是鈦膜(Ti膜)(100nm)、鎳膜(Ni膜)(300nm)、以及金膜(Au膜)(50nm)的疊層膜。這樣獲得的端子電極221及端子電極222具有大於5N的固定強度，這是作為端子電極足夠的固定強度。
藉由上述方法，形成了可以焊劑連接的端子電極221及端子電極222，獲得了圖19B所示的結構。
接著，藉由分離切割獲得多個光感測器晶片。可以從一個大面積基板(例如600cm×720cm)製造大量的光感測器晶片(2mm×1.5mm)。
圖20A顯示被切割的光感測器晶片(2mm×1.5mm)的截面圖，圖20B顯示其底視圖，圖20C顯示其俯視圖。圖20A至20C中，與圖15至圖19B相同的部分以相同的附圖標記表示。注意，在圖20A中，包括基板210、元件形成區域291、端子電極221及端子電極222的總厚度是0.8±0.05mm。
此外，為了減少光感測器晶片的總厚度，可以藉由CMP處理等研磨而減薄基板210，然後，藉由切割機分離切割，以獲得多個光感測器晶片。
此外，在圖20B中，端子電極221及222的每個電極尺寸為0.6mm×1.1mm，電極之間的間隔為0.4mm。此外，圖20C中，光接收部分292的面積是1.57mm2 。而且，放大電路部293設置有大約100個TFT。
最後，將獲得的光感測器晶片安裝在基板260的安裝表面上。注意，為了連接端子電極221和電極261、以及連接端子電極222和電極262，分別使用焊劑264和263，藉由絲網印刷方法等在基板260的電極261及262上預先形成，然後，在使焊劑和端子電極毗鄰的狀態之後，進行焊劑回焊處理來安裝。例如，在大約255℃至265℃的溫度下在惰性氣體氣氛中執行10秒的焊劑回焊處理。此外，由金屬(例如金、銀等)形成的凸塊、或者由導電樹脂形成的凸塊等可以代替焊劑。此外，考慮到環境問題，可以使用無鉛焊劑來安裝。
藉由上述那樣，可以獲得包括具有光電轉換層100的光電轉換裝置、電流鏡電路122、以及補償電流鏡電路122的寄生電阻的電阻的半導體裝置。
圖32顯示本實施例的電路圖。與圖1及圖15相同的部分以相同的附圖標記表示。
光電轉換裝置130具有光電轉換層100。此外，補償電流鏡電路122的寄生電阻的補償電阻112至117的每一個都相當於佈線400和佈線401、佈線410和佈線411、佈線420和佈線421、佈線430和佈線431、佈線440和佈線441、以及佈線450和佈線451的組合的任何一個。
注意，在本實施例的半導體裝置中，使用與圖6同樣的電阻，也可以使用圖7至圖11所示的電阻。圖21至圖25顯示將圖7至圖11所示的電阻援用於本實施例的例子。注意，在圖21至圖25中，與圖6至圖11相同的部分以相同的附圖標記表示。
例如，如圖24所示那樣，在將圖10所示的電阻(佈線405和佈線406、佈線415和佈線416、佈線425和佈線426、佈線435和佈線436、佈線445和佈線446、以及佈線455和佈線456)援用於本實施例的情況下，在形成圖17A所示的島狀半導體區域231等之際，同樣形成島狀半導體區域，並且引入圖17C所示的賦予一導電型的雜質來形成佈線405、佈線415、佈線425、佈線435、佈線445、以及佈線455。另外，在圖17B所示地形成閘極電極234等之際，同時形成佈線406、佈線416、佈線426、佈線436、佈線446、以及佈線456亦可。
此外，若有必要，也可以組合圖6至圖11所示的不同結構的電阻，來形成本實施例的電阻。在此情況下，為形成電阻而需要的材料及製造方法可以基於上述記載。
注意，本實施例可以與實施例模式及其他實施例的任何記載組合。
實施例2
在本實施例中，參照圖5及圖26說明由p通道型TFT形成放大電路的例子。注意，與實施例模式及實施例1相同的部分以相同的附圖標記表示，基於實施例模式及實施例1所記載的製造方法而製造即可。
在本實施例中，顯示適用圖11所示的電阻作為補償寄生電阻的電阻的例子。但是，本實施例不局限於此，也可以援用圖6至圖11所示的電阻。
在由p通道型TFT 201及202形成放大器電路例如電流鏡電路203的情況下，可以使用p型雜質，例如硼(B)作為實施例模式及實施例1中向島狀半導體區域賦予一導電型的雜質。
圖5顯示使用p通道型TFT 201及202形成電流鏡電路203的本實施例的光感測器的等效電路圖，圖26顯示其截面圖。
在圖5及圖26中，端子電極221及222分別連接到光電轉換層208及p通道型TFT 201和202。p通道型TFT 201與光電轉換層208的陽極側的電極電連接。可以在與p通道型TFT 201連接的第二電極(陽極側的電極)上順序層疊n型半導體層208n、i型半導體層208i、p型半導體層208p之後，形成第一電極(陰極側的電極)，來形成光電轉換層208。
此外，還可以使用層疊順序相反的光電轉換層，即，在第一電極(陰極側的電極)上順序層疊p型半導體層、i型半導體層、n型半導體層之後，形成與p通道型TFT 201連接的第二電極(陽極側的電極)，並且形成與第一電極連接的陰極側的端子電極。
如圖26所示，p通道型TFT 201及202的島狀半導體區域引入有p型雜質，例如硼(B)，在p通道型TFT 201中形成有源區或汲區271，在p通道型TFT 202中形成有源區或汲區272。
佈線284、連接電極285、端子電極281、TFT201的源極電極或汲極電極283、以及TFT202的源極電極或汲極電極282根據實施例1的記載使用單層的導電膜形成。
此外，與圖16同樣，也可以形成佈線284及其保護電極218、連接電極285及其保護電極245、端子電極281及其保護電極248、TFT201的源極電極或汲極電極283及其保護電極247、以及TFT202的源極電極或汲極電極282及其保護電極246而代替佈線284、連接電極285、端子電極281、TFT201的源極電極或汲極電極283、以及TFT202的源極電極或汲極電極282。各個製造方法是根據實施例模式或實施例1的。
在本實施例中，佈線407、佈線417、佈線427、佈線437、佈線447、以及佈線457都由與源極電極或汲極電極282等同樣的材料、同樣的方法形成。
注意，本實施例可以與實施例模式及其他實施例中的任何記載組合。
實施例3
在本實施例中，參照圖27A到圖31、以及圖38至圖42說明使用底閘型TFT形成放大器電路的光感測器及其製造方法的例子。注意，與實施方法、實施例1至實施例2相同的部分以相同的附圖標記表示。
首先，在基板210上形成底絕緣膜212及金屬膜311(參照圖27A)。作為該金屬膜311，在本實施例中例如使用將氮化鉭(TaN)及鎢(W)分別層疊為30nm及370nm的膜。
此外，作為金屬膜311，除了上述以外，還可以使用由從如下元素中選擇的元素、或者以這些元素為主要成分的合金材料或化合物材料構成的單層膜，或者由這些元素的氮化物，例如氮化鈦、氮化鎢、氮化鉭、或者氮化鉬構成的單層膜，這些元素為：鈦(Ti)、鎢(W)、鉭(Ta)、鉬(Mo)、釹(Nd)、鈷(Co)、鋯(Zr)、鋅(Zn)、銣(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、鋁(Al)、金(Au)、銀(Ag)、以及銅(Cu)。
注意，可以在基板210上直接形成金屬膜311，而不在基板210上形成底絕緣膜212。
接著，使用金屬膜311形成閘極電極312及313、佈線214及215、以及端子電極250。
此外，由與閘極電極312等相同的方法，使用金屬膜311形成佈線500、佈線510、佈線520、佈線530、佈線540、以及佈線550(參照圖27B)。
接著，形成覆蓋閘極電極312及313、佈線214及215、端子電極250、佈線500、佈線510、佈線520、佈線530、佈線540、以及佈線550的閘極絕緣膜314。在本實施例中，使用以矽為主要成分的絕緣膜，例如藉由電漿CVD方法以115nm的厚度形成包含氮的氧化矽膜(組成比Si＝32%，O＝59%，N＝7%，H＝2%)來形成閘極絕緣膜314。
接著，在閘極絕緣膜314上形成島狀半導體區域315及316。可以藉由與實施例1該的島狀半導體區域231及232同樣的材料及製造方法形成島狀半導體區域315及316(參照圖27C)。
在形成島狀半導體區域315及316之後，形成掩模318，以覆蓋除了後來將成為TFT 301的源區或汲區321及TFT 302的源區或汲區322的區域之外的部分，並且引入賦予一導電型的雜質(參照圖27D)。作為一導電型的雜質，在形成n通道型TFT的情況下，磷(P)、砷(As)可以用作n型雜質，而在形成p通道型TFT的情況下，硼(B)可以用作p型雜質。在本實施例中，將n型雜質的磷(P)引入到島狀半導體區域315及316，形成TFT 301的源區或汲區321及在源區和汲區之間的通道形成區域、TFT 302的源區或汲區322及在源區和汲區之間的通道形成區域。
接著，去除掩模318，形成未圖示的第一層間絕緣膜、第二層間絕緣膜216及第三層間絕緣膜217(參照圖28A)。第一層間絕緣膜、第二層間絕緣膜216及第三層間絕緣膜217的材料及製造方法可以是基於實施例1的記載。
接著，在第一層間絕緣膜、第二層間絕緣膜216及第三層間絕緣膜217中形成接觸孔，形成單層的金屬膜，然後，選擇性地刻蝕金屬膜，以形成佈線284、連接電極285、端子電極281、TFT 301的源極電極或汲極電極341、TFT 302的源極電極或汲極電極342、佈線501、佈線511、佈線521、佈線531、佈線541、以及佈線551。
此外，可以使用疊層膜形成佈線284、連接電極285、端子電極281、TFT 301的源極電極或汲極電極341、TFT 302的源極電極或汲極電極342、佈線501、佈線511、佈線521、佈線531、佈線541、以及佈線551，而代替單層的導電膜，圖28C示出藉由疊層膜形成這些電極或者佈線的例子。
在圖28C中，形成佈線219及其保護電極218、連接電極220及其保護電極245、端子電極251及其保護電極248、TFT301的源極電極或汲極電極331及其保護電極336、以及TFT302的源極電極或汲極電極332及其保護電極337而代替佈線284、連接電極285、端子電極281、TFT 301的源極電極或汲極電極341、TFT 302的源極電極或汲極電極342。
此外，在圖28C中，藉由層疊彼此不同的導電膜來形成佈線501、佈線511、佈線521、佈線531、佈線541、以及佈線551。
藉由以上方法，可以製造底閘型TFT301及302。可以由底閘型TFT301及302形成電流鏡電路303。
此外，補償電流鏡電路的寄生電阻的電阻由佈線500及佈線501、佈線510及佈線511、佈線520及佈線521、佈線530及佈線531、佈線540及佈線541、以及佈線550及佈線551形成。圖27C及圖27D所示的電阻的結構為組合由與閘極電極相同的方法形成的佈線和由與源極電極或汲極電極相同的工序形成的佈線而成的結構。但是，補償電流鏡電路的寄生電阻的電阻不局限於圖27C及圖27D所示的結構，可以為如下結構：只由與閘極電極相同的方法形成的佈線形成的結構；組合由與TFT的源區或汲區相同的方法形成的佈線以及由與源極電極或汲極電極相同的方法形成的佈線的結構；只由與TFT的源區或汲區相同的方法形成的佈線形成的結構；組合由與閘極電極相同的方法形成的佈線以及由與TFT的源區或汲區相同的方法形成的佈線的結構；以及只由與源極電極或汲極電極相同的方法形成的佈線形成的結構。
接下來，在第三層間絕緣膜217上形成包括p型半導體層100p、i型半導體層100i、以及n型半導體層100n的光電轉換層100(參照圖29A)。光電轉換層100的材料及製造方法等可以參照實施例模式及其他實施例。
接著，形成密封層224、端子電極221及222(參照圖29B)。端子電極221連接到n型半導體層100n，並且端子電極222由與端子電極221同一方法形成。
並且，藉由焊劑263及264安裝具有電極261及262的基板260。注意，在基板260上的電極261藉由焊劑264安裝到端子電極221。此外，在基板260上的電極262藉由焊劑263安裝到端子電極222(參照圖30)。
注意，圖31顯示將具有電極261及262的基板260安裝到圖28C的例子。
圖38顯示僅使用由與閘極電極312等相同的方法形成的佈線來形成補償電流鏡電路的寄生電阻的電阻的情況。佈線500、佈線510、佈線520、佈線530、佈線540、以及佈線550分別當成一個電阻。
此外，圖39顯示藉由組合由與源區或汲區321等相同的方法形成的佈線以及由與源極電極或汲極電極341等相同的方法形成的佈線而形成補償電流鏡電路的寄生電阻的電阻的情況。佈線503、佈線513、佈線523、佈線533、佈線543、以及佈線553由與源區或汲區321等相同的方法形成。此外，佈線504、佈線514、佈線524、佈線534、佈線544、以及佈線554由與源極電極或汲極電極341等相同的方法形成。佈線503及佈線504、佈線513及佈線514、佈線523及佈線524、佈線533及佈線534、佈線543及佈線544、以及佈線553及佈線554的組合分別當成一個電阻。
此外，圖40顯示僅使用由與源區或汲區321等相同的方法形成的佈線形成補償電流鏡電路的寄生電阻的電阻的結構。佈線503、佈線513、佈線523、佈線533、佈線543、以及佈線553由與源區或汲區321等相同的方法形成，並且分別用作一個電阻。
此外，圖41顯示組合由與閘極電極312等相同的方法形成的佈線以及由與源極電極或汲極電極321等相同的方法形成的佈線而形成補償電流鏡電路的寄生電阻的電阻的結構。佈線505、佈線515、佈線525、佈線535、佈線545、以及佈線555由與閘極電極312等相同的方法形成。此外，佈線506、佈線516、佈線526、佈線536、佈線546、以及佈線556由與源區或汲區321等相同的方法形成。佈線505及佈線506、佈線515及佈線516、佈線525及佈線526、佈線535及佈線536、佈線545及佈線546、以及佈線555及佈線556的組合分別用作一個電阻。
此外，圖42顯示僅使用由與源極電極或汲極電極341等相同的方法形成的佈線形成補償電流鏡電路的寄生電阻的電阻的結構。佈線507、佈線517、佈線527、佈線537、佈線547、以及佈線557由與源極電極或汲極電極341等相同的方法形成，並且分別用作一個電阻。
注意，本實施例可以與實施例模式及其它實施例的任何記載組合。
實施例4
在本實施例中，說明將藉由本發明而得到的光電轉換裝置組合到各種電子設備的例子。作為適用本發明的設備，可以舉出電腦、顯示器、行動電話、電視機等。這些電子設備的具體例子示於圖33至圖37。
圖33是行動電話，並且包括主體A701、主體B702、框體703、操作鍵704、音頻輸入部705、音頻輸出部706、電路板707、顯示面板A708、顯示面板B709、鉸鏈710、透光性材料部711、以及光電轉換元件712。本發明可以適用於光電轉換元件712。
光電轉換元件712檢測透過透光性材料部711的光，並且既根據檢測了的外部光的照度控制顯示面板A708及顯示面板B709的亮度，又根據光電轉換元件712獲得的照度控制操作鍵704的照明。由此可以抑制行動電話的耗電量。
圖34A和34B示出行動電話的另一個例子。在圖34A和34B中，附圖標記721表示主體，722表示框體，723表示顯示面板，724表示操作鍵，725表示音頻輸出部，726表示音頻輸入部，727及728表示光電轉換元件。
在圖34A所示的行動電話中，藉由由設置在主體721的光電轉換元件727檢測外部的光，可以控制顯示面板723及操作鍵724的亮度。
此外，在圖34B所示的行動電話中，除了圖34A的結構之外，在主體721內部還設置有光電轉換元件728。可以由光電轉換元件728檢測設置在顯示面板723的背光的亮度。
圖35A是電腦，並且包括主體731、框體732、顯示部733、鍵盤734、外部連接埠735、定位滑鼠736等。
此外，圖35B是顯示裝置，並且相當於電視接收機等。本顯示裝置包括框體741、支撐座742、顯示部743等。
圖36示出使用液晶面板作為設置在圖35A的顯示部733、以及圖35B所示的顯示裝置的顯示部743的情況的詳細結構。
圖36所示的液晶面板762嵌入在框體761中，並且包括基板751a及751b、夾在基板751a及751b之間的液晶層752、偏振濾波器755a及755b、以及背光753等。此外，框體761形成有具有光電轉換元件的光電轉換元件形成區域754。
使用本發明而製作的光電轉換元件形成區域754檢測來自背光753的光量，並且其資訊被反饋，以調整液晶面板762的亮度。
圖37A和37B是表示將本發明的光感測器組合在相機例如數位相機中的例子的圖。圖37A是從數位相機正面看的透視圖，圖37B是從其後面看的透視圖。在圖37A中，該數位相機具備釋放按鈕801、主開關802、取景器803、閃光804、透鏡805、鏡筒806、以及機殼807。
此外，在圖37B中，具備目鏡取景器811、監視器812、以及操作按鈕813。
當釋放按鈕801按到一半位置時，聚焦機構和曝光機構工作，當釋放按鈕按到最低位置時，快門開啟。
藉由按下或旋轉主開關802，打開或關閉數位相機的電源。
取景器803配置於數位相機正面上的鏡頭805的上部，用於從圖37B所示的目鏡取景器811確認拍攝範圍和焦點位置。
閃光804配置於數位相機的正面的上部，並且當目標亮度不夠強時，在釋放按鈕被按下，且快門被開啟的同時，發射輔助光。
鏡頭805配置於數位相機的正面，由聚焦鏡頭、變焦鏡頭等構成，並且鏡頭805、未圖示的快門及光圈構成照相光學系統。此外，在鏡頭的後面設置有成像元件如CCD(電荷耦合裝置)等。
鏡頭筒806移動鏡頭位置，以調整聚焦鏡頭、變焦鏡頭等的焦點，並且當拍攝時，藉由滑出鏡透筒，使鏡頭805向前移動。此外，在攜帶時，使鏡頭805向後移動成緊縮狀態。注意，在本實施例中，採用藉由滑出鏡頭筒來縮放拍攝目標的結構，然而，不局限於該結構，可以為藉由框體807內的照相光學系統的結構能夠縮放拍攝而不滑出鏡頭筒的數位相機。
目鏡取景器811設置於數位相機的背面上部，是為了當確認拍攝的範圍或焦點位置時接目而設置的取景器。
操作按鈕813是設置在數位相機的背面的各種功能的按鈕，並且由設定按鈕、功能表按鈕、顯示按鈕、功能按鈕、選擇按鈕等構成。
藉由將本發明的光感測器嵌入在圖37A和37B所示的相機中，光感測器能夠檢測光是否存在以及光強度，由此可以進行相機的曝光調節等。
此外，本發明的光感測器可以應用於其他電子設備，例如投影電視機和導航系統等。換句話說，本發明的光感測器只要是需要檢測光的設備，就可以用於任何電子設備。
注意，本實施例可以與實施例模式及其他實施例的任何記載組合。
根據本發明，可以製造一種半導體裝置及光電轉換裝置，其中提高電路運作的穩定性的同時抑制產品的不均勻性。此外，藉由嵌入本發明的半導體裝置及光電轉換裝置，可以獲得電路運作穩定且可靠性到的電氣設備。
103．．．端子
104．．．參考側TFT
105．．．輸出側TFT
106．．．寄生電阻
109．．．寄生電阻
107．．．寄生電阻
110．．．寄生電阻
108．．．寄生電阻
111．．．寄生電阻
112－117．．．補償電阻
123．．．電路
122．．．電流鏡電路
124．．．輸出端子
125．．．電源
118．．．電路
119．．．端子
120．．．端子
121．．．端子
201．．．p通道型TFT
202．．．p通道型TFT
203．．．電流鏡電路
210．．．基板
212．．．底絕緣膜
213．．．閘極絕緣膜
285．．．連接電極
281．．．端子電極
282．．．源極或汲極電極
283．．．源極或汲極電極
400、401、410、411、420、421、430、431、440、441、450、451、403、404、413、414、423、424、433、434、443、444、453、454、405、406、415、416、425、426、435、436、445、446、455、456、407、417、427、437、447、457、214、215．．．佈線
216．．．絕緣膜
217．．．絕緣膜
250．．．端子
221．．．端子電極
222．．．端子電極
261．．．電極
260．．．基板
264．．．焊劑
262．．．電極
263．．．焊劑
141、142、143．．．佈線
151－156．．．佈線
231、232．．．半導體膜
234、235．．．閘極電極
250．．．端子電極
237．．．源極或汲極區
238．．．源極或汲極區
219．．．佈線
220．．．連接電極
251．．．端子電極
241．．．源極或汲極電極
242．．．源極或汲極電極
218、245、248、246、247．．．保護電極
100．．．光電轉換層
284．．．佈線
291．．．元件形成區域
292．．．光接收部份
293．．．放大電路部
130．．．光電轉換裝置
208．．．光電轉換層
208n．．．n型半導體層
208i．．．n型半導體層
208p．．．p型半導體層
311．．．金屬膜
312．．．閘極電極
313．．．閘極電極
500、510、520、530、540、、550．．．佈線
314．．．閘極絕緣膜
315．．．島狀半導體區域
316．．．島狀半導體區域
318．．．掩模
321．．．源極或汲極區域
301．．．TFT
322．．．源極或汲極區域
302．．．TFT
341．．．源極或汲極電極
342．．．源極或汲極電極
501、511、521、531、541、551．．．佈線
331．．．源極或汲極電極
332．．．源極或汲極電極
336．．．保護電極
337．．．保護電極
303．．．電流鏡電路
100．．．光電轉換層
100p．．．p型半導體層
100i．．．i型半導體層
100n．．．n型半導體層
224．．．密封層
503、513、523、533、543、553、504、514、524、534、544、554、505、515、525、535、545、555、506、516、526、536、546、556、507、517、527、537、547、557．．．佈線
701．．．主體A
702．．．主體B
703．．．框體
704．．．操作鍵
705．．．音頻輸入部
706．．．音頻輸出部
707．．．電路板
708．．．顯示面板A
709．．．顯示面板B
710．．．鉸鏈
711．．．透光性材料部
712．．．光電轉換元件
721．．．主體
722．．．框體
723．．．顯示面板
724．．．操作鍵
725．．．音頻輸入部
726．．．音頻輸出部
727．．．光電轉換元件
728．．．光電轉換元件
731．．．主體
732．．．框體
733．．．顯示部
734．．．鍵盤
735．．．外部連接埠
736．．．定位滑鼠
741．．．框體
742．．．支撐座
743．．．顯示部
761．．．框體
751a、751b．．．基板
752．．．液晶層
753．．．背光
754．．．光電轉換元件形成
755a、755b．．．偏振濾波器
762．．．液晶面板
801．．．釋放按鈕
802．．．主開關
803．．．取景器
804．．．閃光
805．．．透鏡
806．．．鏡筒
807．．．機殼
811．．．目鏡取景器
812．．．監視器
813．．．操作按鈕
圖1是本發明的半導體裝置的電路圖；圖2是本發明的半導體裝置的電路圖；圖3是本發明的半導體裝置的電路圖；圖4是本發明的半導體裝置的電路圖；圖5是本發明的半導體裝置的電路圖；圖6是本發明的半導體裝置的截面圖；圖7是本發明的半導體裝置的截面圖；圖8是本發明的半導體裝置的截面圖；圖9是本發明的半導體裝置的截面圖；圖10是本發明的半導體裝置的截面圖；圖11是本發明的半導體裝置的截面圖；圖12A和12B是用作本發明半導體裝置的電路的電阻的元件的俯視圖；圖13A和13B是用作本發明半導體裝置的電路的電阻的元件的俯視圖；圖14A和14B是用作本發明半導體裝置的電路的電阻的元件的俯視圖；圖15是本發明的半導體裝置的截面圖；圖16是本發明的半導體裝置的截面圖；圖17A至17C是表示本發明的半導體裝置的製造方法的圖；圖18A至18C是表示本發明的半導體裝置的製造方法的圖；圖19A和19B是表示本發明的半導體裝置的製造方法的圖；圖20A至20C是表示本發明的半導體裝置的製造方法的圖；圖21是本發明的半導體裝置的截面圖；圖22是本發明的半導體裝置的截面圖；圖23是本發明的半導體裝置的截面圖；圖24是本發明的半導體裝置的截面圖；圖25是本發明的半導體裝置的截面圖；圖26是本發明的半導體裝置的截面圖；圖27A至27D是表示本發明的半導體裝置的製造方法的圖；圖28A至28C是表示本發明的半導體裝置的製造方法的圖；圖29A和29B是表示本發明的半導體裝置的製造方法的圖；圖30是本發明的半導體裝置的截面圖；圖31是本發明的半導體裝置的截面圖；圖32是本發明的半導體裝置的電路圖；圖33是表示安裝本發明的半導體裝置的裝置的圖；圖34A和34B是表示安裝本發明的半導體裝置的裝置的圖；圖35A和35B是表示安裝本發明的半導體裝置的裝置的圖；圖36是表示安裝本發明的半導體裝置的裝置的圖；圖37A和37B是表示安裝本發明的半導體裝置的裝置的圖；圖38是本發明的半導體裝置的截面圖；圖39是本發明的半導體裝置的截面圖；圖40是本發明的半導體裝置的截面圖；圖41是本發明的半導體裝置的截面圖；圖42是本發明的半導體裝置的截面圖；圖43是本發明的半導體裝置的俯視圖；和圖44是本發明的半導體裝置的電路圖。
101．．．電源
102．．．端子
104．．．參考側TFT
105．．．輸出側TFT
106－111．．．寄生電阻
112－117．．．補償電阻
122．．．電流鏡電路
123．．．電路

Claims (8)

  1. 一種半導體裝置，包含：電流鏡電路；以及電連接到該電流鏡電路的光電轉換裝置，其中，該電流鏡電路包含：具有第一閘極電極、第一源極電極、以及第一汲極電極的第一電晶體；具有第二閘極電極、第二源極電極、以及第二汲極電極的第二電晶體；電連接到該第一汲極電極和該第二汲極電極的第一端子；電連接到該第一源極電極和該第二源極電極的第二端子；在第一路徑中的第一電阻，該第一路徑是從該第一端子經過該第一汲極電極和該第一源極電極到該第二端子的路徑；在第二路徑中的第二電阻，該第二路徑是從該第一閘極電極到接點的路徑，以及在第三路徑中的第三電阻，該第三路徑是從該第二閘極電極到該接點的路徑，其中，該第一閘極電極經由該接點電連接到該第二閘極電極，其中，該第一閘極電極電連接到該第一汲極電極，和其中，該第一閘極電極、該第一源極電極、該第一汲 極電極、該第二閘極電極、該第二源極電極、以及該第二汲極電極分別具有寄生電阻。
  2. 一種半導體裝置，包含：具有第一閘極電極、第一源極電極、以及第一汲極電極的第一電晶體；具有第二閘極電極、第二源極電極、以及第二汲極電極的第二電晶體；電連接到該第一汲極電極和該第二汲極電極的第一端子；電連接到該第一源極電極和該第二源極電極的第二端子；在第一路徑中的第一電阻，該第一路徑是從該第一端子經過該第一汲極電極和該第一源極電極到該第二端子的路徑；以及在第二路徑中的第二電阻，該第二路徑是從該第一閘極電極到接點的路徑，其中，該第一閘極電極經由該接點電連接到該第二閘極電極，其中，該第一閘極電極電連接到該第一汲極電極，和其中，該第一閘極電極、該第一源極電極、該第一汲極電極、該第二閘極電極、該第二源極電極、以及該第二汲極電極分別具有寄生電阻，其中，該第一路徑的電阻值與第三路徑的電阻值實質上相同，該第三路徑是從該第一端子經過該第二汲極電極 和該第二源極電極到該第二端子的路徑，和其中，該第三路徑的電阻值與第四路徑的電阻值實質上相同，該第四路徑是從該第二閘極電極到該接點的路徑。
  3. 一種半導體裝置，包含：具有第一閘極電極、第一源極電極、以及第一汲極電極的第一電晶體；具有第二閘極電極、第二源極電極、以及第二汲極電極的第二電晶體；電連接到該第一汲極電極和該第二汲極電極的第一端子；電連接到該第一源極電極和該第二源極電極的第二端子；在第一路徑中的第一電阻，該第一路徑是從該第一端子經過該第一汲極電極和該第一源極電極到該第二端子的路徑；在第二路徑中的第二電阻，該第二路徑是從該第一端子經過該第二汲極電極和該第二源極電極到該第二端子的路徑；以及在第三路徑中的第三電阻，該第三路徑是從該第一閘極電極到接點的路徑，其中，該第一閘極電極經由該接點電連接到該第二閘極電極，其中，該第一閘極電極電連接到該第一汲極電極， 其中，該第一路徑的電阻值與該第二路徑的電阻值實質上相同，和其中，該第三路徑的電阻值與第四路徑的電阻值實質上相同，該第四路徑是從該第二閘極電極到該接點的路徑。
  4. 一種半導體裝置，包含：具有第一閘極電極、第一源極電極、以及第一汲極電極的第一電晶體；具有第二閘極電極、第二源極電極、以及第二汲極電極的第二電晶體；電連接到該第一汲極電極和該第二汲極電極的第一端子；電連接到該第一源極電極和該第二源極電極的第二端子；在該第一端子和該第一汲極電極之間的第一電阻；在該第二端子和該第一源極電極之間的第二電阻；在該第一端子和該第二汲極電極之間的第三電阻；在該第二端子和該第二源極電極之間的第四電阻；在該第一閘極電極和接點之間的第五電阻；以及在該第二閘極電極和該接點之間的第六電阻，其中，該第一閘極電極經由該接點電連接到該第二閘極電極，其中，該第一閘極電極電連接到該第一汲極電極，其中，從該第一端子經過該第一電阻和該第二電阻到 該第二端子的路徑的電阻值與從該第一端子經過該第三電阻和該第四電阻到該第二端子的路徑的電阻值實質上相同，和其中，從該第一閘極電極到該接點的路徑的電阻值與從該第二閘極電極到該接點的路徑的電阻值實質上相同。
  5. 一種半導體裝置，包含：具有第一閘極電極、第一源極電極、以及第一汲極電極的第一電晶體；具有第二閘極電極、第二源極電極、以及第二汲極電極的第二電晶體；電連接到該第一汲極電極和該第二汲極電極的第一端子；電連接到該第一源極電極和該第二源極電極的第二端子；在該第一端子和該第一電晶體之間的光電轉換裝置；在第一路徑中的第一電阻，該第一路徑是從該第一端子經過該第一汲極電極和該第一源極電極到該第二端子的路徑；在第二路徑中的第二電阻，該第二路徑是從該第一端子經過該第二汲極電極和該第二源極電極到該第二端子的路徑；以及在第三路徑中的第三電阻，該第三路徑是從該第一閘極電極到接點的路徑，其中，該第一閘極電極經由該接點電連接到該第二閘 極電極，其中，該第一閘極電極電連接到該第一汲極電極，其中，該第一路徑的電阻值與該第二路徑的電阻值實質上相同，和其中，該第三路徑的電阻值與第四路徑的電阻值實質上相同，該第四路徑是從該第二閘極電極到該接點的路徑。
  6. 如申請專利範圍第1至5項中任一項的半導體裝置，其中，該第一電阻和該第二電阻各有包含與該第一和第二閘極電極相同的材料的佈線。
  7. 如申請專利範圍第1至5項中任一項的半導體裝置，其中，該第一電阻和該第二電阻各有包含與該第一和第二源極電極及該第一和第二汲極電極相同的材料的佈線。
  8. 如申請專利範圍第1至5項中任一項的半導體裝置，其中，該第一電晶體更包含第一源區和第一汲區，其中，該第二電晶體更包含第二源區和第二汲區，以及其中，該第一電阻和該第二電阻各有包含與該第一和第二源區及該第一和第二汲區相同的材料的佈線。
TW096113518A 2006-04-28 2007-04-17 半導體裝置 TWI431931B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006126017 2006-04-28

Publications (2)

Publication Number Publication Date
TW200805875A TW200805875A (en) 2008-01-16
TWI431931B true TWI431931B (zh) 2014-03-21

Family

ID=38542045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096113518A TWI431931B (zh) 2006-04-28 2007-04-17 半導體裝置

Country Status (6)

Country Link
US (2) US7667272B2 (zh)
EP (1) EP1857907B1 (zh)
KR (1) KR101373034B1 (zh)
CN (1) CN101064496B (zh)
DE (1) DE602007002105D1 (zh)
TW (1) TWI431931B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923800B2 (en) * 2006-12-27 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8354724B2 (en) * 2007-03-26 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2009014155A1 (en) 2007-07-25 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
US8363365B2 (en) * 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5448584B2 (ja) * 2008-06-25 2014-03-19 株式会社半導体エネルギー研究所 半導体装置
WO2010035608A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5343510B2 (ja) * 2008-10-29 2013-11-13 ミツミ電機株式会社 半導体装置
JP2011254338A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 半導体装置
US9117958B2 (en) 2010-06-25 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device comprising photoelectric conversion element
JP5646360B2 (ja) * 2011-02-04 2014-12-24 株式会社東芝 半導体装置
CN102136827B (zh) * 2011-05-10 2013-11-06 覃超 可补偿输入失调电压的差分放大器及补偿方法
US8698480B2 (en) 2011-06-27 2014-04-15 Micron Technology, Inc. Reference current distribution
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
US9841326B2 (en) * 2015-06-17 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal detection circuit
KR102403383B1 (ko) * 2019-02-28 2022-06-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 소스 저항기를 갖는 반도체 디바이스 및 그 제조 방법
US11217526B2 (en) 2019-02-28 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with source resistor and manufacturing method thereof
US11971735B2 (en) * 2019-11-01 2024-04-30 Texas Instruments Incorporated Low area frequency compensation circuit and method

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4334198A (en) 1980-04-24 1982-06-08 Rca Corporation Biasing of transistor amplifier cascades
US4620212A (en) 1982-05-28 1986-10-28 Nec Corporation Semiconductor device with a resistor of polycrystalline silicon
US4686487A (en) * 1986-07-28 1987-08-11 Commodore Business Machines, Inc. Current mirror amplifier
JPH03108758A (ja) * 1989-09-22 1991-05-08 Toshiba Corp ペアトランジスタおよびそれを利用する電子回路
JPH0637558A (ja) 1992-07-20 1994-02-10 Nkk Corp 増幅回路
JP3300534B2 (ja) * 1993-09-13 2002-07-08 株式会社東芝 電子回路
JP3203996B2 (ja) * 1994-11-01 2001-09-04 三菱電機株式会社 電流−電圧変換アンプのテスト回路
JP3444093B2 (ja) * 1996-06-10 2003-09-08 株式会社デンソー 光センサ回路
US6287888B1 (en) * 1997-12-26 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and process for producing photoelectric conversion device
JP3844613B2 (ja) * 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
JP3319406B2 (ja) * 1998-09-18 2002-09-03 日本電気株式会社 比較増幅検出回路
US6255897B1 (en) * 1998-09-28 2001-07-03 Ericsson Inc. Current biasing circuit
US5977759A (en) 1999-02-25 1999-11-02 Nortel Networks Corporation Current mirror circuits for variable supply voltages
US7030551B2 (en) * 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP2003100992A (ja) 2001-06-21 2003-04-04 Toshiba Corp センスアンプ
US7068552B2 (en) 2001-06-21 2006-06-27 Kabushiki Kaisha Toshiba Sense amplifier
US7193619B2 (en) * 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP4089289B2 (ja) * 2002-05-17 2008-05-28 株式会社日立製作所 画像表示装置
JP4373063B2 (ja) * 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
US6876233B1 (en) * 2003-02-15 2005-04-05 Medtronics, Inc. DC cancellation apparatus and method
US7253391B2 (en) * 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
JP4827396B2 (ja) 2003-10-06 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
US7691686B2 (en) 2004-05-21 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7492028B2 (en) 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device

Also Published As

Publication number Publication date
DE602007002105D1 (de) 2009-10-08
CN101064496A (zh) 2007-10-31
TW200805875A (en) 2008-01-16
EP1857907A1 (en) 2007-11-21
KR20070106459A (ko) 2007-11-01
US9041112B2 (en) 2015-05-26
US20070252213A1 (en) 2007-11-01
CN101064496B (zh) 2011-07-06
US7667272B2 (en) 2010-02-23
KR101373034B1 (ko) 2014-03-11
EP1857907B1 (en) 2009-08-26
US20100140456A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
TWI431931B (zh) 半導體裝置
TWI392102B (zh) 半導體裝置
TWI437214B (zh) 光電轉換裝置及具有光電轉換裝置之電子裝置
KR101227022B1 (ko) 광전 변환 장치 및 그 제작 방법과, 반도체 장치
TWI444600B (zh) 光電轉換裝置及提供該光電轉換裝置的電子裝置
CN1877269B (zh) 光电转换装置及其制造方法
US8138004B2 (en) Photoelectric conversion device, manufacturing method thereof and semiconductor device
TWI453565B (zh) 光電轉換裝置及具有該光電轉換裝置之電子裝置
US8106474B2 (en) Semiconductor device
US8054596B2 (en) Semiconductor device
JP4809715B2 (ja) 光電変換装置及びその作製方法、並びに半導体装置
US8207589B2 (en) Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US7679091B2 (en) Photoelectric conversion element having a semiconductor and semiconductor device using the same
JP4532418B2 (ja) 光センサ及びその作製方法
JP5183956B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees