KR102193377B1 - 액정 디스플레이 장치 - Google Patents

Abstract

본 발명은 픽셀 영역의 개구율을 높이고, TFT의 사이즈를 줄여 네로우 베젤(narrow bezel)의 구현에 유리한 액정 디스플레이 장치에 관한 것이다.
본 발명의 액정 디스플레이 장치는 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되고 제1 게이트 라인을 사이에 두고 상하로 배치된 복수의 서브픽셀; 상기 제1 게이트 라인의 상측에 배치되고 제1 반도체층을 포함하는 제1 서브픽셀의 제1 박막트랜지스터; 상기 제1 게이트 라인의 하측에 배치되고 제2 반도체층을 포함하는 제2 서브픽셀의 제2 박막트랜지스터; 상기 제1 박막트랜지스터와 상기 제2 박막트랜지스터를 덮도록 형성된 보호막; 상기 보호막 상에 형성되고 상기 제1 박막트랜지스터의 드레인 전극과 접속된 제1 픽셀전극; 및 상기 보호막 상에 형성되고 상기 제2 박막트랜지스터의 드레인 전극과 접속된 제2 픽셀전극;을 포함하고, 상기 보호막의 식각에 의한 하나의 보호막홀을 통해 상기 제1 박막트랜지스터의 드레인 전극은 상기 제1 픽셀 전극과 접속되고, 상기 제2 박막트랜지스터의 드레인 전극은 상기 제2 픽셀 전극과 접속되고, 상기 제1 반도체층과 상기 제2 반도체층 각각은 상기 제1 게이트 라인과 중첩되는 액티브 레이어, 상기 액티브 레이어의 일측에 연결된 LDD(Lightly Doped Drain), 상기 액티브 레이어의 일측에 연결된 LDD의 일측에 연결된 드레인 전극, 상기 액티브 레이어의 타측에 연결된 LDD(Lightly Doped Drain), 상기 액티브 레이어의 타측에 연결된 LDD의 타측에 연결된 소스 전극을 포함하고, 상기 액티브 레이어, 상기 LDD들, 상기 소스 전극, 및 상기 드레인 전극은 동일층에 배치되며, 상기 LDD들 각각의 끝단은 상기 제1 게이트 라인의 끝단과 중첩된다.

Description

액정 디스플레이 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 픽셀 영역의 개구율을 높이고, TFT(Thin Film Transistor)의 사이즈를 줄여 네로우 베젤(narrow bezel)의 구현에 유리한 액정 디스플레이 장치에 관한 것이다.

이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.

평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display Device), 유기발광 디스플레이 장치(Organic Light Emitting Diode Display Device) 등이 연구되고 있다.

이러한 평판 디스플레이 장치 중에서 액정 디스플레이 장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 적용 분야가 확대되고 있다.

도 1은 종래 기술에 따른 액정 디스플레이 장치에서 픽셀들이 배치된 구조를 나타내는 도면이고, 도 2는 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 평면도이다.

도 1 및 도 2를 참조하면, 종래 기술에 따른 액정 디스플레이 장치는 R, G, B 서브 픽셀들이 모여 하나의 픽셀을 구성하고, R, G, B 서브픽셀들이 일 방향으로 배열된 스트라이프 방식으로 배치되어 있다. 도 2에서는 종래 기술에 따른 액정 디스플레이 장치의 전체 픽셀들 중에서 하나의 픽셀의 평면 레이아웃을 도시하고 있다.

복수의 픽셀 각각은 서로 교차하는 데이터 라인과 게이트 라인에 의해 정의된다. 상기 데이터 라인과 상기 게이트 라인이 교차되는 영역에 TFT가 형성된다. 종래 기술에 따른 액정 디스플레이의 픽셀들은 탑 게이트 방식으로 TFT가 형성되어 있다. 또한, 복수의 화소 각각은 공통 전극(common electrode) 및 픽셀 전극(pixel electrode)을 포함한다. 도 2에서는 공통 전극은 도시하지 않았다.

TFT가 탑 게이트 방식으로 형성됨으로 인해, 백라이트의 빛이 액티브에 입사되는 것을 방지하기 위해 TFT의 하부에는 라이트 쉴드 레이어(Light shield layer)가 형성되어 있다.

아몰퍼스 실리콘(a-Si: amorphous Silicon) TFT는 느린 동작 속도, 미세 선폭 설계 제한 등의 단점이 있다. 이러한 단점을 보완하기 위해, 상기 하부 기판의 TFT의 액티브를 형성하기 위한 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용한다.

도 3은 종래 기술에 따른 액정 디스플레이 장치의 제조 방법을 간략히 나타내는 도면이다.

먼저, 도 3(a)을 참조하면, 기판 상에(10) 라이트 쉴드 레이어(15)를 형성하고, 그 위에 보호막(20)을 형성한다. 이후, 보호막 상에 반도체 레이어를 형성하고, 그 위에 게이트 절연막(40)을 형성한다. 이후, 게이트 절연막(40) 상부 중에서 반도체 레이어와 중첩되도록 게이트(50)를 형성한다. 이후, 게이트(50) 상에 포토레지스터(PR)을 형성하고, 반도체 레이어에 고농도 불순물(N+)의 도핑을 수행한다.

포토레지스트(PR)를 이용한 고농도 불순물을 도핑하여 반도체 레이어에 액티브(31), 소스(32) 및 드레인(33)이 형성된다. 반도체 레이어 중에서 불순물이 주입된 부분은 소스(32) 및 드레인(33)이 되고, 포토레지스트(PR)에 의해 불순물일 주입되지 않은 부분은 액티브(31)가 된다.

이어서, 도 3(b)를 참조하면, 포토 레지스트(PR) 및 게이트(50)를 마스크로 이용하여 저농도 불순물을 도핑한다.

이어서, 도 3(c)를 참조하면, 저농도 불순물의 도핑에 의해서 액티브(31)와 소스(32) 사이 및 액티브(31)와 드레인(33) 사이에 LDD(34, Lightly Doped Drain)가 형성된다. 이후, 포토레지스트(PR)를 제거하여 TFT의 제조를 완료한다.

이러한, 종래 기술의 액정 디스플레이 장치의 제조 방법은 게이트(50)를 형성한 이후에 불순물을 도핑을 통해 TFT의 채널을 형성하게 된다. 따라서, 종래 기술에서 듀얼 채널을 형성할 때, 액티브(채널)를 게이트(50)로 블록킹하고, 고농도 불순물(N+)의 도핑 영역을 확보하기 위해서 도 2에 도시된 "A" 부분과 같이, 게이트 외부로 액티브 패턴이 형성되도록 액티브를 "U" 형태로 형성해야 한다. 이로 인해서, 게이트 외부에 액티브가 형성된 폭만큼 TFT의 면적이 증가하게 된다.

상부 기판에는 하부 기판의 TFT, 게이트 라인 및 데이터 라인을 가려주기 위한 블랙매트릭스(BM)가 형성된다. TFT의 면적이 증가하면 블랙매트릭스(BM)의 면적도 증가하게 되어, 픽셀 영역의 개구율이 감소하는 문제점이 있다. 일 예로서, 게이트 라인 및 TFT를 가리기 위한 블랙매트릭스(BM)의 폭이 증가하고, 블랙매트릭스(BM)의 폭만큼 픽셀 영역의 개구율이 감소하게 된다.

또한, 도 3에 도시된 바와 같이, 탑 게이트 방식의 TFT는 백라이트의 빛이 액티브에 입사되는 것을 방지하기 위해 라이트 쉴드 레이어(15)를 형성해야 한다. 이와 같이, 라이트 쉴드 레이어(15)의 제조에 마스크 및 제조 공정이 소요되어 제조 비용이 증가하고, 제조 효율일 떨어지는 문제점이 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 픽셀 영역의 개구율을 높일 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, TFT를 가리기 위한 블랙매트릭스(BM)의 폭을 줄여 픽셀 영역의 개구율을 높일 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, TFT의 채널 설계의 효율의 증가 및 고 신뢰성의 TFT를 제조하여 TFT의 사이즈를 줄이고, 네로우 베젤(narrow bezel)의 구현에 유리한 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부 기판의 형성 시 마스크 공정을 줄여 제조비용을 절감시킬 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 라이트 쉴드 레이어(Light shield layer)를 제거하여 제조 공정 수를 줄인 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 액정 디스플레이 장치는 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되고 제1 게이트 라인을 사이에 두고 상하로 배치된 복수의 서브픽셀; 상기 제1 게이트 라인의 상측에 배치되고 제1 반도체층을 포함하는 제1 서브픽셀의 제1 박막트랜지스터; 상기 제1 게이트 라인의 하측에 배치되고 제2 반도체층을 포함하는 제2 서브픽셀의 제2 박막트랜지스터; 상기 제1 박막트랜지스터와 상기 제2 박막트랜지스터를 덮도록 형성된 보호막; 상기 보호막 상에 형성되고 상기 제1 박막트랜지스터의 드레인 전극과 접속된 제1 픽셀전극; 및 상기 보호막 상에 형성되고 상기 제2 박막트랜지스터의 드레인 전극과 접속된 제2 픽셀전극;을 포함하고, 상기 보호막의 식각에 의한 하나의 보호막홀을 통해 상기 제1 박막트랜지스터의 드레인 전극은 상기 제1 픽셀 전극과 접속되고, 상기 제2 박막트랜지스터의 드레인 전극은 상기 제2 픽셀 전극과 접속되고, 상기 제1 반도체층과 상기 제2 반도체층 각각은 상기 제1 게이트 라인과 중첩되는 액티브 레이어, 상기 액티브 레이어의 일측에 연결된 LDD(Lightly Doped Drain), 상기 액티브 레이어의 일측에 연결된 LDD의 일측에 연결된 드레인 전극, 상기 액티브 레이어의 타측에 연결된 LDD(Lightly Doped Drain), 상기 액티브 레이어의 타측에 연결된 LDD의 타측에 연결된 소스 전극을 포함하고, 상기 액티브 레이어, 상기 LDD들, 상기 소스 전극, 및 상기 드레인 전극은 동일층에 배치되며, 상기 LDD들 각각의 끝단은 상기 제1 게이트 라인의 끝단과 중첩된다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT를 가리기 위한 블랙매트릭스(BM)의 폭을 줄여 픽셀 영역의 개구율을 높일 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 보호막홀이 형성되지 않은 제1 영역을 가리는 블랙매트릭스(BM)의 폭(W1)과 보호막홀이 형성된 제2 영역을 가리는 블랙매트릭스(BM)의 폭(W2)을 비대칭으로 형성한다. 이를 통해, 블랙매트릭스의 폭을 줄이고, 픽셀 영역의 개구율을 높일 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT의 드레인과 픽셀 전극을 컨택시키기 위해 필요한 면적을 줄여, 줄어든 면적만큼 블랙매트릭스(BM)의 폭을 감소시켜, 픽셀 영역의 개구율을 증가시킬 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT의 채널 설계의 효율의 증가 및 고 신뢰성의 TFT를 제조하여 TFT의 사이즈를 줄이고, 네로우 베젤(narrow bezel)의 구현에 유리한 효과를 제공한다.

본 발명의 액정 디스플레이 장치는 하부 기판의 형성 시 마스크 공정을 줄여 제조비용을 절감시킬 수 있다.

본 발명의 액정 디스플레이 장치 및 이의 제조 방법은 라이트 쉴드 레이어(Light shield layer)를 제거하여 제조 공정 수를 줄일 수 있다.

본 발명의 액정 디스플레이 장치 및 이의 제조 방법은 TFT의 액티브의 재료로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용하여, TFT의 구동 성능을 향상시킬 수 있다.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.

도 1은 종래 기술에 따른 액정 디스플레이 장치에서 픽셀들이 배치된 구조를 나타내는 도면이다.
도 2는 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 평면도이다.
도 3은 종래 기술에 따른 액정 디스플레이 장치의 제조 방법을 간략히 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 하부기판의 평면 레이아웃을 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 상부기판의 평면 레이아웃을 나타내는 도면이다.
도 6은 하나의 게이트 라인을 사이에 두고 상하로 인접한 2개의 서브픽셀의 평면 레이아웃을 나타내는 것으로, 복수의 서브 픽셀들 중에서 그린 서브픽셀 및 블루 서브픽셀의 구조를 나타내고 있다.
도 7은 도 6에 도시된 A1-A2 선에 따른 단면을 나타내는 것으로, TFT의 구조를 나타낸 도면이다.
도 8은 도 6에 도시된 B1-B2 선에 따른 단면을 나타내는 것으로, 게이트 라인을 사이에 두고 상하로 인접한 2개의 서브픽셀들이 하나의 보호막홀을 공유하여 드레인 컨택이 이루어진 구조를 나타내는 도면이다.
도 9는 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치의 평면 레이아웃을 나타내는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 배선 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

도면을 참조한 설명에 앞서, 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.

그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 상기 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.

특히, 상기 IPS 모드는 상기 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 수평 전계를 일으켜 액정층의 배열을 조절하는 방식이다.

상기 FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연막을 사이에 두고 이격되도록 형성시킨다. 이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다. 본 발명의 실시 예들에 따른 액정 디스플레이 장치는 IPS 또는 FFS 모드의 구조를 가진다.

본 발명의 실시 예들에 따른 액정 디스플레이 장치는 액정 패널과, 상기 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다.

상기 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 터치 센싱 드라이버, 백라이트 구동부, 전원 공급부를 포함한다.

여기서, 상기 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 형성될 수 있다.

상기 액정 패널은 액정층을 사이에 두고 합착된 상부 기판과 하부 기판을 포함하며, 복수의 픽셀(Clc, 액정셀)가 매트릭스 형태로 배열된다. 상기 액정 패널은 데이터 전압에 따라 각 픽셀의 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시한다.

이하, 첨부된 도면들을 참조하여 본 발명의 실시 예들에 따른 액정 디스플레이 장치에 대하여 설명하기로 한다.

도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 하부기판의 평면 레이아웃을 나타내는 도면이고, 도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 상부기판의 평면 레이아웃을 나타내는 도면이다.

도 4에서는 레드 서브픽셀, 그린 서브픽셀, 블루 서브픽셀 및 화이트 서브픽셀이 팬타일(pantile) 구조로 배치된 것을 나타내고 있다. 그리고, 도 5에서는 레드 서브픽셀과 화이트 서브픽셀 사이의 제1 영역을 가리는 블랙매트릭스(BM)의 폭(W1)과 그린 서브픽셀과 블루 서브픽셀 사이의 제2 영역을 가리는 블랙매트릭스(BM)의 폭(W2)을 비대칭으로 형성하여 픽셀의 개구율을 향상시킨 것을 나타내고 있다.

도 4 및 도 5를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 복수의 서브 픽셀들(101-104)을 포함한다. 레드 서브픽셀(101), 그린 서브픽셀(102), 블루 서브픽셀(103) 및 화이트 서브픽셀(104)들이 팬타일 구조로 배치되어 있고, 레드 서브픽셀(101), 그린 서브픽셀(102), 블루 서브픽셀(103) 및 화이트 서브픽셀(104)들로 하나의 픽셀을 구성한다.

복수의 서브픽셀 영역은 서로 교차하는 데이터 라인과 게이트 라인에 의해 정의된다. 상기 데이터 라인과 상기 게이트 라인이 교차되는 영역에 TFT가 형성된다. 또한, 복수의 화소 각각은 공통 전극 및 픽셀 전극을 포함한다. 도 4에서는 픽셀 전극 및 공통 전극을 도시하지 않았다. 픽셀 전극은 데이터 라인으로 인가된 데이터 전압을 픽셀 영역에 공급한다. 그리고, 공통 전극은 상기 픽셀 영역에 공통 전압(Vcom)을 공급한다.

여기서, FFS 모드인 경우, 픽셀 전극이 공통 전극보다 위에 형성된 픽셀 전극 온 탑 구조로 형성될 수도 있다. 한편, 공통 전극이 픽셀 전극보다 위에 형성된 공통 전극 온 탑 구조로도 형성될 수도 있다.

제1 열에 레드 서브픽셀(101)과 그린 서브픽셀(102)이 배치되고, 제2 열에 블루 서브픽셀(103)과 화이트 서브픽셀(104)이 배치될 수 있다.

제1 열에 배치된 레드 서브픽셀(101)과 제2 열에 배치된 화이트 서브픽셀(104)은 게이트 라인(gate line)을 사이에 두고 상측과 하측에 배치되어 있다. 즉, 레드 서브픽셀(101)과 화이트 서브픽셀(104)은 상기 게이트 라인을 사이에 두고 상하로 인접하게 형성되어 있다.

그리고, 제1 열에 배치된 그린 서브픽셀(102)과 제2 열에 배치된 블루 서브픽셀(103)은 상기 게이트 라인을 사이에 두고 상측과 하측에 배치되어 있다. 즉, 그린 서브픽셀(102)과 블루 서브픽셀(103)은 상기 게이트 라인을 사이에 두고 상하로 인접하게 형성되어 있다.

제1 열에 배치된 레드 서브픽셀(101)과 제1 열에 배치된 그린 서브픽셀(102)은 데이터 라인(data line)을 사이에 두고 좌측과 우측에 배치되어 있다. 즉, 레드 서브픽셀(101)과 그린 서브픽셀(102)은 상기 데이터 라인을 사이에 두고 좌우로 인접하게 형성되어 있다.

그리고, 제2 열에 배치된 화이트 서브픽셀(104)과 제2 열에 배치된 블루 서브픽셀(103)은 상기 데이터 라인을 사이에 두고 좌측과 우측에 배치되어 있다. 즉, 화이트 서브픽셀(104)과 블루 서브픽셀(103)은 상기 데이터 라인을 사이에 두고 좌우로 인접하게 형성되어 있다.

그러나, 이에 한정되지 않고, 하나의 픽셀을 구성하는 레드 서브픽셀(101), 그린 서브픽셀(102), 블루 서브픽셀(103) 및 화이트 서브픽셀(104)의 배치 구조는 필요에 따라서 변경될 수 있다.

일 예로서, 도 9에 도시된 바와 같이, 제1 열에 블루 서브픽셀(103)과 화이트 서브픽셀(104)이 배치되고, 제2 열에 레드 서브픽셀(101)과 그린 서브픽셀(102)이 배치될 수 있다.

제1 열에 배치된 블루 서브픽셀(103)과 제2 열에 배치된 레드 서브픽셀(101)은 게이트 라인(gate line)을 사이에 두고 상측과 하측에 배치되어 있다. 즉, 블루 서브픽셀(103)과 레드 서브픽셀(101)은 상기 게이트 라인을 사이에 두고 상하로 인접하게 형성되어 있다.

그리고, 제1 열에 배치된 화이트 서브픽셀(104)과 제2 열에 배치된 그린 서브픽셀(102)은 상기 게이트 라인을 사이에 두고 상측과 하측에 배치되어 있다. 즉, 화이트 서브픽셀(104)과 그린 서브픽셀(102)은 상기 게이트 라인을 사이에 두고 상하로 인접하게 형성되어 있다.

제1 열에 배치된 블루 서브픽셀(103)과 제1 열에 배치된 화이트 서브픽셀(104)은 데이터 라인(data line)을 사이에 두고 좌측과 우측에 배치되어 있다. 즉, 블루 서브픽셀(103)과 화이트 서브픽셀(104)은 상기 데이터 라인을 사이에 두고 좌우로 인접하게 형성되어 있다.

그리고, 제2 열에 배치된 레드 서브픽셀(101)과 제2 열에 배치된 그린 서브픽셀(102)은 상기 데이터 라인을 사이에 두고 좌측과 우측에 배치되어 있다. 즉, 레드 서브픽셀(101)과 그린 서브픽셀(102)은 상기 데이터 라인을 사이에 두고 좌우로 인접하게 형성되어 있다.

데이터 라인을 통해 인가된 데이터 전압을 픽셀 전극에 인가시키기 위해서, 레드 서브픽셀(101), 그린 서브픽셀(102), 블루 서브픽셀(103) 및 화이트 서브픽셀(104) 각각에는 스위칭 소자로써 TFT가 형성되어 있다.

레드 서브픽셀(101), 그린 서브픽셀(102), 블루 서브픽셀(103) 및 화이트 서브픽셀(104)에 형성된 TFT는 코플라나 타입(coplanar type)으로 형성되어 있다. TFT의 구조를 살펴보면, 액티브 레이어가 게이트 라인 및 데이터 라인과 오버랩 되도록 형성된다.

그리고, 소스 전극은 층간 절연막(ILD: inter-layer dielectric)을 사이에 두고 데이터 라인과 오버랩 되도록 형성된다. 소스 전극은 소스 컨택(source contact)을 통해 데이터 라인과 전기적으로 컨택된다.

그리고, 드레인 전극은 게이트 라인의 하측 또는 상측에 형성된다. 드레인 전극은 픽셀 전극(미도시)과 전기적으로 컨택된다. 드레인 전극과 픽셀 전극을 컨택 시키기 위해서 드레인 컨택(drain contact) 및 보호막홀(protective layer hole)이 형성되어 있다. 드레인 전극이 노출되도록 층간 절연막(ILD)에 홀을 형성하여 드레인 컨택이 형성된다.

그리고, 상기 드레인 컨택이 노출되도록 보호막에 홀을 형성하고, 픽셀 전극이 상기 보호막 상부 및 보호막홀 내부에 형성되어 드레인 전극과 픽셀 전극이 컨택된다. 이때, 보호막은 포토아크릴(PAC: photoacryl)로 2.0um~3.0um의 두께로 형성되어 하부기판을 평탄화 시킨다. 도면에 도시하지 않았지만, 픽셀 전극을 덮도록 절연막이 형성되고, 상기 절연막 상에 공통 전극(common electrode)이 형성된다.

그러나, 이에 한정되지 않고, 보호막 상부에 공통 전극이 형성되고, 공통 전극을 덮도록 절연막이 형성될 수 있다. 그리고, 절연막 상에 픽셀 전극이 형성될 수 있다.

도 6은 하나의 게이트 라인을 사이에 두고 상하로 인접한 2개의 서브픽셀의 평면 레이아웃을 나타내는 것으로, 복수의 서브 픽셀들 중에서 그린 서브픽셀 및 블루 서브픽셀의 구조를 나타내고 있다.

도 4와 도 6을 결부하여 설명하면, 보호막홀(185)은 게이트 라인을 사이에 두고 상하로 인접하게 형성된 2개의 서브 픽셀에 공통으로 형성된다. 즉, 제1 서브픽셀의 TFT의 드레인 전극을 제1 픽셀 전극(190a)과 컨택시키고, 제2 서브픽셀의 TFT의 드레인 전극을 제2 픽셀 전극(190b)과 컨택시키기 위한 보호막홀(185)이 공통으로 형성되어 있다.

보호막홀은 수직 방향으로 긴 직사각형 형태로 형성되어, 게이트 라인의 상측에 배치된 제1 서브픽셀의 TFT의 드레인 컨택을 노출시키고, 게이트 라인의 하측에 배치된 제2 서브픽셀의 TFT의 드레인 컨택을 노출시킨다. 게이트 라인의 상측에도 보호막홀(185)이 형성되어 있지만, 게이트 라인의 상부에는 게이트 절연막 및 층간 절연막이 형성되어 있어 게이트 라인이 노출되지 않는다.

구체적으로 설명하면, 제1 게이트 라인을 사이에 두고 상하로 인접하게 형성된 그린 서브픽셀(102)과 블루 서브 픽셀(103)에 공통으로 하나의 보호막홀(185)이 형성되어 있다.

제1 게이트 라인을 사이에 두고 상하로 인접하게 형성된 2개의 서브픽셀에 공통으로 형성된 보호막홀(185)은 그린 서브픽셀(102)의 TFT의 드레인 컨택(165a)을 노출시키고, 블루 서브픽셀(103)의 TFT의 드레인 컨택(165b)을 노출시킨다.

이와 같이, 2개의 서브픽셀에 공통으로 보호막홀(185)을 형성하여, 그린 서브픽셀(102)의 TFT의 드레인(160a)을 제1 픽셀 전극(190a)에 컨택시키고, 블루 서브픽셀(103)의 TFT의 드레인(160b)을 제2 픽셀 전극(190b)에 컨택시킬 수 있다.

또한, 제2 게이트 라인을 사이에 두고 상하로 인접하게 형성된 화이트 서브픽셀(104)과 레드 서브 픽셀(101)에 공통으로 하나의 보호막홀이 형성되어 있다.

제2 게이트 라인을 사이에 두고 형성된 2개의 서브픽셀에 공통으로 형성된 보호막홀은 화이트 서브픽셀(104)의 TFT의 드레인 컨택을 노출시키고, 레드 서브픽셀(101)의 TFT의 드레인 컨택을 노출시킨다.

이와 같이, 2개의 서브픽셀에 공통으로 보호막홀을 형성하여, 화이트 서브픽셀(104)의 TFT의 드레인을 제3 픽셀 전극에 컨택시키고, 레드 서브픽셀(101)의 TFT의 드레인을 제4 픽셀 전극에 컨택시킬 수 있다.

그린 서브픽셀(102)의 TFT와 블루 서브픽셀(103)의 TFT은 동일한 게이트 라인을 공유하여 게이트 전극이 구성되어 있다. 한편, 그린 서브픽셀(102)의 TFT의 소스 전극(150a)은 제1 데이터 라인(data line 1)과 컨택되어 있다. 그리고, 블루 서브픽셀(103)의 TFT의 소스 전극(150b)은 제2 데이터 라인(data line 2)과 컨택되어 있다.

여기서, 그린 서브픽셀(102)의 TFT의 소스 전극(150a)은 블루 서브픽셀(103) 영역의 측면에서 제1 데이터 라인(data line 1)과 컨택된다. 그리고, 블루 서브픽셀(103)의 TFT의 소스 전극(150b)은 그린 서브픽셀(103) 영역의 측면에서 제2 데이터 라인(data line 2)과 컨택된다.

즉, 그린 서브픽셀(102)의 TFT와 블루 서브픽셀(103)의 TFT는 동일한 게이트 라인을 공유하지만, 서로 다른 데이터 라인을 통해 데이터 전압을 공급받게 된다.

제1 게이트 라인을 사이에 두고 상하로 인접하게 형성된 2개의 서브픽셀에 공통으로 형성된 보호막홀(185)은 그린 서브픽셀(102)의 TFT의 드레인 컨택(165a)을 노출시키고, 블루 서브픽셀(103)의 TFT의 드레인 컨택(165b)을 노출시킨다.

다시, 도 5를 결부하여 설명하면, 상부기판에는 데이터 라인, 게이트 라인 및 TFT를 가리기 위한 블랙매트릭스(BM)가 형성된다. 여기서, 보호막홀이 형성되지 않은 부분을 가리기 위한 블랙매트릭스(BM)의 폭(W1)과, 보호막홀이 형성된 부분을 가리기 위한 블랙매트릭스(BM)의 폭(W2)이 비대칭으로 형성되어 있다.

하부기판에 형성된 제1 게이트 라인(G1)을 기준으로, 그린 서브픽셀(102)과 블루 서브픽셀(104)은 하나의 보호막홀을 공유한다. 그리고, 제2 게이트 라인(G2)을 기준으로 화이트 서브픽셀(104)과 레드 서브 픽셀(101)은 하나의 보호막홀을 공유한다.

따라서, 보호막홀이 형성되지 않은 부분은 게이트 라인만 가리는 정도로 블랙매트릭스(BM)의 폭(W1)을 좁게 형성한다. 반면, 보호막홀이 형성된 부분은 게이트 라인뿐만 아니라, 상측 픽셀의 TFT 및 하측 픽셀의 TFT를 모두 가리도록 블랙매트릭스(BM)의 폭(W2)을 넓게 형성한다.

구체적으로 설명하면, 제1 게이트 라인(G1)을 기준으로, 레드 서브픽셀(101)과 화이트 서브픽셀(104) 사이의 제1 영역을 가리는 블랙 매트릭스(BM)는 게이트 라인만을 가리도록 좁게 제1 폭(W1)으로 형성되어 있다.

그리고, 그린 서브픽셀(102)과 블루 서브픽셀(103) 사이의 제2 영역을 가리는 블랙 매트릭스(BM)는 게이트 라인뿐만 아니라 그린 서브픽셀(102)의 TFT 및 블루 서브픽셀(103)의 TFT들을 모두 가리도록 넓게 제2 폭(W2)으로 형성되어 있다.

이어서, 제2 게이트 라인(G2)을 기준으로, 화이트 서브픽셀(104)과 레드 서브픽셀(101) 사이의 제3 영역을 가리는 블랙 매트릭스(BM)는 게이트 라인뿐만 아니라 화이트 서브픽셀(104)의 TFT 및 레드 서브픽셀(101)의 TFT들을 모두 가리도록 넓게 제2 폭(W2)으로 형성되어 있다.

그리고, 블루 서브픽셀(103)과 그린 서브픽셀(102) 사이의 제4 영역을 가리는 블랙 매트릭스(BM)는 게이트 라인만을 가리도록 좁게 제1 폭(W1)으로 형성되어 있다.

도 4 내지 도 6을 참조하여 앞에서 설명한 바와 같이, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 하나의 게이트 라인을 사이에 두고 상하로 인접하게 형성된 2개의 서브픽셀에 공통으로 하나의 보호막홀(185)을 형성하고, 이렇게 형성된 하나의 보호막홀(185)을 통해 2개의 서브픽셀의 TFT 각각을 픽셀 전극에 컨택시킬 수 있다.

여기서, 보호막홀이 형성되지 않은 제1 영역을 가리는 블랙매트릭스(BM)의 폭(W1)과 보호막홀이 형성된 제2 영역을 가리는 블랙매트릭스(BM)의 폭(W2)을 비대칭으로 형성한다. 이를 통해, 종래 기술에서 각각의 픽셀 영역에 보호막홀이 형성됨으로 인해 증가했던 블랙매트릭스의 폭을 줄이고, 픽셀 영역의 개구율을 높일 수 있다.

도 7은 도 6에 도시된 A1-A2 선에 따른 단면을 나타내는 것으로, TFT의 구조를 나타낸 도면이다. 도 7에서는 IPS 또는 FFS 모드의 하부 기판 구조를 나타내고 있으며, 도 6에 도시된 블루 서브픽셀(103)의 TFT의 구조를 도시하고 있다. 레드 서브픽셀, 그린 서브픽셀, 블루 서브픽셀 및 화이트 서브픽셀의 TFT들은 모두 동일한 구조를 가지므로, 대표로서 블루 서브픽셀(103)의 TFT의 구조를 설명하기로 한다.

도 7을 참조하면, 블루 서브픽셀(103)의 TFT는 게이트(120), 액티브 레이어(140), 게이트 절연막(130), LDD(145) 및 소스 전극(150b), 드레인 전극(160b)을 포함하여 구성된다. 이러한, TFT는 게이트(120)가 액티브 레이어(140) 아래에 위치하는 바텀 게이트(bottom gate) 구조로 형성된다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT의 게이트(120)가 액티브 레이어(140)의 아래에 형성되어 있어 백라이트로부터 조사되는 빛을 차단하기 위한 라이트 쉴드 레이어를 형성하지 않아도 된다. 따라서, 종래 기술의 탑 게이트 TFT 구조에서 라이트 쉴드 레이어를 형성하는데 필요했던 제조 공정을 줄이고 제조비용을 절감시킬 수 있다.

아몰퍼스 실리콘(a-Si: amorphous Silicon) TFT는 느린 동작 속도, 미세 선폭 설계 제한 등의 단점이 있다. 이러한 단점을 보완하기 위해, 본 발명에서는 TFT의 액티브 레이어(140)를 형성하기 위한 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용한다.

기판(110) 상에 게이트 라인이 제1 방향으로 형성되고, 게이트 라인에 의해 TFT의 게이트(120)가 형성되어 있다.

게이트(120)를 덮도록 게이트 절연막(130, GI: Gate Insulator)이 형성되어 있다.

게이트 절연막(130) 상에 게이트(120)와 중첩되도록 TFT의 채널인 액티브 레이어(140)가 형성되어 있고, 액티브 레이어(140)의 일측에는 소스 전극(150b)이 형성되어 있다. 그리고, 액티브 레이어(140)의 타 측에는 드레인 전극(160b)이 형성되어 있다. 액티브 레이어(140)와 소스 전극(150b) 및 액티브 레이어(140)와 드레인 전극(160b) 사이에는 LDD(145, (Lightly Doped Drain))가 형성되어 있다.

여기서, LDD(145)의 길이는 게이트(120)의 끝단과 일치하게 형성될 수 있다. 즉, LDD(145)는 액티브 레이어(140)의 끝단에서 시작하여 게이트(120)의 끝단과 중첩되는 지점에서 끝나도록 그 길이가 형성될 수 있다.

그러나, 이에 한정되지 않고, LDD(145)의 길이를 게이트(120)가 형성되어 있지 않은 부분까지 연장되도록 형성될 수 있다. 즉, LDD(145)는 액티브 레이어(140)의 끝단에서 시작하여 게이트(120)의 끝단과 중첩되는 지점을 넘어 게이트(120)의 끝단보다 더 길게 형성될 수 있다. 이와 같이, 본 발명의 액정 디스플레이 장치는 TFT의 특성에 따라서 LDD(145)의 길이를 선택적으로 조절하여 형성할 수 있다.

소스 전극(150b), 액티브 레이어(140) 및 드레인 전극(160b)을 덮도록 층간 절연막(170, ILD: Inter Layer Dielectric)이 형성되어 있다.

층간 절연막(170) 중에서 소스 전극(150b)과 중첩되는 일부분이 식각되어 소스 전극(150b)을 노출시키는 소스 컨택홀(CNT hole 1)이 형성되어 있다. 그리고, 층간 절연막(170) 중에서 드레인 전극(150b)과 중첩되는 일부분이 식각되어 드레인 전극(150b)을 노출시키는 드레인 컨택홀(CNT hole 2)이 형성되어 있다.

소스 컨택홀(CNT hole 1)에는 데이터 라인의 메탈이 매립되어 소스 컨택(155b)이 형성되어 있다. 그리고, 드레인 컨택홀(CNT hole 2)에는 데이터 라인의 메탈이 매립되어 드레인 컨택(165b)이 형성되어 있다.

TFT의 소스 전극(150b)는 소스 컨택(155b)을 통해 데이터 라인과 컨택된다. 그리고, TFT의 드레인 전극(160b)은 드레인 컨택(165b)에 컨택된다.

TFT, 소스 컨택(155b) 및 드레인 컨택(165b)을 덮도록 보호막(180)이 형성되어 있다. 이때, 보호막(180)은 포토아크릴(PAC: photoacryl)로 2.0um~3.0um의 두께로 형성되어 하부기판을 평탄화 시킨다.

보호막(180) 중에서 드레인 컨택(165b)과 중첩되는 일부분이 식각되어 드레인 컨택(165b)을 노출시키는 보호막홀(185)이 형성되어 있다.

보호막(180)의 상부 및 보호막홀(185) 내부에 ITO(indium tin oxide)와 같은 투명 전도성 물질로 픽셀 전극(190)이 형성되어 있다.

이와 같이, TFT의 드레인 전극(160b)은 층간 절연막(170)이 식각되어 형성된 드레인 컨택홀(CNT hole 2) 내부에 형성된 드레인 컨택(165b) 및 보호막홀(185)을 통해 픽셀 전극(190)과 컨택된다. 도면에 도시하지 않았지만, 픽셀 전극(190)을 덮도록 절연막이 형성되고, 상기 절연막 상에 ITO로 공통 전극이 형성될 수 있다.

여기서, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트 라인을 사이에 두고 상하로 인접하게 형성된 2개의 서브 픽셀에 공통으로 보호막홀(185)이 형성된다.

도 8은 도 6에 도시된 B1-B2 선에 따른 단면을 나타내는 것으로, 게이트 라인을 사이에 두고 상하로 인접한 2개의 서브픽셀들이 하나의 보호막홀을 공유하여 드레인 컨택이 이루어진 구조를 나타내는 도면이다.

도 8을 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트 라인을 사이에 두고 상하로 인접하게 형성된 2개의 서브 픽셀에 공통으로 보호막홀(185)이 형성된다.

제1 서브픽셀(sub-pixel 1)의 TFT의 드레인 전극(160a)을 제1 픽셀 전극(190a)과 컨택시키고, 제2 서브픽셀(sub-pixel 2)의 TFT의 드레인 전극(160b)을 제2 픽셀 전극(190b)과 컨택시키기 위해서 하나의 보호막홀(185)이 공통으로 형성되어 있다.

여기서, 제1 서브픽셀(sub-pixel 1)은 도 4 및 6에 도시된 바와 같이, 게이트 라인의 상측에 형성된 그린 서브픽셀(102)이고, 제2 서브픽셀(sub-pixel 2)은 게이트 라인의 하측에 형성된 블루 서브픽셀(103)이 될 수 있다.

그러나, 이에 한정되지 않고, 제1 서브픽셀(sub-pixel 1)은 도 4에 도시된 바와 같이, 게이트 라인의 상측에 형성된 화이트 서브픽셀(104)이고, 제2 서브픽셀(sub-pixel 2)은 게이트 라인의 하측에 형성된 레드 서브픽셀(101)이 될 수 있다.

보호막홀(185)은 수직 방향으로 긴 직사각형 형태로 형성되어, 게이트 라인의 상측에 배치된 제1 서브픽셀의 TFT의 드레인 컨택(165a)을 노출시킨다. 또한, 상기 보호막홀(185)은 게이트 라인의 하측에 배치된 제2 서브픽셀의 TFT의 드레인 컨택(165b)을 노출시킨다.

게이트 라인의 상측에도 보호막홀(185)이 형성되어 있지만, 게이트 라인의 상부에는 게이트 절연막(130) 및 층간 절연막(170)이 형성되어 있어 게이트 라인이 노출되지 않는다.

이와 같이, 2개의 서브픽셀에 공통으로 보호막홀(185)을 형성하여, 제1 서브픽셀의 TFT의 드레인(160a)을 제1 픽셀 전극(190a)에 컨택시키고, 제2 서브픽셀의 TFT의 드레인(160b)을 제2 픽셀 전극(190b)에 컨택시킬 수 있다. 즉, TFT의 드레인 전극(160b)은 층간 절연막(170)이 식각되어 형성된 드레인 컨택홀(CNT hole 2) 내부에 형성된 드레인 컨택(165b) 및 보호막홀(185)을 통해 픽셀 전극(190)과 컨택된다.

상술한 구성을 포함하는 본 발명의 실시 예에 따른 액정 디스플레이 장치는 바텀 게이트 방식으로 TFT가 형성되어 있고, 액티브가 LTPS로 형성되어 TFT의 구동 성능을 형상시킬 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT의 액티브 레이어(140)가 데이터 라인 및 게이트(120) 상부에 형성되어 있어 제조 공정 시 불순물 도핑의 자유도를 높이고, TFT를 형성하는데 필요한 면적을 줄일 수 있다.

또한, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT에 싱글 채널 또는 멀티 채널을 형성할 수 있다. TFT에 싱글 채널을 형성할 때에는 게이트(120) 상에 하나의 패턴으로 액티브를 형성하고, 멀티 채널을 형성할 때에는 멀티 패턴을 가지는 마스크를 이용하여 게이트(120) 상에 멀티 패턴으로 액티브를 형성한다. 이와 같이, 게이트(120) 상에서 싱글 채널 또는 멀티 채널(multi channel) 을 구성할 수 있어, TFT의 특성에 따라서 다양한 형태로 채널을 형성할 수 있다.

특히, 상부 기판에는 하부 기판의 TFT 및 게이트 라인의 가려주기 위한 블랙매트릭스(BM)가 형성되는데, TFT의 면적이 증가하면 블랙매트릭스(BM)의 면적도 증가하게 되어 반대로 픽셀 영역의 개구율이 감소하는 문제점이 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 보호막홀이 형성되지 않은 제1 영역을 가리는 블랙매트릭스(BM)의 폭(W1)과 보호막홀이 형성된 제2 영역을 가리는 블랙매트릭스(BM)의 폭(W2)을 비대칭으로 형성한다. 이를 통해, 종래 기술에서 각각의 픽셀 영역에 보호막홀이 형성됨으로 인해 증가했던 블랙매트릭스의 폭을 줄이고, 픽셀 영역의 개구율을 높일 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT의 드레인과 픽셀 전극을 컨택시키기 위해 필요한 면적을 줄여, 줄어든 면적만큼 블랙매트릭스(BM)의 폭을 감소시켜, 픽셀 영역의 개구율을 증가시킬 수 있다. 구체적인 예로서, 6인치 UHD 해상도를 가지는 액정 디스플레이 장치에서 종래 기술 대비 픽셀이 개구율을 26% 향상시킬 수 있다.

아울러, 화상이 표시되는 액티브 영역의 TFT들뿐만 아니라, 비 표시 영역에 형성되는 TFT들도 동일한 형태로 제조할 수 있어, 비 표시 영역을 덮는 베젤을 사이즈를 줄여 네로우 베젤(narrow bezel)의 구현에 유리한 효과를 제공할 수 있다.

본 발명의 액정 디스플레이 장치는 상기 제1 게이트 라인의 상측에 배치된 제3 서브픽셀; 및 상기 제1 게이트 라인의 하측에 배치된 제4 서브픽셀;을 더 포함한다.

본 발명의 액정 디스플레이 장치는 보호막홀이 형성되지 않은 상기 제3 서브픽셀과 상기 제4 서브픽셀 사이의 제1 영역을 가리는 블랙매트릭스의 폭과, 상기 보호막홀이 형성된 상기 제1 서브픽셀과 상기 제2 서브픽셀 사이의 제2 영역을 가리는 블랙매트릭스의 폭이 상이하게 형성된다.

본 발명의 액정 디스플레이 장치는 상기 제1 영역을 가리는 블랙매트릭스가 제1 폭으로 형성되고, 상기 제2 영역을 가리는 블랙매트릭스는 상기 제1 폭보다 넓은 제2 폭으로 형성된다.

본 발명의 액정 디스플레이 장치는 상기 제1 영역을 가리는 블랙매트릭스는 상기 제1 게이트 라인을 가리는 제1 폭으로 형성되고, 상기 제2 영역을 가리는 블랙매트릭스는 상기 제1 게이트 라인, 상기 제1 박막트랜지스터 및 상기 제2 박막트랜지스터를 가리는 제2 폭으로 형성된다.

본 발명의 액정 디스플레이 장치는 상기 제1 박막트랜지스터와 상기 제2 박막트랜지스터는 동일한 게이트 라인을 공유하여 구성되고, 상기 제1 박막트랜지스터의 소스 전극과 상기 제2 박막트랜지스터의 소스 전극은 서로 다른 데이터 라인에 접속된다.

본 발명의 액정 디스플레이 장치는 상기 제1 박막트랜지스터의 소스 전극은 상기 제2 서브픽셀 영역의 측면에서 제1 데이터 라인과 컨택되고, 상기 제2 박막트랜지스터의 소스 전극은 상기 제1 서브픽셀 영역의 측면에서 제2 데이터 라인과 컨택된다.

본 발명의 액정 디스플레이 장치는 상기 제1 박막트랜지스터의 드레인 전극과 상기 제1 픽셀 전극 사이에 형성된 제1 드레인 컨택; 및 상기 제2 박막트랜지스터의 드레인 전극과 상기 제2 픽셀 전극 사이에 형성된 제2 드레인 컨택;을 더 포함한다.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

101: 레드 서브픽셀
102: 그린 서브픽셀
103: 블루 서브픽셀
104: 화이트 서브픽셀
110: 기판
120: 게이트
130: 게이트 절연막
140: 반도체 레이어
145: LDD
150a, 150b: 소스 전극
155a, 155b: 소스 컨택
160a, 160b: 드레인 전극
165a, 165b: 드레인 컨택
170: 층간 절연막
180: 보호막
185: 보호막홀
190: 픽셀 전극

Claims (11)

1. 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의되고 제1 게이트 라인을 사이에 두고 상하로 배치된 복수의 서브픽셀;
   상기 제1 게이트 라인의 상측에 배치되고 제1 반도체층을 포함하는 제1 서브픽셀의 제1 박막트랜지스터;
   상기 제1 게이트 라인의 하측에 배치되고 제2 반도체층을 포함하는 제2 서브픽셀의 제2 박막트랜지스터;
   상기 제1 박막트랜지스터와 상기 제2 박막트랜지스터를 덮도록 형성된 보호막;
   상기 보호막 상에 형성되고 상기 제1 박막트랜지스터의 드레인 전극과 접속된 제1 픽셀전극; 및
   상기 보호막 상에 형성되고 상기 제2 박막트랜지스터의 드레인 전극과 접속된 제2 픽셀전극;을 포함하고,
   상기 보호막의 식각에 의한 하나의 보호막홀을 통해 상기 제1 박막트랜지스터의 드레인 전극은 상기 제1 픽셀 전극과 접속되고, 상기 제2 박막트랜지스터의 드레인 전극은 상기 제2 픽셀 전극과 접속되고,
   상기 제1 반도체층과 상기 제2 반도체층 각각은 상기 제1 게이트 라인과 중첩되는 액티브 레이어, 상기 액티브 레이어의 일측에 연결된 LDD(Lightly Doped Drain), 상기 액티브 레이어의 일측에 연결된 LDD의 일측에 연결된 드레인 전극, 상기 액티브 레이어의 타측에 연결된 LDD(Lightly Doped Drain), 상기 액티브 레이어의 타측에 연결된 LDD의 타측에 연결된 소스 전극을 포함하고,
   상기 액티브 레이어, 상기 LDD들, 상기 소스 전극, 및 상기 드레인 전극은 동일층에 배치되며,
   상기 LDD들 각각의 끝단은 상기 제1 게이트 라인의 끝단과 중첩된 액정 디스플레이 장치.
2. 제1 항에 있어서,
   상기 제1 게이트 라인의 상측에 배치된 제3 서브픽셀; 및
   상기 제1 게이트 라인의 하측에 배치된 제4 서브픽셀;을 더 포함하는 액정 디스플레이 장치.
3. 제2 항에 있어서,
   보호막홀이 형성되지 않은 상기 제3 서브픽셀과 상기 제4 서브픽셀 사이의 제1 영역을 가리는 블랙매트릭스의 폭과, 상기 보호막홀이 형성된 상기 제1 서브픽셀과 상기 제2 서브픽셀 사이의 제2 영역을 가리는 블랙매트릭스의 폭이 상이하게 형성된 액정 디스플레이 장치.
4. 제3 항에 있어서,
   상기 제1 영역을 가리는 블랙매트릭스가 제1 폭으로 형성되고,
   상기 제2 영역을 가리는 블랙매트릭스는 상기 제1 폭보다 넓은 제2 폭으로 형성된 액정 디스플레이 장치.
5. 제3 항에 있어서,
   상기 제1 영역을 가리는 블랙매트릭스는 상기 제1 게이트 라인을 가리는 제1 폭으로 형성되고,
   상기 제2 영역을 가리는 블랙매트릭스는 상기 제1 게이트 라인, 상기 제1 박막트랜지스터 및 상기 제2 박막트랜지스터를 가리는 제2 폭으로 형성된 액정 디스플레이 장치.
6. 제1 항에 있어서,
   상기 제1 박막트랜지스터와 상기 제2 박막트랜지스터는 동일한 게이트 라인을 공유하여 구성되고,
   상기 제1 박막트랜지스터의 소스 전극과 상기 제2 박막트랜지스터의 소스 전극은 서로 다른 데이터 라인에 접속된 액정 디스플레이 장치.
7. 제1 항에 있어서,
   상기 제1 박막트랜지스터의 소스 전극은 상기 제2 서브픽셀 영역의 측면에서 제1 데이터 라인과 컨택되고,
   상기 제2 박막트랜지스터의 소스 전극은 상기 제1 서브픽셀 영역의 측면에서 제2 데이터 라인과 컨택된 액정 디스플레이 장치.
8. 제1 항에 있어서,
   상기 제1 박막트랜지스터의 드레인 전극과 상기 제1 픽셀 전극 사이에 형성된 제1 드레인 컨택; 및
   상기 제2 박막트랜지스터의 드레인 전극과 상기 제2 픽셀 전극 사이에 형성된 제2 드레인 컨택;을 더 포함하는 액정 디스플레이 장치.
9. 제1 항에 있어서,
   레드, 그린, 블루 및 화이트 서브픽셀들로 하나의 픽셀이 구성되고, 레드, 그린, 블루 및 화이트 서브픽셀들이 팬타일 구조로 배치된 액정 디스플레이 장치.
10. 제1 항에 있어서,
    상기 제1 박막트랜지스터 및 상기 제2 박막트랜지스터는 바텀 게이트 구조로 형성된 액정 디스플레이 장치.
11. 제1 항에 있어서,
    상기 제1 게이트 라인은 상기 소스 전극과 상기 드레인 전극 사이에 배치되고,
    상기 소스 전극과 상기 드레인 전극은 상기 제1 게이트 라인과 비중첩된 액정 디스플레이 장치.

Images