KR20130056621A - 액정 디스플레이 장치와 이의 제조방법 - Google Patents

액정 디스플레이 장치와 이의 제조방법 Download PDF

Info

Publication number
KR20130056621A
KR20130056621A KR1020110122331A KR20110122331A KR20130056621A KR 20130056621 A KR20130056621 A KR 20130056621A KR 1020110122331 A KR1020110122331 A KR 1020110122331A KR 20110122331 A KR20110122331 A KR 20110122331A KR 20130056621 A KR20130056621 A KR 20130056621A
Authority
KR
South Korea
Prior art keywords
gate
insulating film
liquid crystal
pixel electrode
crystal display
Prior art date
Application number
KR1020110122331A
Other languages
English (en)
Inventor
최승규
서황운
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110122331A priority Critical patent/KR20130056621A/ko
Publication of KR20130056621A publication Critical patent/KR20130056621A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

본 발명은 픽셀의 투과율을 높이고, 소비전력을 감소시킬 수 있는 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트 라인과 데이터 라인의 교차에 의해 정의된 픽셀 영역에 형성된 픽셀 전극; 상기 픽셀 전극과 컨택되도록 형성된 박막 트랜지스터; 상기 픽셀 전극 상에 형성된 보호층; 상기 보호층 상에 가용성 물질로 형성된 절연막; 및 상기 절연막 상에 공통 전극을 포함하는 것을 특징으로 한다.

Description

액정 디스플레이 장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 평판 디스플레이 장치에 관한 것으로, 특히 픽셀의 투과율을 높이고, 소비전력을 감소시킬 수 있는 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display apparatus)에 대한 요구가 증대되고 있다.
평판 디스플레이 장치들 중에서 액정 디스플레이 장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.
도 1은 종래 기술에 따른 액정 디스플레이 장치의 하부 기판을 나타내는 도면이다.
도 1에서는 FFS(Fringe Field Switch) 모드의 하부 기판(TFT 어레이 기판) 구조를 나타내고 있으며, 상부 기판(컬러필터 어레이 기판) 및 액정층의 도시는 생략하였다. 도 1에서는 복수의 픽셀 중에서 하나의 픽셀을 나타내고 있다.
도 1을 참조하면, 액정 디스플레이 장치의 하부 기판에는 복수의 픽셀이 형성된다. 복수의 픽셀은 글래스 기판(10) 상에 교차하는 형성된 복수의 데이터 라인(50)과 복수의 게이트 라인(미도시)에 의해 정의된다.
복수의 데이터 라인(50)과 복수의 게이트 라인이 교차되는 영역 마다 TFT(30, Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 픽셀 전극(20, pixel electrode) 및 공통 전극(70, common electrode)을 포함한다.
TFT(30)는 게이트(32), 액티브(34), 소스(36), 드레인(38)과, 게이트(32)와 액티브(34) 사이에 형성된 게이트 절연층(40, GI: gate insulator)을 포함한다. 게이트 라인을 이용하여 TFT(30)의 게이트(32)가 형성되고, 데이터 라인(50)을 형성할 때 TFT(30)의 소스(36) 및 드레인(38)이 함께 형성된다.
픽셀 전극(20)과 TFT(30)의 드레인은 컨택 홀을 통해 컨택 되어, 데이터 라인(50)을 통해 입력되는 데이터 전압이 TFT(30)를 경유하여 픽셀 영역(개구부)에 공급된다.
게이트 절연층(40)은 질화 실리콘(silicon nitride, SiNx) 물질로 4,000Å의 두께로 형성된다. 게이트 절연층(40) 상부와 TFT(30)를 덮도록 보호층(60, PAS: passivation)을 형성한다. 이때, 보호층(60)은 포토 아크릴(PAC: photo acryl) 물질로 6,000Å의 두께로 형성된다.
상술한 구성을 포함하는 종래 기술에 따른 액정 디스플레이 장치는 픽셀 인가된 데이터 전압 및 공통 전압에 따라 각 픽셀의 액정층을 투과하는 광의 투과율을 조절하여 컬러 화상을 표시한다.
종래 기술에 따른 액정 디스플레이 장치는 픽셀 전극(20)과 게이트 라인을 형성한 후, 게이트 절연층(40)과 보호층(60)이 순차적으로 형성됨으로 픽셀 영역 즉, 개구부의 절연막이 총 10,000Å의 두께를 가지게 된다. 이로 인해, 개구부의 투과율이 감소하게 되어 표시품질이 떨어지는 문제점이 있다.
또한, 유전율(ε, permittivity)이 6.7 ~ 7.0인 보호층(60)이 6,000Å의 두께로 적용됨으로 인해, 데이터 라인(50)과 공통 전극(70) 간에 커패시턴스(capacitance)가 증가되어 구동 시 소비 전력이 증가되는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 픽셀 영역의 투과율을 높여 표시 품질을 향상시킬 수 있는 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 저 유전율의 절연막을 적용하여 소비 전력을 감소시킬 수 있는 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트 라인과 데이터 라인의 교차에 의해 정의된 픽셀 영역에 형성된 픽셀 전극; 상기 픽셀 전극과 컨택되도록 형성된 박막 트랜지스터; 상기 픽셀 전극 상에 형성된 보호층; 상기 보호층 상에 가용성 물질로 형성된 절연막; 및 상기 절연막 상에 공통 전극을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 글래스 기판 상에 픽셀 전극 및 게이트 라인을 형성하는 단계; 상기 픽셀 전극 및 게이트 라인을 덮도록 게이트 절연층을 형성하는 단계; 하프톤 마스크 공정을 수행하여 화상이 표시되는 픽셀 영역에 형성된 게이트 절연층을 제거하는 단계; 박막 트랜지스터의 액티브를 형성하고, 상기 게이트 라인과 교차하도록 데이터 라인을 형성함과 아울러, 상기 박막 트랜지스터 소스 및 드레인을 형성하는 단계; 상기 픽셀 전극, 게이트 절연층 및 박막 트랜지스터를 덮도록 보호층을 형성하는 단계; 상기 보호층 상에 가용성 물질로 절연막을 형성하는 단계; 및 상기 절연막 상에 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 픽셀 영역의 투과율을 높여 표시 품질을 향상시킬 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법 저 유전율의 절연막을 적용하여 소비 전력을 감소시킬 수 있다.
위에서 언급된 본 발명의 특징 및 효과들 이외에도 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 효과들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 액정 디스플레이 장치의 하부 기판을 나타내는 도면.
도 2는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 하부 기판을 나타내는 평면도.
도 3은 도 2에 도시된 A1-A2 선에 따른 단면도.
도 4는 도 2에 도시된 B1-B2 선에 따른 단면도.
도 5는 도 2에 도시된 C1-C2 선에 따른 단면도.
도 6 내지 도 17은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 액정 디스플레이 장치와 이의 제조방법에 대하여 설명하기로 한다.
본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 레이어, 컨택)이 다른 구조물 '상부에 또는 상에' 및 '하부에 또는 아래에' 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.
상기 '상부에 또는 상에' 및 '하부에 또는 아래에' 라는 표현은 도면에 기초하여 본 발명의 액정 디스플레이 장치 및 이의 제조방법을 설명하기 위한 것이다. 따라서, '상부에 또는 상에' 및 '하부에 또는 아래에' 라는 표현은 제조 공정 과정과 제조가 완료된 이후 액정 디스플레이 장치의 구성에서 서로 상이할 수 있다.
도면을 참조한 본 발명의 상세한 설명에 앞서, 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, TN 모드와 VA 모드는 하부 기판에 픽셀 전극을 형성하고 상부 기판에 공통 전극을 형성하여 수직 전계를 통해 액정층의 배열을 조절하는 방식이다.
한편, IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 상기 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.
IPS 모드는 상기 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다. 이와 같은 IPS 모드는 상기 픽셀 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
IPS 모드의 단점을 해결하기 위해 고안된 것이 FFS 모드이다. FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.
이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
본 발명의 실시 예들에 따른 액정 디스플레이 장치는 FFS 모드의 구조를 가진다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널과, 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다.
구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다.
여기서, 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.
백라이트 유닛은 액정 패널에 조사되는 광을 생성하는 복수의 광원(LED 또는 CCFL)과 광 효율을 향상시키기 위한 복수의 광학 부재(도광판, 확산 시트, 프리즘 시트, 이중 휘도 향상 필름 등)을 포함할 수 있다.
도 2는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 하부 기판을 나타내는 평면도이고, 도 3 내지 도 5는 도 2에 도시된 절개선에 따른 단면도이다.
도 2 내지 도 5에서는 하부 기판(TFT 어레이 기판)에 형성되는 복수의 픽셀 중에서 일부의 픽셀들을 일 예로 도시하고 있다. 또한, 액정 디스플레이 장치의 구성들 중에서 상부 기판(컬러필터 어레이 기판), 액정층 및 구동 회로부의 도시는 생략하였다.
도 2 내지 도 5를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 하부 기판은 글래스 기판(glass substrate), 게이트 라인(110), 데이터 라인(150), TFT(130), 게이트 절연층(140, GI: gate insulator), 공통 전극(170, Vcom electrode), 픽셀 전극(120, Pixel electrode), 및 보호층(160, PAS) 및 절연막(190)을 포함하여 구성된다.
게이트 라인(110)과 데이터 라인(150) 이외에도 공통 전극(170)에 공통 전압(Vcom)을 공급하기 위한 공통 전극 라인(미도시)을 포함할 수 있다.
글래스 기판 상에는 복수의 게이트 라인(110)과 복수의 데이터 라인(150)이 교차하도록 형성되고, 복수의 게이트 라인(110)과 복수의 데이터 라인(150)의 교차에 의해 복수의 픽셀 영역이 정의된다.
구체적으로, 글래스 기판 상에 제1 방향으로 복수의 게이트 라인(110)이 형성되고, 제2 방향으로 복수의 데이터 라인(150)이 형성된다.
여기서, 게이트 라인(110)과 데이터 라인(150)은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들(Cu, Mo, Ti)의 합금이 적층된 구조로 형성될 수 있다.
복수의 게이트 라인(110)과 복수의 데이터 라인(150)이 교차되는 영역 마다 TFT(130, Thin Film Transistor)가 형성된다. TFT(130)는 게이트(132), 액티브(134), 소스(136), 드레인(138)과, 게이트(132)와 액티브(134) 사이에 형성된 게이트 절연층(140, GI: gate insulator)을 포함한다.
여기서, 액티브(134)는 비정질 실리콘(a-Si)과 N+ 도핑층 또는 P+ 도핑층으로 구성될 수 있다. TFT(130)의 게이트(132)는 게이트 라인(110)을 이용하여 형성된다. 게이트 절연층(140, GI) 상에 제2 방향으로 데이터 라인(150)이 형성되는데, 데이터 라인(150)이 형성될 때 TFT(130)의 소스 및 드레인이 함께 형성된다.
도 5에서는 본 발명의 TFT(130)로써 바텀 게이트(bottom gate) 타입이 적용된 것을 일 예로 도시하고 있다. 그러나, 이는 본 발명의 여러 실시 예들 중에서 하나를 나타낸 것으로 탑 게이트(top gate) 타입의 TFT가 적용될 수도 있다.
또한, 복수의 픽셀 각각은 스토리지 커패시터(미도시), 픽셀 전극(120, pixel electrode) 및 공통 전극(170, common electrode)을 포함한다. 픽셀 전극(120)과 공통 전극(170)은 ITO(indium tin oxide)와 같은 투명 전도성 물질로 형성된다.
여기서, 픽셀 전극(120)은 게이트 라인(110)과 동일 레이어에 형성되고, 공통 전극(170)은 절연막(190) 상부에 형성되어 픽셀 전극(120)과 공통 전극(170) 사이에 프린지 필드가 형성되게 된다.
게이트 라인(110) 및 TFT(130)의 게이트(132)를 덮도록 게이트 절연층(140, GI)이 4,000Å의 두께로 형성되는데, 게이트 절연층(140, GI)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 물질로 형성될 수 있다.
한편, 게이트 절연층(140, GI)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
본 발명에서 화상이 표시되는 픽셀 영역 즉, 개구부에는 게이트 절연층(140, GI)이 형성되어 있지 않다. 즉, 게이트 절연층(140, GI)은 픽셀 전극(120)이 형성되는 개구부를 제외한 영역에 형성된다.
종래 기술에서는 픽셀 영역(개구부)에 4,000Å의 두께로 게이트 절연막(GI)이 형성되어 있어 투과율이 감소하였다. 본 발명에서는 글래스 기판의 전면에 게이트 절연층(140, GI)을 형성한 후에, 픽셀 영역(개구부)에 형성된 게이트 절연층(140, GI)을 선택적으로 제거하여 픽셀 영역(개구부)의 투과율을 높일 수 있다.
여기서, 픽셀 전극(120), 게이트 라인(110)을 형성하고, 그 위에 게이트 절연층(140, GI)을 형성한 후 하프톤 마스크(HMT: half tone mask) 공정을 수행하여 픽셀 영역(개구부)에 형성된 게이트 절연층(140, GI)을 선택적으로 제거시킬 수 있다.
게이트 절연층(140, GI)의 상부, 게이트 라인 및 TFT(130)를 덮도록 보호층(160, PAS)이 형성된다. 보호층(160, PAS)은 포토 아크릴(PAC: photo acryl) 또는 질화 실리콘(SiNx) 물질로 형성되며, 3,000Å의 두께를 가질 수 있다.
도 3 내지 도 5에서는 보호층(160, PAS)이 단층으로 형성된 것으로 도시하고 있으나, 본 발명의 다른 실시 예에서 보호층(160, PAS)은 아크릴레이트(Acrylate), 폴리아미드(Polyamide) 또는 에폭시(Epoxy) 성분을 포함하여 복층 구조로 형성될 수도 있다.
보호층(160, PAS) 상에는 절연막(190)이 형성된다. 절연막(190)은 실리콘(Si), 산소(O) 및 탄소(C)를 포함하는 가용성 물질(Soluble Material)로, 1.5um의 두께를 가지도록 형성될 수 있다. 이때, 절연막(190)은 3.5±0.5의 유전율(permittivity)을 가질 수 있다.
일 예로서, 절연막(190)은 유기 규소 화합물, 실록산(siloxane) 또는 폴리오가노 실록산(polyorgano siloxane)으로 형성될 수 있다.
보호층(160, PAS) 상에 공통 전극(170)이 형성된다. 공통 전극(170)은 슬릿을 포함하거나, 또는 핑거 형상을 가지도록 형성되어 픽셀 전극(120)과 공통 전극(170) 사이에 프린지 필드가 형성되게 된다.
종래 기술에서는 6,000Å의 두께와, 6.7 ~ 7.0의 유전율을 가지는 보호층(PAS) 및 4,000Å의 두께를 가지는 게이트 절연막(GI)이 형성되어 데이터 라인과 공통 전극 간에 커패시턴스가 증가되었다. 이로 인해, 구동 시 소비 전력이 증가되는 문제점이 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 픽셀 영역(개구부)에 절연막이 형성되어 있지 않고, 보호층(160, PAS) 상에 3.5±0.5의 유전율을 가지는 절연막(190)이 형성되어 데이터 라인(150)과 공통 전극(170) 간에 커패시턴스를 줄일 수 있다. 이를 통해, 구동 시 소비 전력을 감소시킬 수 있다.
Figure pat00001
상기 표 1을 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 투과율을 떨어뜨리는 게이트 절연층을 픽셀 영역(개구부)에서 선택적으로 제거하고, 보호층(160, PAS)의 두께를 3,000Å으로 감소시켜 종래 기술 대비 투과율을 16% 향상시킬 수 있다.
또한, 유전율이 낮은 절연막(190)을 보호층(160, PAS) 상에 형성하여 로직의 구동 전압을 1.8V 감소시키고, 로직의 구동에 따른 소비 전력을 종래 기술 대비 22% 감소시킬 수 있다.
이하, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법에 대하여 설명한다. 도 6 내지 도 17은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면이다.
도 6을 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 하부 기판은 5 마스크 공정을 통해 제조될 수 있다. 픽셀 전극, 게이트 라인 및 게이트 절연층을 형성하는 제1 마스크 공정에 하프톤 마스크를 적용한다. 그리고, TFT를 형성하기 위한 액티브, 소스, 드레인 및 데이터 라인을 형성하는 제2 마스크 공정에 하프톤 마스크를 적용할 수 있다.
도 7을 참조하면, 글래스 기판 상에 투명 전도성 물질(일 예로서, ITO)을 도포하여 픽셀 전극(120)을 형성한다.
이후, 게이트 라인(110) 및 TFT(130)의 게이트를 형성하기 위해 글래스 기판 상에 게이트 메탈(112)을 도포한다. 이때, 게이트 메탈(112)은 구리(Cu), 몰리브덴(Mo) 또는 티타늄(Ti)이나, 상기 금속들의 합금으로 형성될 수 있다.
이후, 게이트 메탈(112) 상에 게이트 절연층(140, GI)을 형성한다. 게이트 절연층(140, GI)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 물질로 형성될 수 있다. 한편, 게이트 절연층(140, GI)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다. 이때, 게이트 절연층(140, GI)은 4,000Å의 두께를 가지도록 형성한다.
이어서, 도 8을 참조하면, 픽셀 전극(120)과 게이트 라인을 패터닝 하기 위해, 게이트 절연층(140, GI) 상에 포토레지스트(PR)를 도포한 후, 하프톤 마스크 공정을 수행하여 PR 패턴(142)을 형성한다.
여기서, 하프톤 마스크의 노멀 영역(NA) 영역을 이용하여 게이트 라인이 형성되는 영역 상부의 PR 패턴(142)을 두껍게 형성한다. 그리고, 하프톤 마스크의 하프톤 영역(HA)을 이용하여 픽셀 영역 상에 PR 패턴(142)은 얇게 형성한다. 한편, 게이트 라인과 픽셀 전극(120) 사이는 하프톤 마스크의 클리어 영역(CA)을 이용하여 PR 패턴을 형성되지 않도록 한다.
이어서, 도 9를 참조하면, PR 패턴(142)을 마스크로 이용 한 건식 식각(dry etch) 및 습식 식각(wet etch)을 수행하여 게이트 절연층(140, GI), 게이트 메탈(112) 및 픽셀 전극(120)의 일부를 제거한다.
이를 통해, 픽셀 영역(개구부) 상에 픽셀 전극(120)이 형성되고, 도 2에 도시된 바와 같이, 픽셀 영역의 상하측(또는 좌우측)에 게이트 라인(110)이 형성된다.
여기서, 게이트 메탈(112)을 패터닝하여 형성된 게이트 라인(110)을 이용하여 TFT의 게이트가 형성되게 된다.
이어서, 도 10을 참조하면, 애싱(ashing) 공정을 수행하여 픽셀 영역에 잔존하던 PR 패턴(142)을 제거한다.
이어서, 도 11을 참조하면, 건식 식각 공정을 수행하여 픽셀 영역에 형성되어 있던 게이트 절연층(140, GI)을 제거한다. 이때, 게이트 라인(110) 상에는 PR 패턴(142)이 남아있어 건식 식각 공정을 수행하더라도 게이트 라인(110) 상의 게이트 절연층(140, GI)은 제거되지 않고 잔존하게 된다.
이어서, 도 12를 참조하면, 습식 에치 공정을 수행하여 픽셀 영역에 형성되어 있던 게이트 메탈(112)을 제거한다.
이어서, 도 13을 참조하면, 스트립(strip) 공정을 수행하여 게이트 라인(110) 상부에 잔존하던 PR 패턴(142)을 제거한다.
상술한 바와 같이, 픽셀 전극(120), 게이트 라인(110)을 형성하고, 그 위에 게이트 절연층(140, GI)을 형성한 후 하프톤 마스크(HMT: half tone mask) 공정을 수행하여 픽셀 영역(개구부)에 형성된 게이트 절연층(140, GI)을 선택적으로 제거시킬 수 있다. 이를 통해, 픽셀 영역에는 픽셀 전극(120)만이 잔존하게 된다.
본 발명에서 화상이 표시되는 픽셀 영역 즉, 개구부에 형성되어 있던 게이트 절연층(140, GI)을 제거한다. 즉, 게이트 절연층(140, GI)은 픽셀 전극(120)이 형성되는 개구부를 제외한 영역에 형성된다.
종래 기술에서는 픽셀 영역(개구부)에 4,000Å의 두께로 게이트 절연막(GI)이 형성되어 있어 투과율이 감소하였다. 본 발명에서는 글래스 기판의 전면에 게이트 절연층(140, GI)을 형성한 후에, 픽셀 영역(개구부)에 형성된 게이트 절연층(140, GI)을 선택적으로 제거하여 픽셀 영역(개구부)의 투과율을 높일 수 있다.
이어서, 도 14를 참조하면, 게이트(132) 상부에 액티브(134)를 형성한다.
여기서, 액티브(134)는 비정질 실리콘(a-Si)과 N+ 도핑층 또는 P+ 도핑층으로 구성될 수 있다.
이후, 게이트 절연층(140, GI) 상에 제2 방향으로 데이터 라인(150)이 형성되는데, 데이터 라인(150)이 형성될 때 TFT(130)의 소스(136) 및 드레인(138)이 함께 형성된다.
이후, 게이트 절연층(140, GI), 게이트 라인(110) 및 TFT(130)를 덮도록 보호층(160, PAS)을 형성한다.
여기서, 보호층(160, PAS)은 포토 아크릴(PAC: photo acryl) 또는 질화 실리콘(SiNx) 물질로, 3,000Å의 두께를 가지도록 형성한다.
도 14에서는 본 발명의 TFT(130)로써 바텀 게이트(bottom gate) 타입이 적용된 것을 일 예로 도시하고 있다. 그러나, 이는 본 발명의 여러 실시 예들 중에서 하나를 나타낸 것으로 탑 게이트(top gate) 타입의 TFT가 적용될 수도 있다.
한편, 도 14에서는 보호층(160, PAS)이 단층으로 형성된 것으로 도시하고 있으나, 본 발명의 다른 실시 예에서 보호층(160, PAS)은 아크릴레이트(Acrylate), 폴리아미드(Polyamide) 또는 에폭시(Epoxy) 성분을 포함하여 복층 구조로 형성될 수도 있다.
이어서 도 15를 참조하면, 보호층(160, PAS) 상에 절연막(190)을 형성한다.
여기서, 절연막(190)은 실리콘(Si), 산소(O) 및 탄소(C)를 포함하는 가용성 물질(Soluble Material)로, 1.5um의 두께를 가지도록 형성될 수 있다. 이때, 절연막(190)은 3.5±0.5의 유전율(permittivity)을 가질 수 있다.
일 예로서, 절연막(190)은 유기 규소 화합물, 실록산(siloxane) 또는 폴리오가노 실록산(polyorgano siloxane)으로 형성될 수 있다.
절연막(190)을 형성한 후, TFT(130)의 드레인(138)과 픽셀 전극(120)을 컨택(데이터 컨택을 형성)시키기 위해, 게이트 절연층(140, GI), 보호층(160, PAS) 및 절연막(190)읠 일부를 제거하여 픽셀 전극(120)의 일부가 노출되도록 컨택 홀(185)을 형성한다. 이때, 컨택 홀(185)에 의해 TFT(130)의 드레인(138) 일부도 노출된다.
도 16을 참조하면, TFT(130)의 드레인(138)과 픽셀 전극(120)을 컨택(데이터 컨택을 형성)시키기 위한 컨택 홀(185)의 형성 시, 데이터 패드(155)의 컨택을 위한 컨택 홀(185)도 함께 형성된다.
이어서, 도 17을 참조하면, 글래스 기판 전면에 투명 전도성 물질(일 예로서, ITO)를 도포한 후, 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 수행하여 보호층(160, PAS) 상에 공통 전극(170)을 형성한다.
여기서, 공통 전극(170)을 도 2에 도시된 바와 같이, 슬릿을 가지도록 패터닝 될 수 있고, 다른 예로서, 핑거 형상을 가지도록 형성될 수 도 있다. 이와 같이, 픽셀 전극(120) 및 공통 전극(170)이 형성되어, 픽셀 전극(120)과 공통 전극(170) 사이에 프린지 필드가 형성되게 된다.
여기서, 공통 전극(170)을 형성하기 위한 투명 전도성 물질(ITO)가 컨택 홀(185) 내에도 도포되어 TFT(130)의 드레인(138)과 픽셀 전극(120)을 컨택시키는 데이터 컨택(180)이 형성되게 된다.
종래 기술에서는 6,000Å의 두께와, 6.7 ~ 7.0의 유전율을 가지는 보호층(PAS) 및 4,000Å의 두께를 가지는 게이트 절연막(GI)이 형성되어 데이터 라인과 공통 전극 간에 커패시턴스가 증가되었다. 이로 인해, 구동 시 소비 전력이 증가되는 문제점이 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 픽셀 영역(개구부)에서 절연막을 제거하고, 보호층(160, PAS) 상에 3.5±0.5의 유전율을 가지는 절연막(190)을 형성한다. 이를 통해, 데이터 라인(150)과 공통 전극(170) 간에 커패시턴스를 줄일 수 있어, 액정 디스플레이 장치의 구동 시 소비 전력을 감소시킬 수 있다.
상술한 설명에서는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법 중, 상부 기판(컬러필터 어레이 기판), 액정층을 형성하기 위한 제조공정에 대한 설명은 생략하였다.
도면에 도시하지 않았지만, 공통 전극(170) 상부에 폴리이미드 액으로 배향막을 형성할 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 게이트 라인 112: 게이트 메탈
120: 픽셀 전극 130: TFT
132: 게이트 134: 액티브
136: 소스 138: 드레인
140: 게이트 절연층 142: PR 패턴
150: 데이터 라인 160: 보호층
170: 픽셀 전극 180: 데이터 컨택
185: 컨택 홀 190: 절연막

Claims (10)

  1. 게이트 라인과 데이터 라인의 교차에 의해 정의된 픽셀 영역에 형성된 픽셀 전극;
    상기 픽셀 전극과 컨택되도록 형성된 박막 트랜지스터;
    상기 픽셀 전극 상에 형성된 보호층;
    상기 보호층 상에 가용성 물질로 형성된 절연막; 및
    상기 절연막 상에 공통 전극을 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 절연막은 3.5±0.5의 유전율을 가지는 것을 특징으로 하는 액정 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 절연막은 유기 규소 화합물, 실록산(siloxane) 또는 폴리오가노 실록산(polyorgano siloxane)으로 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 게이트 라인의 상부 및 상기 박막 트랜지스터의 게이트와 액티브 사이에는 게이트 절연막이 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 보호층은 3,000Å의 두께로 형성되고, 상기 절연막은 1.5um의 두께로 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  6. 글래스 기판 상에 픽셀 전극 및 게이트 라인을 형성하는 단계;
    상기 픽셀 전극 및 게이트 라인을 덮도록 게이트 절연층을 형성하는 단계;
    하프톤 마스크 공정을 수행하여 화상이 표시되는 픽셀 영역에 형성된 게이트 절연층을 제거하는 단계;
    박막 트랜지스터의 액티브를 형성하고, 상기 게이트 라인과 교차하도록 데이터 라인을 형성함과 아울러, 상기 박막 트랜지스터 소스 및 드레인을 형성하는 단계;
    상기 픽셀 전극, 게이트 절연층 및 박막 트랜지스터를 덮도록 보호층을 형성하는 단계;
    상기 보호층 상에 가용성 물질로 절연막을 형성하는 단계; 및
    상기 절연막 상에 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 절연막은 3.5±0.5의 유전율을 가지도록 형성되는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  8. 제 6 항에 있어서,
    상기 절연막은 유기 규소 화합물, 실록산(siloxane) 또는 폴리오가노 실록산(polyorgano siloxane)으로 형성되는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  9. 제 6 항에 있어서,
    상기 게이트 라인의 상부 및 상기 박막 트랜지스터의 게이트와 액티브 사이에 형성된 게이트 절연막은 잔존시키고,
    상기 픽셀 영역에 형성된 게이트 절연막을 선택적으로 제거하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  10. 제 6 항에 있어서,
    상기 보호층은 3,000Å의 두께로 형성하고, 상기 절연막은 1.5um의 두께로 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
KR1020110122331A 2011-11-22 2011-11-22 액정 디스플레이 장치와 이의 제조방법 KR20130056621A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110122331A KR20130056621A (ko) 2011-11-22 2011-11-22 액정 디스플레이 장치와 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110122331A KR20130056621A (ko) 2011-11-22 2011-11-22 액정 디스플레이 장치와 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20130056621A true KR20130056621A (ko) 2013-05-30

Family

ID=48664606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110122331A KR20130056621A (ko) 2011-11-22 2011-11-22 액정 디스플레이 장치와 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20130056621A (ko)

Similar Documents

Publication Publication Date Title
US10120247B2 (en) Manufacturing method for TFT substrate and TFT substrate manufactured by the manufacturing method thereof
KR102059371B1 (ko) 액정 디스플레이 장치와 이의 제조방법
US10120246B2 (en) Manufacturing method of IPS array substrate and IPS array substrate
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
KR20130131701A (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR102155051B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR20130030650A (ko) 박막 트랜지스터 어레이 기판 제조방법
KR102092844B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR20130071997A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
TWI382539B (zh) 薄膜電晶體基板及其製程
KR102044199B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
US8421941B2 (en) TFT substrate and method of manufacturing the same
KR101943019B1 (ko) 액정 표시장치와 이의 제조방법
KR101887931B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR101946901B1 (ko) 액정 표시장치와 이의 제조방법
KR101674208B1 (ko) 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법
KR102193377B1 (ko) 액정 디스플레이 장치
KR101962917B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR20130056621A (ko) 액정 디스플레이 장치와 이의 제조방법
KR101260666B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정 표시장치와 그 제조방법
KR20150068723A (ko) 액정 디스플레이 장치 및 액정 디스플레이 장치의 제조방법
KR20080061183A (ko) 액정표시장치 및 그 제조방법
KR102151441B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR102140087B1 (ko) 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법
KR20120075102A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination