KR20070070738A - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20070070738A
KR20070070738A KR1020050133569A KR20050133569A KR20070070738A KR 20070070738 A KR20070070738 A KR 20070070738A KR 1020050133569 A KR1020050133569 A KR 1020050133569A KR 20050133569 A KR20050133569 A KR 20050133569A KR 20070070738 A KR20070070738 A KR 20070070738A
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
forming
etching
gate
Prior art date
Application number
KR1020050133569A
Other languages
English (en)
Inventor
진홍기
김상갑
오민석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050133569A priority Critical patent/KR20070070738A/ko
Publication of KR20070070738A publication Critical patent/KR20070070738A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Abstract

우선 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성한 다음, 게이트선을 덮는 게이트 절연막 상부에 규소층, 불순물 규소층 및 도전체층을 적층한다. 이어, 도전체층 상부에 소스 전극 및 드레인 전극 사이의 채널 영역에 위치하며 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 두께를 가지며 데이터선 및 드레인 전극에 대응하는 배선 영역에 위치하는 제2 부분을 가지는 감광막 패턴을 형성한다. 감광막 패턴을 식각 마스크로 하여 도전체층, 규소층, 불순물 규소층을 식각한다. 감광막 패턴을 에치 백 한 후 다시 규소층을 식각한다. 이어, 채널 부에 드러난 도전체층과 불순물 규소층을 식각한 후 남은 감광막 패턴을 제거한다. 이어, 데이터선을 덮으며 드레인 전극을 노출시키는 접촉 구멍을 가지고 있는 보호막을 형성하고, 드레인 전극과 연결되는 화소 전극을 형성한다.
마스크, 규소층, 배선영역, 채널영역, 건식 식각

Description

박막 트랜지스터 표시판의 제조 방법{Method for manufacturing a thin film transistor array panel}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 각각 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이고,
도 4는 본 발명의 일 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 5a 및 5b는 각각 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도이며,
도 6a 및 6b는 각각 도 4에서 Va-Va' 선 및 Vb-Vb' 선을 따라 잘라 도시한 단면도로서, 도 5a 및 도 5b 다음 단계에서의 단면도이고,
도 7a, 7b, 8a, 8b, 9a, 9b는 데이터 라인과 반도체 층을 하나의 마스크로 형성하는 단계별 단면도이고,
도 10은 도 9a 및 도 9b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 11a 및 11b는 각각 도 10에서 XIa-XIa' 선 및 XIb-XIb' 선을 따라 잘라 도시한 단면도이고,
도 12는 도 11a 및 도 11b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 13a 및 13b는 각각 도 12에서 XIIIa-XIIIa' 선 및 XIIIb-XIIIb' 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 기판 121, 129: 게이트선
124: 게이트 전극 140: 게이트 절연막
151, 154: 반도체 161, 163, 165: 저항성 접촉 부재
171, 179: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
181, 182, 185: 접촉 구멍 190: 화소 전극
81, 82: 접촉 보조 부재
본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 더욱 상세하게는 액정 표시 장치의 기판으로 사용하는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로 서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도, 전계 생성 전극이 두 표시판에 각각 구비된 액정 표시 장치가 주로 사용된다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 설치한다.
이러한 액정 표시 장치의 제조 방법 중에서 박막 트랜지스터 표시판은 마스크를 이용한 사진 식각 공정으로 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 공정 시간을 단축하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정을 단순화하는 동시에 공정 시간을 단축할 수 있는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 또 하나의 기술적 과제는 잔상 등의 불량이 없는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
이러한 문제점을 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 소스 전극 및 드레인 전극을 형성할 때 다른 부분보다 두께가 얇은 감광막을 소스 및 드레인 전극의 사이에 형성하여 필요에 따라 어떤 막을 식각할 때는 하부막이 식각되지 않도록 보호하는 역할을 하고 후속 공정에서 감광막의 일부를 식각하여 상기 얇은 감광막의 하부 막을 드러낸다. 이때, 하부의 막 일부도 함께 식각할 수 있다.
더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는, 우선 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성한다. 이어, 게이트선을 덮는 게이트 절연막 상부에 반도체, 저항성 접촉 부재 및 서로 분리되어 있으며, 동일한 층으로 만들어진 데이터선 및 드레인 전극을 형성한다. 이어, 데이터선을 덮으며 드레인 전극을 노출시키는 접촉 구멍을 가지고 있는 보호막을 형성하고, 드레인 전극과 연결되는 화소 전극을 형성한다. 이때, 반도체, 저항성 접촉 부재 및 데이터선과 드레인 전극은 게이트 절연막 상부에 규소층, 불순물 규소층 및 도전체층을 적층하고, 도전체층 상부에 소스 전극 및 드레인 전극 사이의 채널 영역에 위치하며 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 두께를 가지며 데이터선 및 드레인 전극에 대응하는 배선 영역에 위치하는 제2 부분을 가지는 감광막 패턴을 형성한다. 이어, 감광막 패턴을 식각 마스크로 하여 배선 영역 및 채널 영역을 제외한 나머지 영역에 대응하는 도전체층, 불순물 규소층, 규소 층을 식각하고, 감광막 패턴을 에치 백하여 감광막의 두께를 감소시킨다. 이어 다시 불순물 규소층과 규소층을 식각한다. 이때 감광막의 두께도 감소되어 채널 영역의 도전체층이 드러날 수 있다. 이어, 채널영역에 대응하는 도전체층 및 불순물 규소층을 제거한 다음, 감광막을 제거한다.
감광막 패턴은 하나의 마스크를 사용하여 형성하는 것이 바람직하며, 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함하는 것이 바람직하다. 감광막 패턴은 양성 감광막일 때, 마스크의 첫째, 둘째 및 셋째 부분은 노광 과정에서 채널 영역, 나머지 영역 및 배선 영역에 정렬되는 것이 바람직하다.
마스크의 첫째 부분은 반투명막을 포함하거나 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 것이 바람직하다.
감광막 패턴의 제1 부분은 리플로우를 통하여 형성할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
우선 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 도면을 참고로 하여 상세하게 설명한다.본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121) 및 유지 전극선(131)을 포함한다.
도 1에 나타난 바와 같이, 게이트선(121)은 제1 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 게이트선(121)에서 게이트 전극(124)은 돌기의 형태로 형성될 수 있다. 본 실시예와 같이 게이트선(121)은 외부로부터의 게이트 신호를 게이트선(121)으로 전달하기 위한 접촉부를 가지며, 접촉부인 게이트선(121)의 끝 부분(129)은 다른 부분보다 넓은 폭은 가지는 것이 바람직하며, 게이트선(121)의 끝 부분(129)은 기판(110) 위에 직접 형성되어 있는 게이트 구동 회로의 출력단에 연결될 수 있다.
유지 전극선(131)은 게이트선(121)과 전기적으로 분리되어 있으며, 이후에 설명되는 드레인 전극(175)과 중첩하여 유지 축전기를 만든다. 유지 전극선(131)은 공통 전압과 같은 미리 정해진 전압을 외부로부터 인가 받으며, 화소 전극(190)과 인접한 게이트선(121)의 중첩으로 유지 용량을 형성할 수도 있다. 이때 유지 용량이 충분하면 유지 전극선(131)은 생략할 수도 있으며, 유지 전극을 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al), 알루미늄(Al) 합금, 은 (Ag), 은(Ag) 합금, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), 구리(Cu) 등의 금속 따위로 만들어진다. 도 2에 나타난 바와 같이, 본 실시예에서는 게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(121p)과 그 위의 상부막(121q)을 포함할 수 있다. 하부막(121p)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어지며, 1,000-3,000 Å 범위의 두께를 가진다. 이와는 달리, 상부막(121q)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어지며, 100-1,000Å 범위의 두께를 가진다. 상기 상부막과 하부막은 서로 바뀔 수 있다. 하부막(121p)과 상부막(121q)의 조합의 예로는 순수 알루미늄 또는 알루미늄-네오디뮴(Nd) 합금/몰리브덴을 들 수 있으며, 이 때에도 두 금속의 상하 위치는 서로 바뀔 수 있다. 도 2에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로, 게이트선(121) 끝 부분(129)의 하부막과 상부막은 각각 도면 부호 129p, 129q로, 유지 전극선(131)의 하부막과 상부막은 각각 도면 부호 131p, 131q로 표시되어 있다.
하부막(121p, 124p, 129p, 131p)과 상부막(121q, 124q, 129q, 131q)의 측면은 각각 경사져서 형성될 수 있으며 그때의 측벽 경사각은 기판(110)의 표면에 대하여 약 30-80°를 이룬다.
게이트선(121)과 유지 전극선(131)의 위에는 질화 규소(SiNx) 등으로 이루어 진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 드레인 전극(drain electrode, 175)이 형성되어 있다. 각 데이터선(171)은 상기 제1 방향과 다른 제2 방향으로 뻗어 있으며, 각 드레인 전극(175)을 향하여 복수의 분지를 내어 데이터선(171)으로부터 확장된 소스 전극(source electrode)(173)을 가진다. 예컨대, 상기 제1 방향과 제2 방향은 서로 수직하다. 데이터선(171)의 한쪽 끝 부분에 위치한 접촉부(179)는 외부로부터의 화상 신호를 데이터선(171)에 전달한다.
데이터선(171), 드레인 전극(175)도 게이트선(121)과 마찬가지로 알루미늄(Al), 알루미늄(Al) 합금, 은(Ag), 은(Ag) 합금, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속 따위로 만들어지는데, 본 실시예에서는, 예컨대 몰리브덴을 포함하는 단일막으로 설명한다.
데이터선(171), 드레인 전극(175)의 아래에는 데이터선(171)을 따라 상기 제2 방향을 따라 길게 뻗은 복수의 선형 반도체(151)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 선형 반도체(151)는 각 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)과 중첩하며, 박막 트랜지스터의 채널이 형성되는 채널부(154)를 가진다.
반도체(151)와 데이터선(171) 및 드레인 전극(175) 사이에는 둘 사이의 접촉 저항을 각각 감소시키기 위한 복수의 선형 저항성 접촉 부재(ohmic contact)(161)와 섬형의 저항성 접촉 부재(165)가 형성되어 있다. 저항성 접촉 부재(161)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어지며, 소스 전극(173) 하부에 위치하는 저항성 접촉 부재(163)를 가지며, 섬형의 저항성 접촉 부재(165)는 게이트 전극(124)을 중심으로 저항성 접촉 부재(163)와 마주한다.
이때, 반도체(151)는 박막 트랜지스터가 위치하는 채널부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
데이터선(171) 및 드레인 전극(175) 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 예컨대, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 또는 질화 규소 등을 포함하는 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉 구멍(185, 182)이 구비되어 있다. 한편, 게이트선(121)의 끝 부분(129)도 외부의 구동 회로와 연결되기 위한 접촉부를 가지는데, 복수의 접촉 구멍(181)이 게이트 절연막(140)과 보호막(180)을 관통하여 게이트선(121)의 끝 부분(129)을 드러낸다.
보호막(180) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage electrode)라 한다. 유지 축전기는 화소 전극(190)과 이와 이웃하는 게이트선(121) 이를 전단 게이트선(previous gate line)이라 함 또는 유지 전극선(131)의 중첩 등으로 만들어진다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선 및 데이터선의 끝 부분(129, 179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴 리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 IZO 또는 ITO로 만들어질 수 있다.
그러면, 도 1 내지 도 3의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 도 13b 및 도 1 내지 도 3을 참조하여 상세하기로 설명한다.
먼저, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 두 층의 금속 막, 즉 순수 알루미늄 또는 알루미늄 합금(Al-Nd alloy)의 하부 금속 막과 몰리브덴 또는 몰리브덴 합금의 상부 금속 막을, 예컨대 스퍼터링(sputtering) 방법으로 차례로 적층한다. 여기서, 하부 금속 막은 1,000-3,000 Å 정도의 두께를 가지는 것이 바람직하며, 상부 금속 막은 500-1,000 Å 정도의 두께를 가지는 것이 바람직하다.
이어, 도 4, 도 5a 및 도 5b에 도시한 바와 같이, 감광막 패턴을 이용한 사진 식각 공정으로 상부 금속 막과 하부 금속 막을 차례로 패터닝하여 복수의 게이트 전극(124)을 포함하는 게이트선(121)과 유지 전극선(131)을 형성한다.
상부막(121q, 131q) 및 하부막(121p, 131p)의 패터닝은 알루미늄 및 몰리브덴에 대해서 모두 측면 경사를 주면서 식각할 수 있는 알루미늄 식각액인 초산(CH3COOH)/질산(HNO3)/인산(H3PO4)/물(H2O)을 사용한 습식 식각으로 진행하는 것이 바람직하다.
이어, 도 6a 및 6b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속적으로 증착한다. 이어 스퍼터링 따위의 방법으로 데이터용 도전 물질을 적층하여 도전체층(170)을 형성한 다음 그 위에 감광막을 1 μm 내지 2 μm의 두께로 도포한 한다. 그 후, 광 마스크(도시하지 않음)를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(52, 54)을 형성한다.
이때 현상된 감광막의 두께는 위치에 따라 다른데, 감광막은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. A 영역(이하 배선 영역 이라 함)에 위치한 제1 부분과 C 영역(이하 채널 영역이라 함)에 위치한 제2 부분은 각각 도면 부호 52와 54로 나타내었고 B 영역(이하 기타 영역이라 함)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분의 감광막이 완전히 제거되어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(52)과 제2 부분(54)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(54)의 두께는 제1 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이때, 하나의 마스크를 이용한 사진 공정에서 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 제2 부분(54)에 대응하는 부분의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
여기서, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광 시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이 용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이후, 일련의 식각 단계를 통하여 도 10, 11a 및 11b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 채널부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.
이러한 구조를 형성하는 순서는 다음과 같다.
(1) 기타 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 비정질 규소층(150)의 제3 부분 제거하고
(2) 채널 영역(C)에 위치한 감광막의 에치 백을 통하여 감광막의 두께를 감소시키고,
(3) 불순물 비정질 규소층(160) 및 비정질 규소층(150)을 추가로 제거하며 이를 통하여 감광막의 두께를 감소시키고(채널부의 도전체층 드러남),
(4) 채널 영역(C)에 위치한 도전체층(170) 및, 불순물 비정질 규소층(160)을 식각한다.
도 7a 및 7b에 도시한 것처럼, 기타 영역(B)에 노출되어 있는 도전체층(170)을 습식 또는 건식으로 식각하여 제거하여 하부의 불순물 비정질 규소층(160)의 제3 부분을 노출시킨다. 크롬(Cr) 등의 도전막은 주로 습식 식각으로 진행하며, 알루미늄(Al)이나 몰리브덴(Mo) 계열의 도전막을 습식 및 건식 식각을 선택적으로 진행 할 수 있으며, 다중막인 경우에는 선택적으로 습식 및 건식 식각을 진행할 수 있다. 또한, 이중막이 알루미늄(Al)과 몰리브덴(Mo)을 포함할 때에는 하나의 습식 식각 조건으로 패터닝 할 수도 있다. 건식 식각을 사용하는 경우에 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.
도면 부호 174는 데이터선(171)과 드레인 전극(175)이 아직 붙어 있는 상태의 도전체이다. 습식 식각 시 도전체(174)는 감광막(52)의 하부까지 식각되어 언더 컷 구조를 가진다. 보다 상세히 설명하면, 도 7a의 a 영역과 도 7b의 b영역에서 보이는 바와 같이, 습식식각에 의해서 도전체(174)의 측면이 상기 감광막(52)의 측면보다 함몰되도록, 도전체(174)가 식각된다. 환언하면, 상기 감광막(52)의 측면이 상기 도전체(174)의 측면보다 돌출된다.
이어, 도전체층의 식각에 사용된 감광막과 동일한 감광막을 이용하여 불순물 규소층(160)과 비정질 규소층(150)을 건식 식각한다. 건식식각은 습식식각과는 달리 감광막 패턴과 동일한 형상을 남기게 된다. 따라서 도 7a 및 도 7b에 제시된 바와 같이 도전체층(170)의 하부에 불순물 규소층(160) 및 규소층(150)이 돌출되게 된다. 즉, 건식 식각시 돌출된 감광막(52)이 마스크 역할을 하므로, 상기 불순물 규소층(160) 및 규소층(150)은 그들의 측면이 상기 돌출된 감광막(52)의 측면과 실질적으로 동일 평면에 위치하도록 식각된다. 결과적으로, 상기 도전체의 (174)의 측면은 상기 감광막(52) 및 상기 불순물 규소층(160) 및 규소층(150)의 측면보다 함몰된다.
도 8a 및 도 8b에서 보는 바와 같이, 채널 영역(C)에 남아 있는 제2 부분 (54)의 감광막을 에치 백(etch back) 공정을 진행한다. 이때, 채널 영역(C)의 감광막 제2 부분(54)의 두께가 감소하며, 감광막의 제1 부분(52)의 일부도 제거되어 감광막(52)의 폭이 좁아져 감광막(52)과 도전체(174) 사이의 언더 컷 구조는 사라진다. 즉, 도 8a의 a' 및 도8b의 b'에서 보이는 바와 같이, 감광막(52)의 측면 돌출부가 제거되어 상기 감광막(52)의 측면은 상기 도전체(174)의 측면과 실질적으로 동일평면에 위치하게 된다.
이어, 도 9a 및 9b에 나타낸 것과 같이, 불순물 규소층(160)과 규소층(150)을 다시 식각한다. 이렇게 하면, 도전체(174) 하부에 돌출된 불순물 규소층과 규소층이 사라지게 된다. 또한 식각과정에서 감광막의 일부도 함께 식각되어 두께가 얇아지고, 채널영역(C)의 감광막 제 2부분(54)가 사라져 하부의 도전체층이 드러나게 된다.즉, 도9a의 a" 및 도9b의 b"에서 보이는 바와 같이, 상기 불순물 규소층(160)과 규소층(150)의 측면이 식각되어, 상기 불순물 규소층(160)과 규소층(150)의 측면은 상기 감광막(52)의 측면 및 상기 도전체(174)의 측면과 실질적으로 동일평면에 위치하게 된다.
이어서, 도 10 및 도 11a, 도 11b에 도시한 바와 같이, 채널 영역(C)의 도전체(174)와 불순물 규소층(164)를 제거한다. 또한 남아 있는 감광막 제1 부분(52)도 제거한다.
이때, 도 11b에 도시한 것처럼 채널 영역(C)에 위치한 선형 진성 반도체(151)의 채널부(154) 위 부분이 제거되어 두께가 작아질 수 있다.
이렇게 하면, 도전체(174) 각각이 하나의 데이터선(171) 및 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물 반도체(164) 각각이 하나의 선형 저항성 접촉 부재(163)와 복수의 섬형 저항성 접촉 부재(165)로 나뉘어 완성된다.
다음, 도 12, 도 13a 및 도 13b에서 보는 바와 같이, 기판(110)의 상부에 유기 절연 물질 또는 무기 절연 물질을 도포하거나 적층하여 보호막(180)을 형성한 다음, 식각하여 복수의 접촉 구멍(185, 182)을 형성한다. 이때, 게이트선(121)과 동일한 층을 드러내는 접촉 구멍을 형성하기 위해 게이트 절연막(140)도 함께 식각하여 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)을 함께 형성한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 500 Å 내지 1,500 Å 두께의 IZO 또는 ITO층을 스퍼터링 방법으로 증착하고 사진 식각하여 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)를 형성한다. IZO층을 사용하는 경우의 식각은 (HNO3/(NH4)2Ce(NO3)6/H2O) 등 크롬용 식각액을 사용하는 습식 식각인 것이 바람직한데, 이 식각액은 알루미늄을 부식시키지 않기 때문에 데이터선(171), 드레인 전극(175), 게이트선(121)에서 도전막이 부식되는 것을 방지할 수 있다.
본 실시예에서는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165) 및 반도체(151)를 하나의 감광막 패턴을 식각 마스크로 이용하는 사진 식각 공정으로 형성하므로 제조 공정을 단순화할 수 있으며, 에치 백 진행 후 추가로 규소층을 식각 함으로써 도전체층의 외곽에 돌출된 규소층이 제거되어 잔상 등의 불량을 방지할 수 있다.
이와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 서는 제조 공정을 단순화하여 제조 비용을 최소화할 수 있으며, 하나의 박막을 식각할 때 하부막의 일부를 제거함으로써 공정 시간을 최소화할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (8)

  1. 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계;
    상기 게이트선을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 반도체를 형성하는 단계;
    상기 반도체의 상부에 저항성 접촉 부재를 형성하는 단계;
    상기 저항성 접촉 부재 상부에 서로 분리되어 있으며, 동일한 층으로 만들어진 데이터선 및 드레인 전극을 형성하는 단계;
    상기 데이터선을 덮으며 상기 드레인 전극을 노출시키는 접촉 구멍을 가지고 있는 보호막을 형성하는 단계; 및
    상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 반도체, 저항성 접촉 부재 및 데이터선과 드레인 전극 형성 단계는,
    상기 게이트 절연막 상부에 규소층, 불순물 규소층 및 도전체층을 적층하는 단계;
    상기 도전체층 상부에 상기 소스 전극 및 드레인 전극 사이의 채널 영역에 위치하며 제1 두께를 가지는 제1 부분과 상기 제1 부분의 두께보다 두꺼운 두께를 가지며 상기 데이터선 및 드레인 전극에 대응하는 배선 영역에 위치하는 제2 부분을 가지는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 하여 상기 배선 영역 및 채널 영역을 제외한 나머지 영역에 대응하는 상기 도전체층, 불순물 규소층, 규소층을 식각하는 단계;
    상기 제1 부분을 에치 백하는 단계;
    불순물 규소층, 규소층을 식각하는 단계;
    상기 채널 영역의 상기 도전체층을 드러내는 단계;
    상기 채널 영역에 대응하는 상기 도전체층 및 불순물 규소층을 식각하는 단계; 및
    감광막 패턴을 제거하는 단계;
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 감광막 패턴은 하나의 마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 있는 둘째 부분 및 빛이 완전히 투과될 수 없는 셋째 부분을 포함하고, 상기 감광막 패턴은 양성 감광막이며, 상기 마스크의 첫째, 둘째 및 셋째 부분은 노광 과정에서 상기 채널 영역, 나머지 영역 및 배선 영역에 정렬되는 박막 트랜지스터 표 시판의 제조 방법.
  4. 제3항에서,
    상기 마스크의 첫째 부분은 반투명막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제4항에서,
    상기 마스크의 첫째 부분은 상기 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제1항에서,
    상기 감광막 패턴의 제1 부분은 리플로우를 통하여 형성하는 박막 트랜지스터 표시의 제조 방법.
  7. 절연 기판 위에 게이트 전극을 가지는 게이트선을 형성하는 단계;
    상기 게이트선을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 반도체를 형성하는 단계;
    상기 반도체의 상부에 저항성 접촉 부재를 형성하는 단계;
    상기 저항성 접촉 부재 상부에 서로 분리되어 있으며, 동일한 층으로 만들어진 데이터선 및 드레인 전극을 형성하는 단계;
    상기 데이터선을 덮으며 상기 드레인 전극을 노출시키는 접촉 구멍을 가지고 있는 보호막을 형성하는 단계; 및
    상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 반도체, 저항성 접촉 부재 및 데이터선과 드레인 전극 형성 단계는,
    상기 게이트 절연막 상부에 규소층, 불순물 규소층 및 도전체층을 적층하는 단계;
    상기 도전체층 상부에 상기 소스 전극 및 드레인 전극 사이의 채널 영역에 위치하며 제1 두께를 가지는 제1 부분과 상기 제1 부분의 두께보다 두꺼운 두께를 가지며 상기 데이터선 및 드레인 전극에 대응하는 배선 영역에 위치하는 제2 부분을 가지는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 하여 상기 배선 영역 및 채널 영역을 제외한 나머지 영역에 대응하는 상기 도전체층, 불순물 규소층, 규소층을 식각하는 단계;
    상기 제1 부분을 에치 백하는 단계;
    불순물 규소층, 규소층을 식각하는 단계;
    상기 채널 영역의 상기 도전체층을 드러내는 단계;
    상기 채널 영역에 대응하는 상기 도전체층 및 불순물 규소층을 식각하는 단계; 및
    감광막 패턴을 제거하는 단계;
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 게이트 전극 및 상기 게이트 전극을 커버하는 게이트 절연막이 형성된 베이스 기판상에 규소층, 비정질 규소층 및 도전층을 순차적으로 형성하는 단계;
    상기 도전층 상부에 감광막을 형성하는 단계;
    상기 감광막을 패터닝하는 단계;
    상기 패터닝된 감광막을 이용하여, 상기 규소층, 비정질 규소층 및 도전층을 식각하는 단계;
    상기 감광막의 측면이 상기 도전층의 측면과 동일 평면상에 존재하도록 상기 감광막을 에치 백(etch back)하는 단계;
    상기 규소층 및 비정질 규소층의 측면이 상기 감광막 및 도전막의 측면과 동일 평면에 존재하도록 상기 규소층 및 비정질 규소층을 재차 식각하는 단계; 및
    상기 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 표시판의 제조 방법.
KR1020050133569A 2005-12-29 2005-12-29 박막 트랜지스터 표시판의 제조 방법 KR20070070738A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133569A KR20070070738A (ko) 2005-12-29 2005-12-29 박막 트랜지스터 표시판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133569A KR20070070738A (ko) 2005-12-29 2005-12-29 박막 트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070070738A true KR20070070738A (ko) 2007-07-04

Family

ID=38505983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133569A KR20070070738A (ko) 2005-12-29 2005-12-29 박막 트랜지스터 표시판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070070738A (ko)

Similar Documents

Publication Publication Date Title
EP1646076B1 (en) Manufacturing method of a thin film transistor array panel
KR101112547B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100980020B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4898229B2 (ja) 光マスク、及びそれを用いた薄膜トランジスタ表示パネルの製造方法
KR101012792B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20070039274A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101061844B1 (ko) 박막 표시판의 제조 방법
KR101209045B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101090256B1 (ko) 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR100973809B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100984352B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070070738A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060004718A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050079717A (ko) 박막 트랜지스터 표시판과 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination