JP5107504B2 - 薄膜トランジスタ表示板とその製造方法 - Google Patents

Description

本発明は、薄膜トランジスタ表示板及びその製造方法に関する。

液晶表示装置は、現在最も広く用いられている平板表示装置の一つであって、電界生成電極が形成されている２枚の表示板とその間に注入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって液晶層を通過する光の透過率を調節する表示装置である。

液晶表示装置の中でも電界生成電極が２つの表示板に各々備えられているものが現在主に用いられている。そのうち、１つの表示板には複数の画素電極が行列状に配列されており、もう１つ表示板には１つの共通電極が表示板全面を覆っている構造の液晶表示装置が主流である。このような液晶表示装置における画像の表示は、各画素電極に別途の電圧を印加することによって行われる。そのために、画素電極に印加される電圧をスイッチングするための３端子素子である薄膜トランジスタを各画素電極に連結し、この薄膜トランジスタを制御するための信号を伝達するゲート線と画素電極に印加される電圧を伝達するデータ線を表示板に設ける。

このような液晶表示装置用表示板は、複数の導電層と絶縁層が積層した層状構造である。ゲート線、データ線及び画素電極は互いに異なる導電層（以下、各々ゲート導電体、データ導電体及び画素導電体と言う）からなり、絶縁層によって分離され、下から順に配設されるのが一般的である。

このような層状構造を有する薄膜トランジスタ表示板は、数回にわたる薄膜の成膜及び写真エッチング工程によって製造されており、少ない回数の写真エッチング工程によって如何に安定した素子を形成できるかが製造コストを決定する重要要素である。

本発明の技術的課題は、少ない回数の写真工程によって製造コストを節減することができる薄膜トランジスタ表示板及びその製造方法を提供することにある。

このような課題を達成するために本発明では、保護膜または画素電極と同一層の補助部材を用いて、ソース電極を有するデータ線とドレーン電極を分離する。

基板上にゲート線を形成する段階と、
前記ゲート線上にゲート絶縁膜と半導体層を連続積層する段階と、
前記半導体層上に、データ線、ソース電極及びドレーン電極となる下部導電膜と上部導電膜を蒸着する段階と、
前記上部導電膜、前記下部導電膜及び前記半導体層を写真エッチングする段階と、
保護膜を蒸着する段階と、
感光膜を形成し、露光及び現像する段階と、
前記感光膜を用いて前記ゲート絶縁膜及び前記保護膜をエッチングして、前記ゲート線の外部と接続される端部を露出する第１エッチングを行い、エッチングバック（etch back）工程により薄い厚さを持つ感光膜を除去した後、その感光膜を用いて前記保護膜をエッチングして、前記上部導電膜のうち、画素電極と前記下部導電膜とを接続するための領域である前記上部導電膜の第１部分と、チャンネル領域を含む領域に対応する前記上部導電膜の第２部分と、前記データ線の外部と接続される端部に対応する前記上部導電膜の第３部分と、を露出する第２エッチングを行う段階と、
露出された前記上部導電膜の第１部分、第２部分、第３部分を除去して、前記下部導電膜のうち、それぞれ前記上部導電膜の第１部分、第２部分及び第３部分に対応する第１部分、第２部分及び第３部分を露出する段階と、
前記下部導電膜の第１部分を覆う前記画素電極、第２部分を覆う補助ソース電極及び補助ドレーン電極を形成する段階と、
前記下部導電膜の第２部分のうち、前記補助ソース電極と補助ドレーン電極の間の前記下部導電膜を除去して前記半導体層の一部を露出することで前記チャンネル領域を形成する段階と、
前記半導体層の露出された部分上に間隔材柱を形成する段階と、
を含む薄膜トランジスタ表示板の製造方法を提供する。

前記保護膜の写真エッチング段階で、前記上部導電膜の第１部分とこれに隣接するゲート絶縁膜を共に露出する。
前記画素電極を形成する段階で、前記下部導電膜の第１部分と露出された前記ゲート絶縁膜を共に覆い画素電極を形成する。

前記ゲート線が下部膜と上部膜を含む。
前記保護膜の写真エッチング段階で、前記ゲート絶縁膜を共にエッチングして前記ゲート線の上部膜の一部を露出する。

前記上部導電膜の除去段階で、前記ゲート線上部膜の露出された部分を共に除去して前記ゲート線下部膜の一部を露出する。
前記下部導電膜の第３部分と前記ゲート線の下部膜の露出された部分を覆う接触補助部材を形成する段階をさらに含む。

前記ゲート線の上部膜と前記上部導電膜は同一の物質からなる。
前記上部導電膜はCrからなり、前記下部導電膜はAlまたはAl-Nd合金からなる。

前記画素電極、前記補助ソース電極及び前記補助ドレーン電極はIZOで形成される。
前記画素電極、前記補助ソース電極及び前記補助ドレーン電極の形成段階と前記半導体層の一部の露出段階が共に実施される。

前記画素電極、前記補助ソース電極及び前記補助ドレーン電極の形成段階と前記半導体層の一部の露出段階が同一のエッチング条件で行われる。
前記半導体層は真性半導体膜と不純物半導体膜を含み、
前記下部導電膜の除去後、前記不純物半導体膜の露出された部分を除去する段階をさらに含む。

基板と、
前記基板上に形成されているゲート線と、
前記ゲート線上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体層と、
前記半導体層の上部に形成され、データ線、ソース電極及びドレーン電極となる下部導電膜と上部導電膜と、
前記データ線及び前記ドレーン電極の上に形成され、前記ドレーン電極の下部導電膜を露出する第１接触孔と、前記ソース電極と前記ドレーン電極の間のチャンネル領域を形成する前記半導体層を露出する開口部と、前記データ線の外部と接続される端部の下部導電膜を露出する第２接触孔と、前記ゲート絶縁膜とともに前記ゲート線の外部と接続される端部を露出する第３接触孔と、を有する保護膜と、
前記保護膜上に形成され、前記第１接触孔を通じて前記ドレーン電極と接触する画素電極と、
前記画素電極と同一層で形成されており、前記開口部で前記データ線の一部であるソース電極と前記ドレーン電極を覆う補助ソース電極及び補助ドレーン電極と、
を含み、
前記補助ソース電極と補助ドレーン電極を用いて、前記補助ソース電極と補助ドレーン電極との間の前記半導体層の一部を露出することで前記チャンネル領域を形成する薄膜トランジスタ表示板を提供する。

前記半導体層を露出する前記ソース電極及び前記ドレーン電極の前記下部導電膜の境界線が、互いに対向する前記補助ソース電極及び前記補助ドレーン電極の境界線と互いに一致する。
前記ソース電極及び前記ドレーン電極の上部を通る前記開口部の境界線が、前記補助ソース電極と前記補助ドレーン電極によって完全に覆われている。

前記第１接触孔は、前記ドレーン電極の下部導電膜の一部及び隣接するゲート絶縁膜を露出する。
前記半導体層の露出された部分上に形成されている絶縁体をさらに含む。

前記絶縁体は液晶表示装置の間隔材柱である。
前記ドレーン電極の上部膜の少なくとも一部の境界が、前記第１接触孔の一部の境界と一致する。

前記下部導電膜はCrからなり、前記上部導電膜はAlまたはAl合金からなる。
前記画素電極はIZOからなる。

本発明による薄膜トランジスタ表示板の製造方法は、保護膜及び画素電極、接触補助部材を用いてソース電極とドレーン電極を分離することによって、写真工程の回数を減らし、工程を単純化して製造コストを節減し、収率も向上する。

また、補助電極を用いてソース電極とドレーン電極を分離し、薄膜トランジスタのチャンネルが形成される半導体の一部を露出することによって、全面的に薄膜トランジスタのチャンネルの幅や間隔を制御して形成することができる。

また、ドレーン電極と画素電極が連結される接触孔をゲート絶縁膜が形成されている部分まで拡大することで、ドレーン電極の上部膜がアンダーカットされ画素電極と接触不良が発生することを防止することができる。また、ドレーン電極と画素電極が連結される接触孔を形成するために当該部位の保護膜をスリット露光することによって、当該部位のゲート絶縁膜がエッチングされることを防止することができる。

本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように添付した図面を参考にして詳細に説明する。しかし、本発明は多様な形態に実現することができ、ここで説明する実施例に限定されない。

図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

本発明の実施例による薄膜トランジスタ表示板及びその製造方法について図面を参考にして詳細に説明する。

まず、図１、図２a及び図２bを参照して本発明の好ましい一実施例による薄膜トランジスタ表示板について詳細に説明する。

図１は、本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２a及び図２bは、図１の薄膜トランジスタ表示板の各々IIa-IIa´線とIIb-IIb´線による断面図である。

絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に図１中横方向にのびており、各ゲート線１２１の一部は上方に突出し複数のゲート電極１２４をなしている。

ゲート線１２１は、物理的性質が異なる２つの膜、即ち下部膜とその上の上部膜を含む。上部膜は、ゲート信号の遅延や電圧降下を減らすために、低い比抵抗（resistivity）の金属、例えばアルミニウム（Al）やアルミニウム合金のようなアルミニウム系列の金属からなる。これとは異なって、下部膜は、他の物質、特にITO（indium tin oxide）またはIZO（indium zinc oxide）との物理的、化学的、電気的な接触特性が優れた物質、例えばモリブデン（Mo）、モリブデン合金（例：モリブデン-タングステン（MoW）合金）、クロム（Cr）などからなる。下部膜と上部膜の組み合わせの好適な例として、Cr/Al、Cr/Al-Nd合金のように互いに異なるエッチング条件でエッチングされる２つの層を挙げられる。図２a及び図２bにおいて、ゲート電極１２４の下部膜と上部膜を各々図面符号１２４p、１２４qで、他の部分との接触のためのゲート線１２１の端部１２９の下部膜と上部膜を各々図面符号１２９p、１２９qで示し、端部１２９の上部膜１２９qの一部が除去されて下部膜１２９pを露出している。

ゲート線１２１上には、窒化ケイ素（SiNx）などからなるゲート絶縁膜１４０が形成されている。

ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（非晶質シリコンはa-Siと略称する）などからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に字図１中縦方向にのびており、そこから複数の突出部１５４がゲート電極１２４に向けてのびている。

半導体１５１の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質で形成された複数の線状及び島状抵抗性接触部材１６１、１６５が形成されている。線状接触部材１６１は、複数の突出部１６３を持ち、この突出部１６３と島状接触部材１６５は対をなして半導体１５１の突出部１５４上に位置する。

半導体１５１及び抵抗性接触部材１６１、１６５の側面も傾斜しており、傾斜角は３０〜８０°である。傾斜していると、接触部で断線を防止できるので好ましい。

抵抗性接触部材１６１、１６５上には、各々複数のデータ線１７１と複数のドレーン電極１７５が形成されている。

データ線１７１は、主に縦方向にのびてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１からドレーン電極１７５の両側にのびた複数の分枝がソース電極１７３をなす。１対のソース電極１７３とドレーン電極１７５は互いに分離されている。ゲート電極１２４、ソース電極１７３及びドレーン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルは、ソース電極１７３とドレーン電極１７５の間の突出部１５４に形成される。

データ線１７１及びドレーン電極１７５も、下部導電体１７１p、１７５pとその上に位置する上部導電体１７１q、１７５qからなる。この時、ソース電極１７３及びドレーン電極１７５において、下部導電体１７３p、１７５pは上部導電体１７３q、１７５qの外部に露出し、このような下部導電体１７３p、１７５の境界線は、薄膜トランジスタチャンネルの幅及び間隔を定義する。ゲート線１２１の場合と同様に、下部導電体１７１p、１７５pと上部導電体１７１q、１７５qの組み合わせの好適な例としては、Cr/Al、Cr/Al-Nd合金のように互いに異なるエッチング条件でエッチングされる２つの層を挙げられる。図２a及び図２bにおいて、ソース電極１７３の下部膜と上部膜を各々図面符号１７３p、１７３qで示し、他の部分との接触のためのデータ１７１の端部１７９の下部膜と上部膜を各々図面符号１７９p、１７９qで示し、端部１７９の上部膜１７９qの一部が除去されて下部膜１７９pを露出している。

データ線１７１及びドレーン電極１７５の下部膜１７１p、１７５pと上部膜１７１q、１７５qもゲート線１２１と同様に、その側面が約３０〜８０°各々傾斜している。

抵抗性接触部材１６１、１６５は、その下部の半導体１５１とその上部のデータ線１７１及びドレーン電極１７５の間にのみ存在し、それらの間の接触抵抗を低くする役割をする。半導体１５１は、薄膜トランジスタが位置する突出部１５４を除いて、データ線１７１、ドレーン電極１７５、及びその下部の抵抗性接触部材１６１、１６５と実質的に同一の平面形状を有している。

データ線１７１及びドレーン電極１７５の上部には、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ）によって形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。

保護膜１８０には、データ線１７１の端部１７９及びドレーン電極１７５、そしてドレーン電極１７５に隣接するゲート絶縁膜１４０を各々露出する複数の接触孔１８２、１８５が備えられており、ゲート絶縁膜１４０と共にゲート線１２１の端部１２９を露出する複数の接触孔１８１が備えられている。さらに、保護膜１８０は半導体１５１の突出部１５４の一部を露出する開口部１８９を有する。この時、ソース電極１７３とドレーン電極１７５の間において、これらの下部導電体１７３p、１７５pの一部を開口部１８９を通じて露出している。

接触孔１８１、１８２は、ゲート線１２１、ドレーン電極１７５及びデータ線１７１の端部１２９、１７９の下部膜１２９p、１７９p、１７５pのみを露出し、その境界は上部膜１２９q、１７９q、１７５qの境界と一致する。そして、接触孔１８５は、ドレーン電極の下部膜１７５p及び隣接するゲート絶縁膜１４０を露出する。

保護膜１８０上には、複数の画素電極１９０、複数の補助ソース電極１９３と補助ドレーン電極１９５、及び複数の接触補助部材８１、８２が形成されており、これらはIZOの透明な導電物質からなる。この場合、ドレーン電極１７５と画素電極１９０が連結される接触孔１８５が、隣接するゲート絶縁膜１４０にまで広く形成されているため、ドレーン電極の上部膜１７５qが過エッチングによってアンダーカットされることを防止できる。したがって、ゲート絶縁膜１４０上にも形成されている画素電極１９０とドレーン電極の下部膜１７５pの間に接触する面積が広いため、接触不良の発生を防止できる。

画素電極１９０は、接触孔１８５を通じてドレーン電極１７５と物理的、電気的に連結されドレーン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、２つの電極間の液晶分子を再配列する。

また、画素電極１９０と共通電極は蓄電器（以下、“液晶蓄電器”と言う）をなして薄膜トランジスタがターンオフされた後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶蓄電器と並列に連結された他の蓄電器を設ける。それを維持蓄電器と言う。維持蓄電器は、画素電極１９０とこれに隣接する他のゲート線１２１（これを前段ゲート線と言う）や別途に形成された維持電極などの重畳などによって形成される。維持電極は、ゲート線１２１と同一層で作られ、ゲート線１２１と分離され共通電圧などの電圧の印加を受ける。維持蓄電器の静電容量、即ち保持容量を増やすために重畳部分の面積を拡大したり、画素電極１９０と連結され前段ゲート線または維持電極と重なる導電体を保護膜１８０下に設けて２つの間の距離を短くすることができる。

接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９と各々連結される。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の各端部１２９、１７９と外部装置との接着性を補完し、それらを保護する役割をするものであって必須的なものでなく、これらの適用は選択的である。

互いに対向する補助ソース電極１９３及び補助ドレーン電極１９５の境界線が、その下部に位置し、薄膜トランジスタのチャンネルを定義するソース電極１７３及びドレーン電極１７５の下部導電体１７３p、１７５pの境界線と一致し、開口部１８９を通じて露出されたそれら１７３p、１７５pを完全に覆う。即ち、ソース電極１７３及びドレーン電極１７５の上部を通る開口部１８９の境界線は、補助ソース電極１９３及び補助ドレーン電極１９５が完全に覆う。

最後に、保護膜１８０及び半導体１５１の突出部１５４の露出された部分上には、間隔材柱３２０が形成されている。間隔材柱３２０は、液晶表示装置の２つの表示板間の間隔を一定なものに維持し、半導体１５１の露出された部分を保護するためのものであって、感光性有機膜などからなることができ、窒化ケイ素の絶縁膜を含むのが好ましい。

本発明の他の実施例によれば、画素電極１９０の材料として透明な導電性ポリマー（polymer）、ITOなどを用いており、反射型（reflective）液晶表示装置の場合には、不透明な反射性金属を用いても良い。この時、接触補助部材８１、８２は、画素電極１９０と異なる物質、特にITOまたはIZOからなることもできる。

以下、図１、図２a及び図２bに示される液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３乃至図１２bと、図１、図２a及び図２bを参考にして詳細に説明する。

図３は薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階における薄膜トランジスタ表示板の配置図、図４aは図３に示す薄膜トランジスタ表示板のIVa-IVa´線の断面図、及び図４bは図３に示す薄膜トランジスタ表示板のIVb-IVb´線の断面図である。まず、図３、図４a及び図４bに示すように、透明なガラスなどの絶縁基板１１０上に、複数のゲート電極１２４を含む複数のゲート線１２１を写真エッチング工程で形成する。ゲート線１２１は、下部膜１２４p、１２９pと上部膜１２４q、１２９qの二重膜からなり、下部膜１２４p、１２９pは約５００Åの厚さのCr、上部膜１２４q、１２９qは約１，０００Å乃至３，０００Å、好ましくは２，５００Å程度の厚さのAlからなる。

図５は薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階における薄膜トランジスタ表示板の配置図、図６aは図５に示す薄膜トランジスタ表示板のVIa-VIa´線の断面図、及び図６bは図５に示す薄膜トランジスタ表示板のVIb-VIb´線の断面図である。図５、図６a及び図６bに示すように、ゲート絶縁膜１４０、真性非晶質シリコン層（intrinsic amorphous silicon）、不純物非晶質シリコン層（extrinsic amorphous silicon）を化学気相蒸着法（ＣＶＤ）によって、下部金属膜と上部金属膜をスパッタリング法などによって連続積層した後、上部及び下部金属膜、不純物非晶質シリコン層及び真性非晶質シリコン層の４つの層を写真エッチングし、複数の上部及び下部導電体１７４q、１７４p、複数の線状不純物半導体１６４と複数の突出部１５４を各々含む複数の線状真性半導体１５１を形成する。

ゲート絶縁膜１４０の材料には窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２，０００〜５，０００Å程度とするのが好ましい。真性半導体１５１及び不純物半導体１６４の厚さは、各々５００Å〜１，５００Å、３００Å〜６００Å程度とするのが好ましい。下部導電体１７４pは約５００Åの厚さのCr、上部導電体１７４qは約１，０００Å〜３，０００Å、好ましくは２，５００Å程度の厚さのAlからなる。上部導電体１７４qの標的材料としては、アルミニウムまたは２atomic％のNdを含むAl-Nd合金が好適であり、スパッタリング温度は１５０℃程度が良い。

図７は薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階における薄膜トランジスタ表示板の配置図、図８aは図７に示す薄膜トランジスタ表示板のVIIIa-VIIIa´線の断面図、及び図８bは図７に示す薄膜トランジスタ表示板のVIIIb-VIIIb´線の断面図である。次に、図７、図８a及び図８bに示すように、３，０００Å以上の厚さを持つ保護膜１８０を積層し、その上に感光膜４０を形成した後、ゲート絶縁膜１４０と共に乾式エッチングして複数の接触孔１８１、１８２、１８５及び複数の開口部１８９を形成する。接触孔１８１は、ゲート線１２１端部１２９の上部膜１２９qを露出し、接触孔１８２、１８５と開口部１８９は、上部導電体１７４qの一部、即ち図１、図２a及び図２bを用いれば、データ線１７１端部１７９の一部、ドレーン電極１７５の一部及び隣接するゲート絶縁膜１４０、そしてソース電極１７３とドレーン電極１７５の一部及びこれら１７３、１７５の間領域を各々露出する。この時、接触孔１８５及び開口部１８９を当該部位の保護膜１８０をスリット露光を用いたパターニングで形成することによって、接触孔１８５内に露出されたゲート絶縁膜１４０が過エッチングされ下部導電体１７４pの下部までアンダーカットされることを防止することができる。

即ち、接触孔１８１は、当該部位の保護膜１８０及びゲート絶縁膜１４０上の感光膜４０を完全露光及び現像し、接触孔１８１が形成される部分の保護膜１８０及びゲート絶縁膜１４０を第１エッチングして形成する。この時、接触孔１８５及び開口部１８９は、当該部位の保護膜１８０上の感光膜４０をスリット露光及び現像することによって、感光膜を薄い膜厚に残して、接触孔１８５及び開口部１８９が形成される部分の保護膜１８０がエッチングされないようにする。そして、エッチングバック（etch back）工程により薄い厚さを持つ感光膜を除去して接触孔１８５及び開口部１８９が形成される部分の保護膜１８０が露出し、第２エッチングを実施して接触孔１８５及び開口部１８９が形成される部分の保護膜１８０のみを除去して接触孔１８５及び開口部１８９を形成する。したがって、ゲート線１２１端部１２９の上部膜１２９qが露出するように、第１エッチングによって保護膜１８０及びゲート絶縁膜１４０がエッチングを行い、その際に、接触孔１８５及び開口部１８９が形成される部分の保護膜１８０がエッチングされないようにする。すると、接触孔１８５及び開口部１８９が形成される部分の保護膜１８０下のゲート絶縁膜１４０が過エッチングされることがない。これにより、下部導電体１７４pの下部においてゲート絶縁膜１４０がアンダーカットされることを防止することができる。そして、この場合、データ線１７１の端部１７９を露出する接触孔１８２においても、ドレーン電極１７５を露出する接触孔１８５のように、下部導電体１７１pの境界線が完全に露出することができる。

図９aは図７に示す薄膜トランジスタ表示板のVIIIa-VIIIa´線の図８aに続く断面図、及び図９bは図７に示す薄膜トランジスタ表示板のVIIIb-VIIIb´線の図８ｂに続く断面図である。次に、図９a及び９bに示すように、感光膜４０をそのままにするか、あるいは除去した状態でゲート線１２１の上部膜１２１qと上部導電体１７４qの露出された部分を除去し、下部膜１２１p及び下部導電体１７４pを露出する一方で、データ線１７１とドレーン電極１７５の上部膜１７１q、１７５qを完成する。この時、ゲート線１２１の上部膜１２１q及び上部導電体１７４qのエッチング条件は、下部膜１２１p及び下部導電体１７４pがエッチングされないように設定することが好ましい。そして、その場合、エッチングされる上部導電体１７４qは、保護膜１８０の下に過エッチングされてアンダーカットが発生することがある。

図１０は薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階における薄膜トランジスタ表示板の配置図、図１１aは図１０に示す薄膜トランジスタ表示板のXIa-XIa´線の断面図、及び図１１bは図１０に示す薄膜トランジスタ表示板のXIb-XIb´線の断面図である。次に、図１１a及び図１１bに示すように、４００Å乃至５００Åの厚さのIZO膜をスパッタリングで積層し写真エッチングして複数の画素電極１９０及び複数の接触補助部材８１、８２を形成する。この時、薄膜トランジスタのチャンネルを定義して下部導電体１７４pを分離するための複数の補助ソース電極１９３及び補助ドレーン電極１９５も共に形成しつつそれらの間から露出された下部導電体１７４pをエッチングして下部導電体１７１p、１７５pに分離してデータ線１７１及びドレーン電極１７５を完成する。ここで、IZO膜はクロムのエッチングに用いるクロムエッチング液でパターニングされるので、IZO膜をエッチングしながら同じエッチング条件で下部導電体１７１p、１７５pをエッチングすることができる。画素電極１９０、補助ソース電極１９３及び補助ドレーン電極１９５、接触補助部材８１、８２の材料がIZOである場合、標的として日本出光（Idemitsu）社のIDIXO（indium x-metal oxide：商品名）という商品が用いられ、In２O３及びZnOを含み、インジウムと亜鉛の総量で亜鉛の占める含有量を約１５〜２０atomic％範囲とするのが好ましい。また、IZOのスパッタリング温度は２５０℃以下とするのが接触抵抗を最少化するために好ましい。IZOはシュウ酸などの弱酸でエッチングすることができる。

接触補助部材８１、８２と画素電極１９０は、接触孔１８１、１８２、１８５を通じて露出されているゲート線１２１の端部１２９の下部膜１２９p、及びドレーン電極１７５とデータ線１７１の端部１７９の下部導電体１７４p、ゲート絶縁膜１４０を覆う。

図１２aは図１０に示す薄膜トランジスタ表示板のVIIIa-VIIIa´線の図１１aに続く断面図、及び図１２bは図１０に示す薄膜トランジスタ表示板のVIIIb-VIIIb´線の図１１ｂに続く断面図である。図１２a及び図１２bに示すように、ソース電極１７３とドレーン電極１７５の間から露出された不純物半導体１６４を全面エッチングにて除去し、ソース電極１７３とドレーン電極１７５の間の薄膜トランジスタのチャンネルが形成される半導体の突出部１５４部分を露出する。半導体１５１の露出された部分の表面を安定化するために酸素プラズマ処理を施すことが好ましい。

このように、本発明の実施例では、補助ソース電極１９３及び補助ドレーン電極１９５をパターニングしつつ露出された下部導電体１７４pをエッチングしてソース電極１７３及びドレーン電極１７５を完成し、次に不純物半導体１６４をエッチングして半導体の突出部１５４を露出する。このように、補助ソース電極１９３及び補助ドレーン電極１９５を用いてパターンニングすることで、基板全面にソース電極１７３とドレーン電極１７５の間の薄膜トランジスタチャンネルを均一に形成することができ、チャンネルの幅及び間隔を均一に制御することができる。

最後に、図１、図２a及び図２bに示すように、半導体１５１の露出された部分１５４上に間隔材柱３２０を形成する。間隔材柱３２０は、半導体１５４を覆う窒化ケイ素または酸化ケイ素の無機絶縁膜を含んでおり、間隔材柱３２０を感光膜で形成する場合、スピンコーティング装置の回転速度だけで感光膜の膜厚調節が可能となるので、工程が容易である。

以上で、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。

本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図１に示す薄膜トランジスタ基板のIIa-IIa´線による断面図である。 図１に示す薄膜トランジスタ基板のIIb-IIb´線による断面図である。 図１、図２a及び図２bに示す薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階における薄膜トランジスタ表示板の配置図であって、その順に示したものである。 図３に示す薄膜トランジスタ表示板のIVa-IVa´線による断面図である。 図３に示す薄膜トランジスタ表示板のIVb-IVb´線による断面図である。 図１、図２a及び図２bに示す薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階における薄膜トランジスタ表示板の配置図であって、その順に示したものである。 図５に示す薄膜トランジスタ表示板のVIa-VIa´線による断面図である。 図５に示す薄膜トランジスタ表示板のVIb-VIb´線による断面図である。 図１、図２a及び図２bに示す薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階における薄膜トランジスタ表示板の配置図であって、その順に示したものである。 図７に示す薄膜トランジスタ表示板のVIIIa-VIIIa´線による断面図である。 図７に示す薄膜トランジスタ表示板のVIIIb-VIIIb´線による断面図である。 図７に示す薄膜トランジスタ表示板のVIIIa-VIIIa´線による断面図であって、図８aに続く工程を示す。 図７に示す薄膜トランジスタ表示板のVIIIb-VIIIb´線による断面図であって、図８bに続く工程を示す。 図１、図２a及び図２bに示す薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階における薄膜トランジスタ表示板の配置図であって、その順に示したものである。 図１０に示す薄膜トランジスタ表示板のXIa-XIa´線による断面図である。 図１０に示す薄膜トランジスタ表示板のXIb-XIb´線による断面図である。 図１０に示す薄膜トランジスタ表示板のXIa-XIa´線による断面図であって、図１１aに続く工程を示す。 図１０に示す薄膜トランジスタ表示板のXIb-XIb´線による断面図であって、図１１bに続く工程を示す。

符号の説明

１１０ 基板
１２１ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ 半導体
１６１、１６３、１６５ 抵抗性接触部材
１７１ データ線
１７３ ソース電極
１７５ ドレーン電極
１８０ 保護膜
１８１、１８２、１８５ 接触孔
１８９ 開口部
１９０ 画素電極
８１、８２ 接触補助部材
３２０ 間隔材柱

Claims (22)

1. 基板上にゲート線を形成する段階と、
   前記ゲート線上にゲート絶縁膜と半導体層を連続積層する段階と、
   前記半導体層上に、データ線、ソース電極及びドレーン電極となる下部導電膜と上部導電膜を蒸着する段階と、
   前記上部導電膜、前記下部導電膜及び前記半導体層を写真エッチングする段階と、
   保護膜を蒸着する段階と、
   感光膜を形成し、露光及び現像して、前記ゲート線の外部と接続される端部に対応する感光膜を除去し、画素電極と前記下部導電膜とを接続するための領域である前記上部導電膜の第１部分と、チャンネル領域を含む領域に対応する前記上部導電膜の第２部分と、前記データ線の外部と接続される端部に対応する前記上部導電膜の第３部分とに対応する感光膜の厚さを薄くする段階と、
   前記感光膜を用いて前記ゲート絶縁膜及び前記保護膜をエッチングして、前記ゲート線の外部と接続される端部を露出する第１エッチングを行い、エッチングバック（etch back）工程により薄い厚さを持つ感光膜を除去した後、その感光膜を用いて前記保護膜をエッチングして、前記上部導電膜のうち、前記上部導電膜の第１部分、第２部分及び第３部分を露出する第２エッチングを行う段階と、
   露出された前記上部導電膜の第１部分、第２部分、第３部分を除去して、前記下部導電膜のうち、それぞれ前記上部導電膜の第１部分、第２部分及び第３部分に対応する第１部分、第２部分及び第３部分を露出する段階と、
   前記下部導電膜の第１部分を覆う前記画素電極、第２部分を覆う補助ソース電極及び補助ドレーン電極を形成する段階と、
   前記下部導電膜の第２部分のうち、前記補助ソース電極と補助ドレーン電極の間の前記下部導電膜を除去して前記半導体層の一部を露出することで前記チャンネル領域を形成する段階と、
   前記半導体層の露出された部分上に間隔材柱を形成する段階と、
   を含む薄膜トランジスタ表示板の製造方法。
2. 前記保護膜の写真エッチング段階で、前記上部導電膜の第１部分とこれに隣接するゲート絶縁膜を共に露出する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
3. 前記画素電極を形成する段階で、前記下部導電膜の第１部分と露出された前記ゲート絶縁膜を共に覆い画素電極を形成する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
4. 前記ゲート線が下部膜と上部膜を含む、請求項３に記載の薄膜トランジスタ表示板の製造方法。
5. 前記保護膜の写真エッチング段階で、前記ゲート絶縁膜を共にエッチングして前記ゲート線の上部膜の一部を露出する、請求項４に記載の薄膜トランジスタ表示板の製造方法。
6. 前記上部導電膜の除去段階で、前記ゲート線上部膜の露出された部分を共に除去して前記ゲート線下部膜の一部を露出する、請求項５に記載の薄膜トランジスタ表示板の製造方法。
7. 前記下部導電膜の第３部分と前記ゲート線の下部膜の露出された部分を覆う接触補助部材を形成する段階をさらに含む、請求項６に記載の薄膜トランジスタ表示板の製造方法。
8. 前記ゲート線の上部膜と前記上部導電膜は同一の物質からなる、請求項７に記載の薄膜トランジスタ表示板の製造方法。
9. 前記上部導電膜はCrからなり、前記下部導電膜はAlまたはAl-Nd合金からなる、請求項１に記載の薄膜トランジスタ表示板の製造方法。
10. 前記画素電極、前記補助ソース電極及び前記補助ドレーン電極はIZOで形成される、請
    求項９に記載の薄膜トランジスタ表示板の製造方法。
11. 前記画素電極、前記補助ソース電極及び前記補助ドレーン電極の形成段階と前記半導体層の一部の露出段階が共に実施される、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
12. 前記画素電極、前記補助ソース電極及び前記補助ドレーン電極の形成段階と前記半導体層の一部の露出段階が同一のエッチング条件で行われる、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
13. 前記半導体層は真性半導体膜と不純物半導体膜を含み、
    前記下部導電膜の除去後、前記不純物半導体膜の露出された部分を除去する段階をさらに含む、請求項１乃至請求項９のうちいずれか１項に記載の薄膜トランジスタ表示板の製造方法。
14. 基板と、
    前記基板上に形成されているゲート線と、
    前記ゲート線上に形成されているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されている半導体層と、
    前記半導体層の上部に形成され、データ線、ソース電極及びドレーン電極となる下部導電膜と上部導電膜と、
    前記データ線及び前記ドレーン電極の上に形成され、前記ドレーン電極の下部導電膜を露出する第１接触孔と、前記ソース電極と前記ドレーン電極の間のチャンネル領域を形成する前記半導体層を露出する開口部と、前記データ線の外部と接続される端部の下部導電膜を露出する第２接触孔と、前記ゲート絶縁膜とともに前記ゲート線の外部と接続される端部を露出する第３接触孔と、を有する保護膜と、
    前記保護膜上に形成され、前記第１接触孔を通じて前記ドレーン電極と接触する画素電極と、
    前記画素電極と同一層で形成されており、前記開口部で前記データ線の一部であるソース電極と前記ドレーン電極を覆う補助ソース電極及び補助ドレーン電極と、
    を含み、
    前記補助ソース電極と補助ドレーン電極を用いて、前記補助ソース電極と補助ドレーン電極との間の前記半導体層の一部を露出することで前記チャンネル領域を形成する薄膜トランジスタ表示板。
15. 前記半導体層を露出する前記ソース電極及び前記ドレーン電極の前記下部導電膜の境界線が、互いに対向する前記補助ソース電極及び前記補助ドレーン電極の境界線と互いに一致する、請求項１４に記載の薄膜トランジスタ表示板。
16. 前記ソース電極及び前記ドレーン電極の上部を通る前記開口部の境界線が、前記補助ソース電極と前記補助ドレーン電極によって完全に覆われている、請求項１４に記載の薄膜トランジスタ表示板。
17. 前記第１接触孔は、前記ドレーン電極の下部導電膜の一部及び隣接するゲート絶縁膜を露出する、請求項１４に記載の薄膜トランジスタ表示板。
18. 前記半導体層の露出された部分上に形成されている絶縁体をさらに含む、請求項１４に記載の薄膜トランジスタ表示板。
19. 前記絶縁体は液晶表示装置の間隔材柱である、請求項１８に記載の薄膜トランジスタ表示板。
20. 前記ドレーン電極の上部膜の少なくとも一部の境界が、前記第１接触孔の一部の境界と一致する、請求項１４に記載の薄膜トランジスタ表示板。
21. 前記下部導電膜はCrからなり、前記上部導電膜はAlまたはAl合金からなる、請求項１４に記載の薄膜トランジスタ表示板。
22. 前記画素電極はIZOからなる、請求項１４に記載の薄膜トランジスタ表示板。

Images