KR20000025563A - 박막 트랜지스터의 제조 방법 - Google Patents
박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20000025563A KR20000025563A KR1019980042703A KR19980042703A KR20000025563A KR 20000025563 A KR20000025563 A KR 20000025563A KR 1019980042703 A KR1019980042703 A KR 1019980042703A KR 19980042703 A KR19980042703 A KR 19980042703A KR 20000025563 A KR20000025563 A KR 20000025563A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- gate
- silicon layer
- layer
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 33
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 21
- 229910052804 chromium Inorganic materials 0.000 claims description 20
- 239000011651 chromium Substances 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 17
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 51
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 6
- 229910000583 Nd alloy Inorganic materials 0.000 description 5
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910001080 W alloy Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
투명한 절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연층, 수소화된 비정질 규소층 및 n형의 불순물로 고농도로 도핑된 수소화된 비정질 규소층을 차례로 적층한다. 도핑된 비정질 규소층 위에 크롬으로 적층한 후, 식각하여 데이터선, 소스 전극 및 드레인 전극, 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어 보호막을 적층한 후, 식각하여 소스/드레인 전극 사이의 도핑된 비정질 규소층을 노출시키는 개구부를 형성하고 노출된 도핑된 비정질 규소층을 식각하여 비정질 규소층을 노출시킨다. 이때, 게이트 패드 및 데이터 패드는 노출시키지 않으며, 식각시 사용되는 기체 또는 액체는 Cl을 포함한다. 여기서, 도핑된 비정질 규소층을 형성할 때, 보호막을 마스크로 사용하므로 데이터 배선의 크롬막 상부에는 염화물층이 형성되지 않는다. 다음으로, 보호막을 게이트 절연막과 함께 사진 식각하여, 드레인 전극, 게이트 패드 및 데이터 패드를 노출시키는 접촉 구멍을 형성한다. 마지막으로, ITO를 적층하고 식각하여, 접촉 구멍을 통하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 접속되는 화소 전극, 게이트 및 데이터 패드용 ITO 전극을 형성한다. 이때, 게이트 및 데이터 패드의 크롬막 표면에는 염화물층이 없어 게이트 및 데이터 패드용 ITO 전극의 접촉 저항을 최소로 할 수 있다.
Description
이 발명은 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판 사이에 액정을 주입하고, 전극에 가하는 전압의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다.
이러한 액정 표시 장치에는 각각의 단위 화소에 표시 동작을 하는 화소 전극이 형성되어 있는데, 이러한 화소 전극은 단위 화소 영역을 정의하는 배선인 게이트선과 데이터선에 연결되어 있는 게이트 패드 및 데이터 패드를 통하여 전달되는 데이터 신호 및 게이트 신호를 통하여 구동된다.
한편, 최근 평판 표시 장치의 하나로 각광받고 있는 박막 트랜지스터 액정 표시 장치는 수소화된 비정질 규소층을 박막 트랜지스터의 반도체층으로 사용하고, 비정질 규소층과 그 위에 형성되는 소스 및 드레인 전극과의 접촉 저항을 줄이기 위한 저항 접촉층으로 n형으로 고농도 도핑된 비정질 규소층을 사용한다. 에치백형 박막 트랜지스터의 경우 통상 소스 전극과 드레인 전극을 마스크로 하여 도핑된 비정질 규소층을 식각하며, 식각 기체로는 Cl을 포함하는 기체를 사용한다.
그러나, 데이터선, 소스 및 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 크롬으로 형성하는 경우에는 비정질 규소층을 식각할 때, 데이터 배선의 크롬막 표면에 염화 반응으로 인한 CrCl3과 같은 염화물층이 형성된다. 이러한 염화물층은 액정 표시 장치가 고정세화가 진행됨에 따라 배선 또는 패드부의 저저항화가 요구되고 있는데 반하여 패드부를 보강하기 위해 패드부 위에 형성되는 ITO(indium tin oxide)막과의 접촉 저항을 증가시키는 원인으로 작용한다.
이 발명은 이러한 문제점을 해결하기 위한 것으로서, 패드부의 접촉 저항을 최소화하여 액정 표시 장치의 특성을 향상시키는 것이 그 과제이다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이고,
도 5a 내지 도 9c는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 액정 표시 장치의 제조 방법에서는 데이터 배선을 덮는 보호막을 식각용 마스크로 이용하여 도핑된 비정질 규소층을 식각한다.
이때, 사용하는 식각용 기체 또는 액체에는 Cl 기체를 포함할 수 있으며, 소스 및 드레인 전극 및 데이터 패드를 포함하는 데이터 배선은 크롬을 이용하여 형성할 수 있다.
이러한 본 발명에 따른 액정 표시 장치의 제조 방법에서는 보호막을 식각용 마스크로 사용하므로 식각시 데이터 배선의 크롬막 표면에는 염화물층이 형성되지 않는다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이다.
기판(10) 위에 게이트선(20) 및 그 분지인 게이트 전극(21), 그리고 게이트선(20)의 끝에 형성되어 있는 게이트 패드(22)로 이루어진 게이트 배선이 형성되어 있다. 게이트 전극(21) 및 게이트 패드(22)는 각각 하층의 크롬막(211, 221)과 상층의 알루미늄-네오디뮴 합금막(212, 222)으로 이루어져 있으며, 게이트 패드 부분의 상층 알루미늄-네오디뮴 합금막(222)은 제거되어 있다. 도면에 도시되지는 않았지만, 게이트선(20) 역시 크롬막과 알루미늄-네오디뮴 합금막의 이중막으로 이루어져 있다. 여기에서 게이트 패드(22)는 외부로부터의 주사 신호를 게이트선(20)으로 전달한다.
게이트 배선(20, 21, 22) 위에는 게이트 절연층(30)이 형성되어 있으며, 이 게이트 절연층(30)은 게이트 패드(22)의 하층인 크롬막(221)을 노출시키는 접촉 구멍(72)을 가지고 있다. 게이트 전극(21) 상부의 게이트 절연층(30) 위에는 수소화된 비정질 규소(a-Si:H)층(40) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 규소층(51, 52)이 게이트 전극(21)을 중심으로 양쪽에 형성되어 있다.
게이트 절연층(30) 위에는 또한 세로로 데이터선(60)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(63)가 형성되어 외부로부터의 화상 신호를 전달한다. 데이터선(60)의 분지인 소스 전극(61)이 한 쪽 도핑된 비정질 규소층(51) 위에 형성되어 있으며, 소스 전극(61)의 맞은 편에 위치한 도핑된 비정질 규소층(52) 위에는 드레인 전극(62)이 형성되어 있다. 데이터선(60), 소스 및 드레인 전극(61, 62), 데이터 패드(63)를 포함하는 데이터 배선은 몰리브덴-텅스텐 합금막으로 이루어져 있다.
데이터 배선(60, 61, 62, 63) 및 이 데이터 배선으로 가려지지 않은 게이트 절연막(30) 보호막(70)이 형성되어 있으며, 이 보호막(70)에는 게이트 패드(22)의 하층 크롬막(221), 드레인 전극(62), 데이터 패드(63)를 노출시키는 접촉 구멍(72, 71, 73)이 각각 형성되어 있으며, 비정질 규소층(40)을 노출시키는 개구부(74)를 가지고 있다.
마지막으로, 보호막(70) 위에는 접촉 구멍(71)을 통하여 드레인 전극(62)과 연결되어 있으며 ITO로 만들어진 화소 전극(80)이 형성되어 있으며, 노출된 게이트 패드(22)의 하층 크롬막(221)과 접속되어 외부로부터의 신호를 게이트선(20)에 전달하는 게이트 패드용 ITO 전극(81), 데이터 패드(63)와 접속되어 외부로부터의 신호를 데이터선(60)에 전달하는 데이터 패드용 ITO 전극(82)이 형성되어 있다.
이제, 도 1 내지 도 4에 나타난 바와 같은 박막 트랜지스터 기판을 제조하는 방법을 설명한다. 도 5a 내지 도 9c는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이다. 도면 번호에서 첨자 a, b, c는 각각 박막 트랜지스터 부분과 게이트 패드 및 데이터 패드 부분을 나타낸다.
먼저, 도 5a 내지 도 5c에 도시한 바와 같이, 투명한 절연 기판(10) 위에 크롬과 알루미늄-네오디뮴 합금(Al-Nd)을 차례로 적층하고 마스크를 이용하여 사진 식각하여 게이트선(도시하지 않음), 게이트 전극(21) 및 게이트 패드(22)를 포함하는 이중막으로 이루어진 게이트 배선을 형성한다.
게이트 배선은 몰리브덴, 몰리브덴-텅스텐 합금 등으로 형성할 수도 있으며, 알루미늄 또는 알루미늄 합금 중 하나의 물질과 몰리브덴 또는 몰리브덴-텅스텐 합금 중 하나의 물질로 이루어진 이중막 또는 크롬과 알루미늄의 이중막으로 형성할 수도 있다.
도 6a에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연층(30), 수소화된 비정질 규소층(40) 및 n형의 불순물로 고농도로 도핑된 수소화된 비정질 규소층(50)을 차례로 적층한 후, 도핑된 비정질 규소층(50) 및 비정질 규소층(40)을 마스크를 이용하여 사진 식각한다. 이 때 게이트 절연층(30)은 전면에 걸쳐 형성되므로 도 6b 및 도 6c에 나타난 바와 같이, 게이트 패드부와 데이터 패드부도 게이트 절연층(30)으로 덮이게 된다.
도 7a 내지 도 7c에 도시한 바와 같이, 도핑된 비정질 규소층(50) 위에 크롬 등의 금속막을 적층한 후, 마스크를 이용하여 크롬막을 식각하여 데이터선(도시하지 않음), 소스 전극(61) 및 드레인 전극(62), 데이터 패드(63)를 포함하는 데이터 배선을 형성한다.
데이터 배선은 크롬, 탄탈륨 등 여러 가지 다양한 도전 물질로 이루어질 수 있으며, 크롬과 몰리브덴 또는 몰리브덴 합금 중 하나를 조합한 이중막으로 형성할 수도 있다.
이어 도 8a 내지 도 8c에서 보는 바와 같이, 보호막(70)을 적층한 후, 마스크를 이용하여 보호막(70)을 식각하여 소스/드레인 전극(61, 62) 사이의 도핑된 비정질 규소층(50)을 노출시키는 개구부(74)를 형성한다. 이때, 도 8b 및 도 8c에서 보는 바와 같이, 게이트 패드(22) 및 데이터 패드(63)는 노출시키지 않는다.
다음, 노출된 도핑된 비정질 규소층(50)을 식각하여 게이트 전극(21)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 규소층(51, 52) 사이의 비정질 규소층(40)을 노출시킨다.
이때, 식각시 사용되는 기체 또는 액체는 Cl을 포함한다.
여기서, 도핑된 비정질 규소층(51, 52)을 형성할 때, 보호막(70)이 상부에 존재하므로 데이터 배선(60, 61, 62, 63)의 크롬막 상부에는 염화물층이 형성되지 않는다.
다음으로, 도 9a 내지 도 9c에 도시한 바와 같이, 마스크를 이용하여 보호막(70)을 절연막(30)과 함께 사진 식각하여, 드레인 전극(620)을 노출시키는 접촉 구멍(71)을 형성하고, 게이트 패드(22)와 데이터 패드(63)도 역시 접촉 구멍(72, 73)을 통하여 노출시킨다. 이 때, 게이트 패드(22)의 상층 알루미늄-네오디뮴 합금막(222)은 패드용 물질로서 적당하지 않으므로 함께 제거하고, 하층의 크롬막(221)을 노출시킨다.
마지막으로, 도 2 내지 도 4에 도시한 바와 같이, ITO를 적층하고 마스크를 이용하여 건식 식각하여, 접촉 구멍(71)을 통하여 드레인 전극(62)과 접속되는 화소 전극(80)을 형성하고, 게이트 패드(221) 및 데이터 패드(63)와 각각 접속되는 게이트 패드용 ITO 전극(81) 및 데이터 패드용 ITO 전극(82)을 형성한다.
이때, 게이트 패드(221) 및 데이터 패드(63)의 크롬막 표면에는 접촉 저항을 증가시키는 염화물층이 없기 때문에 게이트 및 데이터 패드(221, 63)와 게이트 및 데이터 패드용 ITO 전극(81, 82)의 접촉 저항을 최소로 할 수 있다.
만약, 게이트 패드(22)의 상층으로 몰리브덴 합금막을 사용하면 게이트 패드의 상층을 제거할 필요는 없다.
이때, 반도체층(40)이 보호막(70)의 개구부(74)를 통하여 노출되는 것을 방지하기 위하여 보호막을 한 번 더 적층한 다음, 접촉 구멍(71, 72, 73)을 노출시킬 수 있다.
이와 같이, 보호막에 개구부를 형성하고 보호막을 마스크로 하여 도핑된 비정질 규소층을 식각하면, 데이터 패드의 상부에 염화물층이 형성되는 것을 방지할 수 있어 ITO막과 패드부의 접촉 저항을 최소화하여 액정 표시 장치의 특성을 향상시킬 수 있다.
Claims (9)
- 기판 위에 게이트 전극을 형성하는 단계,상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,상기 도핑된 비정질 규소층 위에 상기 비정질 규소층을 중심으로 양쪽으로 소스 전극과 드레인 전극을 형성하는 단계,상기 소스 및 드레인 전극 및 상기 도핑된 비정질 규소층을 덮는 제1 보호막을 적층하는 단계,상기 제1 보호막을 식각하여 상기 소스 및 드레인 전극 사이의 상기 도핑된 비정질 규소층을 노출시키는 단계,노출된 상기 도핑된 비정질 규소층을 식각하여 상기 비정질 규소층을 노출시키는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제1항에서,상기 도핑된 비정질 규소층을 식각하는 기체 또는 액체는 Cl을 함유하는 박막 트랜지스터의 제조 방법.
- 제2항에서,상기 소스 및 드레인 전극은 크롬으로 형성하는 박막 트랜지스터의 제조 방법.
- 제3항에서,상기 비정질 규소층을 노출시키는 단계 이후 제2 보호막을 적층하는 단계를 더 포함하는 박막 트랜지스터의 제조 방법.
- 기판 위에 게이트선 및 상기 게이트선의 분지인 게이트 전극으로 이루어진 게이트 배선을 형성하는 단계,상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,상기 도핑된 비정질 규소층 및 상기 게이트 절연막 상부에 상기 게이트선과 교차하는 데이터선, 상기 데이터선의 분지이며 상기 도핑된 비정질 규소층과 연결되어 있는 소스 전극 및 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극으로 이루어진 데이터 배선을 형성하는 단계,제1 보호막을 적층하는 단계,상기 제1 보호막을 패터닝하여 상기 소스 및 드레인 전극 사이의 상기 도핑된 비정질 규소층을 노출시키는 단계,노출된 상기 도핑된 비정질 규소층을 식각하여 상기 비정질 규소층을 노출시키는 단계,상기 제1 보호막을 식각하여 상기 드레인 전극을 노출시키는 단계,상기 제1 보호막의 상부에 투명한 도전 물질을 적층하고 패터닝하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제5항에서,상기 게이트 배선 및 상기 데이터 배선은 상기 게이트선 및 상기 데이터선과 각각 연결되어 있는 게이트 패드 및 데이터 패드를 더 포함하며,상기 드레인 전극을 노출시키는 단계에서 상기 게이트 절연막과 함께 상기 제1 보호막을 식각하여 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제6항에서,상기 데이터 배선은 크롬으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제7항에서,상기 데이터 배선은 크롬으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제5항에서,상기 게이트 배선 및 상기 데이터 배선은 상기 게이트선 및 상기 데이터선과 각각 연결되어 있는 게이트 패드 및 데이터 패드를 더 포함하며,상기 드레인 전극을 노출시키는 단계 이전에 상기 제1 보호막의 상부에 제2 보호막을 적층하는 단계와 상기 게이트 절연막과 함께 상기 제1 및 제2 보호막을 식각하여 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0042703A KR100502813B1 (ko) | 1998-10-13 | 1998-10-13 | 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0042703A KR100502813B1 (ko) | 1998-10-13 | 1998-10-13 | 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000025563A true KR20000025563A (ko) | 2000-05-06 |
| KR100502813B1 KR100502813B1 (ko) | 2005-12-01 |
Family
ID=19553818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0042703A KR100502813B1 (ko) | 1998-10-13 | 1998-10-13 | 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100502813B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466465B1 (ko) * | 2002-04-10 | 2005-01-15 | 장 진 | 구멍과 홈 있는 활성층 패턴을 이용한 박막 트랜지스터구조 |
| KR100705616B1 (ko) * | 2000-12-30 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0161466B1 (ko) * | 1995-11-29 | 1999-01-15 | 김광호 | 액정표시장치의 제조방법 |
| KR100212288B1 (ko) * | 1995-12-29 | 1999-08-02 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100225099B1 (ko) * | 1996-10-10 | 1999-10-15 | 구자홍 | 액정표시장치 및 그 제조 방법 |
| KR19980065169A (ko) * | 1997-01-03 | 1998-10-15 | 장진 | 질화막/비정질 실리콘/질화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 제조 방법 |
-
1998
- 1998-10-13 KR KR10-1998-0042703A patent/KR100502813B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100705616B1 (ko) * | 2000-12-30 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
| KR100466465B1 (ko) * | 2002-04-10 | 2005-01-15 | 장 진 | 구멍과 홈 있는 활성층 패턴을 이용한 박막 트랜지스터구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100502813B1 (ko) | 2005-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650379B2 (en) | Thin film transistor array panel | |
| US8294839B2 (en) | Thin film transistor array panel for liquid crystal display and method of manufacturing the same | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US6140158A (en) | Method of manufacturing thin film transistor-liquid crystal display | |
| US7666697B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| KR101160829B1 (ko) | 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법 | |
| KR970048855A (ko) | 액정표시장치의 제조방법 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| JP2006516162A (ja) | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 | |
| KR20020074701A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100316072B1 (ko) | 액정 표시 장치 제조 방법 및 그 구조 | |
| JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
| KR20020080559A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100303440B1 (ko) | 평면구동방식의액정표시장치 | |
| KR100502813B1 (ko) | 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법 | |
| KR20000039652A (ko) | 반사형 액정 표시장치 및 그 제조방법 | |
| KR100188091B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100338009B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 | |
| KR20000047142A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010019666A (ko) | 박막트랜지스터 액정표시장치 | |
| KR20030042081A (ko) | 박막 트랜지스터 기판 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100483526B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR100843959B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120615 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |