KR20060080390A - 박막 트랜지스터 기판 및 그 제조방법 - Google Patents

박막 트랜지스터 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20060080390A
KR20060080390A KR1020050000768A KR20050000768A KR20060080390A KR 20060080390 A KR20060080390 A KR 20060080390A KR 1020050000768 A KR1020050000768 A KR 1020050000768A KR 20050000768 A KR20050000768 A KR 20050000768A KR 20060080390 A KR20060080390 A KR 20060080390A
Authority
KR
South Korea
Prior art keywords
gate
layer
electrode
data
stopper
Prior art date
Application number
KR1020050000768A
Other languages
English (en)
Inventor
김병준
양성훈
오민석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000768A priority Critical patent/KR20060080390A/ko
Publication of KR20060080390A publication Critical patent/KR20060080390A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 표시장치용 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로서, 절연기판과; 상기 절연기판 위에 형성된 게이트 라인 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과; 상기 게이트 배선을 덮는 게이트 절연막과; 상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 적어도 일부가 중첩된 반도체층과; 상기 반도체층 위에 형성되며 상기 게이트 전극을 중심으로 분리되어 있는 저항성 접촉층과; 상기 게이트 전극을 중심으로 분리되어 상기 저항성 접촉층과 적어도 일부가 중첩된 소스 전극 및 드레인 전극, 상기 소스 전극에 연결된 데이터 라인을 포함한 데이터 배선과; 상기 데이터 배선 위에 형성되며, 상기 드레인 전극의 일부를 드러내는 개구홀을 갖는 스토퍼막과; 상기 스토퍼막을 덮으며, 상기 개구홀을 통해 상기 드레인 전극의 일부를 드러내는 접촉구멍을 갖는 보호막을 포함하는 것을 특징으로 한다. 이에 의하여, 데이터 배선을 덮는 보호막에 접촉구멍을 형성하는 과정에서 데이터 배선의 일부가 소모되는 것을 방지하여 접촉구멍을 통해 데이터 배선과 접촉되는 도전체의 접촉 불량이 발생하는 것을 억제할 수 있는 표시장치용 박막 트랜지스터 기판을 제공할 수 있게 된다.

Description

박막 트랜지스터 기판 및 그 제조방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF MANUFACTURING FOR THE SAME}
도 1은 본 발명의 일실시예에 따른 표시장치용 박막 트랜지스터 기판의 요부 단면도,
도 2 내지 도 7은 도 1의 박막 트랜지스터 기판을 제조하는 각 단계를 순서대로 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 절연기판 22 : 게이트 라인
24 : 게이트 패드 26 : 게이트 전극
30 : 게이트 절연막 40 : 반도체층
50 : 저항성 접촉층
65 : 소스 전극 66 : 드레인 전극
68 : 데이터 패드 70 : 보호막
82 : 화소 전극
본 발명은, 표시장치용 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는, 데이터 배선을 덮는 보호막에 접촉구멍을 형성하는 과정에서 데이터 배선의 소모를 방지할 수 있도록 개선된 표시장치용 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.
일반적으로 박막 트랜지스터 기판(Thin Film Transistor; TFT)은 액정 표시 장치(LCD; Liquid Crystal Display)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 이러한 박막 트랜지스터 기판에는 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있다. 그리고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다. 여기서, 게이트 절연막 및 보호막은 통상 질화규소를 재질로 만들어진다.
박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널영역을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통해 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭(Switching) 소자이다.
보호막은 게이트 라인 및 데이터 라인의 단부에 각각 형성되어 외부 신호를 전달받기 위한 게이트 패드 및 데이터 패드와, 드레인 전극의 일부를 노출시키기 위한 접촉구멍을 갖는다.
그러나, 데이터 배선인 데이터 패드 및 드레인 전극 위에는 보호막만 형성되어있는 반면, 게이트 배선인 게이트 패드 위에는 보호막 말고도 게이트 절연막이 더 형성되어 있다. 이에, 일괄적으로 보호막 및 게이트 절연막을 식각하여 게이트 패드, 데이터 패드 및 드레인 전극을 드러내는 접촉구멍을 형성하기 위해서는 게이트 패드 위에 형성된 게이트 절연막 및 보호막이 이루는 질화규소층의 두께를 기준으로 식각을 진행하게 된다. 그러므로, 데이터 배선인 데이터 패드 및 드레인 전극 상의 보호막이 모두 제거된 후에도 식각은 계속 진행되며, 데이터 패드 및 드레인 전극의 드러난 부분이 식각가스와 접촉하게 된다. 이때, 식각가스 중 염산과 데이터 패드 및 드레인 전극을 이루는 몰리브덴 금속막이 반응하여 소모될 수 있다. 따라서, 이후에 진행되는 ITO 또는 IZO 등과 같은 투명도전물질을 적층하여 형성되는 도전체가 접촉구멍을 통해 게이트 패드, 데이터 패드 및 드레인 전극과 전기적으로 연결되는 과정에서 데이터 패드 및 드레인 전극과 도전체가 접촉되지 않는 불량이 발생될 수 있는 문제점이 있다.
따라서, 본 발명의 목적은, 데이터 배선을 덮는 보호막에 접촉구멍을 형성하는 과정에서 데이터 배선의 일부가 소모되는 것을 방지하여 접촉구멍을 통해 데이터 배선과 접촉되는 도전체의 접촉 불량이 발생하는 것을 억제할 수 있는 표시장치용 박막 트랜지스터 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 표시장치용 박막 트랜지스터 기판의 제 조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 표시장치용 박막 트랜지스터 기판에 있어서, 절연기판과; 상기 절연기판 위에 형성된 게이트 라인 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과; 상기 게이트 배선을 덮는 게이트 절연막과; 상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 적어도 일부가 중첩된 반도체층과; 상기 반도체층 위에 형성되며 상기 게이트 전극을 중심으로 분리되어 있는 저항성 접촉층과; 상기 게이트 전극을 중심으로 분리되어 상기 저항성 접촉층과 적어도 일부가 중첩된 소스 전극 및 드레인 전극, 상기 소스 전극에 연결된 데이터 라인을 포함한 데이터 배선과; 상기 데이터 배선 위에 형성되며, 상기 드레인 전극의 일부를 드러내는 개구홀을 갖는 스토퍼막과; 상기 스토퍼막을 덮으며, 상기 개구홀을 통해 상기 드레인 전극의 일부를 드러내는 접촉구멍을 갖는 보호막을 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판에 의해 달성된다.
여기서, 상기 데이터 배선은 상기 데이터 라인의 단부에 형성된 데이터 패드를 더 포함하며, 상기 스토퍼막은 상기 데이터 패드의 일부를 드러내는 개구홀을 더 가지고, 상기 보호막은 상기 데이터 패드의 일부를 드러내는 접촉구멍을 더 갖는 것이 바람직하다.
그리고, 상이 게이트 배선은 상기 게이트 라인의 단부에 형성된 게이트 패드를 더 포함하며, 상기 게이트 절연막 및 상기 보호막은 상기 게이트 패드의 일부를 드러내는 접촉구멍을 더 갖는 것이 바람직하다.
또한, 상기 스토퍼막과 상기 보호막은 각각 선택적으로 식각될 수 있도록 서로 다른 재질로 만들어진 것이 바람직하다.
여기서, 상기 스토퍼막은 산화 규소를 포함한 재질로 만들어진 것이 바람직하다.
그리고, 상기 게이트 절연막 및 상기 보호막은 질화규소를 포함한 재질로 만들어진 것이 바람직하다.
이에, 데이터 배선을 덮는 보호막에 접촉구멍을 형성하는 과정에서 데이터 배선의 일부가 소모되는 것을 방지하여 접촉구멍을 통해 데이터 배선과 접촉되는 도전체의 접촉 불량이 발생하는 것을 억제할 수 있게 된다.
또한, 상기반 본 발명의 다른 목적은, 표시장치용 박막 트랜지스터 기판을 제조하는 방법에 있어서, 절연기판 상에 게이트 라인, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 패드의 일부를 드러내며, 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 상기 게이트 전극과 적어도 일부가 중첩된 반도체층을 형성하는 단계와; 상기 반도체층 위에 상기 게이트 전극을 중심으로 분리되어 있는 저항성 접촉층을 형성하는 단계와; 상기 게이트 전극을 중심으로 분리되어 상기 저항성 접촉층 위에 적어도 일부가 중첩되도록 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극에 연결된 데이터 라인을 포함한 데이터 배선을 형성하는 단계와; 상기 데이터 배선 위에 형성되며, 상기 드레인 전극 및 상기 데이터 패드의 일부를 드러내는 개구홀을 갖는 스토퍼막을 형성하는 단계와; 상기 스토퍼막을 덮으며, 상기 드레인 전극, 상기 데이터 패드 및 상기 게이트 패드의 일부를 드러내는 접촉구멍을 갖는 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법에 의해 달성된다.
여기서, 상기 스토퍼막 및 상기 보호막은 각각 선택적으로 식각될 수 있도록 서로 다른 재질로 만들어진 것이 바람직하다.
그리고, 상기 스토퍼막은 산화규소를 재질로 하여 만들어진 것이 바람직하다.
여기서, 상기 스토퍼막의 개구홀은 불화수소 및 불화암모늄을 포함한 식각액을 사용한 식각을 통해 형성되는 것이 바람직하다.
또한, 상기 게이트 절연막 및 상기 보호막은 질화규소를 재질로 하여 만들어진 것이 바람직하다.
그리고, 상기 스토퍼막을 식각하는 식각액은 상기 게이트 배선 및 상기 데이터 배선과 실질적으로 반응하지 않는 것이 바람직하다.
이러한 표시장치용 박막 트랜지스터 기판의 제조방법에 의해, 데이터 배선을 덮는 보호막에 접촉구멍을 형성하는 과정에서 데이터 배선의 일부가 소모되는 것을 방지하여 접촉구멍을 통해 데이터 배선과 도전체가 접촉할 때 불량이 발생하는 것을 억제할 수 있게 된다.
이하에서 본 발명의 일실시예에 따른 표시장치용 박막 트랜지스터 기판을 첨부도면을 참조하여 설명하면 다음과 같다. 첨부도면에서는, 실시예로 5매 마스크 공정으로 형성된 비정질 실리콘(a-Si) 박막 트랜지스터(TFT)가 개략적으로 도시되 어 있다.
본 발명의 일실시예에 따른 표시장치용 박막 트랜지스터 기판은, 도 1에서 도시된 바와 같이, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 절연기판(10) 상에 다수의 게이트 라인(22)이 형성되며, 게이트 라인(22)은 일부가 분기되어 게이트 전극(26)을 이루고, 게이트 라인(22)의 일단에는 게이트 패드(24)가 형성된다. 이러한 게이트 라인(22), 게이트 전극(26) 및 게이트 패드(24) 등을 모두 포함하여 게이트 배선이라 한다.
이러한 게이트 배선은 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위해 다중층으로 형성될 수 있다. 일예로, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 크롬, 몰리브덴, 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 상부층으로 사용하는 이중층으로 형성하는 것이다. 이는 하부층으로 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 크롬, 몰리브덴, 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 사용하는 것이다. 근래에는 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등이 배선재료로 각광받고 있다. 본 발명에 따른 실시예에서 게이트 배선은 이중층으로 형성되어 있다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26)을 덮는다.
그리고, 게이트 전극(26)이 위치한 게이트 절연막(30) 상에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(42)과 n형 불순물이 고농도 도핑된 n+ 수소화 비정질 실리콘으로 이루어진 저항성 접촉층(55, 56)이 순차적으로 형성된다. 여기서, 저항성 접촉층(55, 56)은 게이트 전극(26)을 중심으로 양쪽으로 분리되어 있다.
저항성 접촉층(55, 56) 위에는 데이터 배선(65, 66, 68)이 형성된다. 또한, 이러한 데이터 배선은, 게이트 배선(22, 24, 26)과 마찬가지로, 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위해 다중층으로 형성될 수 있다. 본 발명에 따른 실시예에서는, 데이터 배선은 몰리브덴(Mo), 알루미늄(Al), 몰리브덴(Mo)의 3중층으로 형성된다.
데이터 배선은 게이트 라인(22)과 교차되는 데이터 라인(미도시), 데이터 라인에서 분기된 박막 트랜지스터의 소스 전극(65) 및 데이터선(62)의 단부에 연결되어 있으며 외부로부터의 화상신호를 인가받아 데이터 라인에 전달하는 데이터 패드(68)와, 소스 전극(65)과 분리되어 게이트 전극(26) 또는 박막 트랜지스터의 채널영역(E)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다.
여기서, 저항성 접촉층(55, 56)은 그 하부의 반도체층(40)과 그 상부의 소스 전극(65) 및 드레인 전극(66)의 접촉 저항을 낮추어 주는 역할을 하게 된다.
데이터 배선 위에는 드레인 전극(66) 및 데이터 패드(68)의 일부를 드러내는 개구홀(96, 98)을 갖는 스토퍼막(90)이 형성된다. 여기서, 스토퍼막(90)은 산화규 소(SiOx)를 포함한 재질로 형성된다.
스토퍼막(90) 위에는 보호막(70)이 형성된다. 보호막(70)은 스토퍼막(90)의 개구홀(91)과 함께 드레인 전극(66) 및 데이트 패드(68)의 일부를 드러내는 접촉구멍을(76, 78)과 게이트 절연막(30)과 함께 게이트 패드(24)의 일부를 드러내는 접촉 구멍(74)을 가진다.
여기서, 보호막(70)과 스토퍼막(90)은 각각 선택적으로 식각될 수 있는 재질로 만들어지는 것이 바람직하다. 즉, 스토퍼막(90)이 산화규소(SiOx)를 포함한 재질로 만들어지면, 보호막(70)은 질화규소(SiNx)를 포함한 재질로 만들어지는 것이 바람직하다.
이에, 스토퍼막(90)은 보호막(78)에 접촉구멍(74, 76, 78)을 형성하는 과정에서 드레인 전극(66)과 데이터 패드(68)가 드러난 뒤에도 게이트 패드(24)를 드러내기 위해 식각이 계속 진행됨으로써, 드레인 전극(66)과 데이터 패드(68)의 몰리브덴 금속막(663, 683)이 식각 가스와 반응하여 소모되는 것을 방지하게 된다. 즉, 데이터 배선과 반응할 수 있는 염산(HCl)을 포함한 식각 가스로 보호막(70)에 접촉구멍(74, 76, 78)이 형성되는 동안 스토퍼막(90)이 식각가스와 데이터 배선의 접촉을 막아주고, 이후에 별도로 스토퍼막(90)에 개구홀(96, 98)을 형성하게 된다. 스토퍼막(90)에 개구홀(96, 98)을 형성할 때에는 데이터 배선 및 게이트 배선과 반응하지 않는 식각액을 사용하여 형성하는 것이 바람직하다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 공통 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성된다. 화소 전극(82)은 ITO 또 는 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉구멍(76) 및 개구홀(96)을 통해 드레인 전극(66)과 물리적ㅇ 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트 라인(22) 및 데이터 라인(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 접촉 보조 부재(86, 88)가 형성된다. 이 접촉 보조 부재(86, 88)는 끝 부분(24, 68)과 외부 회로 장치와의 접착성을 보완하고 게이트 패드(24) 및 데이터 패드(68)를 보호하는 역할을 하게 된다.
본 발명의 일실시예에 따라, 도 1의 구조를 가지는 표시장치용 박막 트랜지스터 기판을 제조하는 방법을 상세히 설명하면 다음과 같다.
먼저, 도 2에서 도시된 바와 같이, 유리 또는 세라믹 등과 같은 절연물질로 이루어진 절연기판(10) 상에 알루미늄(Al), 크롬(Cr) 또는 몰리브덴 텅스텐(MoW) 등의 금속으로 게이트 금속층을 증착한 후, 패터닝하여 게이트 라인(22), 게이트 라인(22)으로부터 분기되는 게이트 전극(26) 및 게이트 라인(22)의 단부에 형성된 게이트 패드(24)를 형성한다. 이어서, 게이트 전극(26)을 포함하는 절연기판(10)의 전면에 실리콘 질화물을 플라즈마 화학 기상 증착(PECVD) 방법으로 증착하여 게이트 절연막(30)을 형성한 후, 게이트 절연막(30) 상에 비정질 실리콘막 및 도핑된 비정질 실리콘막을 플라즈마 화학 기상 증착 방법으로 순차적으로 증착한 후, 상기한 막들을 패터닝하여 게이트 전극(26) 윗부분의 게이트 절연막(130) 상에 반도체층(40) 및 저항성 접촉층(55, 56)을 형성한다.
다음, 도 3에서 도시된 바와 같이, 상기 결과물의 전면에 몰리브덴(Mo) 금속막, 알루미늄(Al) 금속막, 몰리브덴(Mo) 금속막의 3중층(601, 602, 603)을 증착한 후, 그 위에 다시 산화규소로 이루어진 스토퍼막(90)을 형성한다.
다음, 도 4에서 도시된 바와 같이, 감광막 패턴(900)을 이용한 식각공정으로 스토퍼막(90)을 형성하고, 이어 데이터 배선(65, 66, 68)을 형성한다.
다음, 도 5에서 도시된 바와 같이, 스토퍼막(90)과 데이터 배선 즉, 소스 전극(65) 및 드레인 전극(66)을 마스크로 하여 게이트 전극(26) 상의 저항성 접촉층(57), 즉 박막 트랜지스터의 채널영역의 저항성 접촉층(57)을 식각하여 분리(55, 56)한다.
다음, 도 6에서 도시된 바와 같이, 스토퍼막(90) 위에는 질화규소로 이루어진 보호막(70)을 도포하고, 드레인 전극(66) 및 데이터 패드(68)의 적어도 일부를 드러내기 위한 접촉구멍(76, 78)과 게이트 절연막(30)과 함께 게이트 패드(24)의 일부를 드러내는 접촉구멍(74)을 형성한다.
여기서, 보호막(70)은 염산을 포함한 식각가스로 식각하여 접촉구멍(74, 76, 78)을 형성하게 된다. 이때 드레인 전극(66)과 데이터 패드(68) 상의 보호막(70)이 식각되어 제거된 후에도 보다 두꺼운 두께를 갖는 게이트 패드(24) 상의 보호막(70) 및 게이트 절연막(30)을 식각하여 제거하기 위해서 식각이 계속 진행되므로 스토퍼막(90)은 이때 식각가스에 포함된 염산이 드레인 전극(66) 및 데이터 패드(68)의 표면의 몰리브덴 금속막(663, 683)과 반응하여 드레인 전극(66) 및 데이터 패드(68)가 소모되는 것을 방지하게 된다.
다음, 도 7에서 도시된 바와 같이, 불화수소(HF) 및 불화암모늄(NH4F)을 포함한 식각액으로 스토퍼막(90)을 식각하여 드레인 전극(66) 및 데이터 패드(68)를 드러내는 개구홀(96, 98)을 형성한다. 이때, 스토퍼막(90)을 식각하기 위한 식각액은 게이트 배선 및 데이터 배선 표면의 금속막과 실질적으로 반응하지 않는 것이 바람직하다.
마지막으로, 앞서 도 1에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여, 드레인 전극(66)과 연결된 화소 전극(82)을 형성한다. 여기서, 게이트 패드(24) 및 데이터 패드(68)와 연결된 접촉 보조 부재(84, 88)도 함께 형성한다.
한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍을 통해 드러난 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 구성에 의하여, 본 발명의 일실시예에 따른 표시장치용 박막 트랜지스터 기판 및 그 제조방법에 따른 작용 및 효과를 살펴보면, 데이터 배선을 덮는 보호막에 드레인 전극, 게이트 패드 및 데이터 패드를 드러내기 위한 접촉구멍을 형성하는 과정에서 드레인 전극 및 데이터 패드의 표면이 소모되어 접촉구멍을 통해 접촉되는 도전체와의 접촉 불량이 발생하는 것을 억제할 수 있게 된다.
또한, 본 발명은 전술한 실시예에 한정되지 않으며, 접촉구멍을 형성하여 배선과 도전체를 서로 연결하는 것이면 어떠한 종류의 박막 트랜지스터 기판에도 모 두 적용될 수 있음은 물론이다.
이상 설명한 바와 같이, 본 발명에 따르면, 데이터 배선을 덮는 보호막에 접촉구멍을 형성하는 과정에서 데이터 배선의 일부가 소모되는 것을 방지하여 접촉구멍을 통해 데이터 배선과 접촉되는 도전체의 접촉 불량이 발생하는 것을 억제할 수 있게 된다.

Claims (12)

  1. 표시장치용 박막 트랜지스터 기판에 있어서,
    절연기판과;
    상기 절연기판 위에 형성된 게이트 라인 및 이와 연결된 게이트 전극을 포함하는 게이트 배선과;
    상기 게이트 배선을 덮는 게이트 절연막과;
    상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 적어도 일부가 중첩된 반도체층과;
    상기 반도체층 위에 형성되며 상기 게이트 전극을 중심으로 분리되어 있는 저항성 접촉층과;
    상기 게이트 전극을 중심으로 분리되어 상기 저항성 접촉층과 적어도 일부가 중첩된 소스 전극 및 드레인 전극, 상기 소스 전극에 연결된 데이터 라인을 포함한 데이터 배선과;
    상기 데이터 배선 위에 형성되며, 상기 드레인 전극의 일부를 드러내는 개구홀을 갖는 스토퍼막과;
    상기 스토퍼막을 덮으며, 상기 개구홀을 통해 상기 드레인 전극의 일부를 드러내는 접촉구멍을 갖는 보호막을 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 데이터 배선은 상기 데이터 라인의 단부에 형성된 데이터 패드를 더 포함하며, 상기 스토퍼막은 상기 데이터 패드의 일부를 드러내는 개구홀을 더 가지고, 상기 보호막은 상기 데이터 패드의 일부를 드러내는 접촉구멍을 더 갖는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판.
  3. 제1항에 있어서,
    상이 게이트 배선은 상기 게이트 라인의 단부에 형성된 게이트 패드를 더 포함하며, 상기 게이트 절연막 및 상기 보호막은 상기 게이트 패드의 일부를 드러내는 접촉구멍을 더 갖는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판.
  4. 제1항에 있어서,
    상기 스토퍼막과 상기 보호막은 각각 선택적으로 식각될 수 있도록 서로 다른 재질로 만들어진 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판.
  5. 제1항에 있어서,
    상기 스토퍼막은 산화규소를 포함한 재질로 만들어진 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판.
  6. 제1항에 있어서,
    상기 게이트 절연막 및 상기 보호막은 질화규소를 포함한 재질로 만들어진 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판.
  7. 표시장치용 박막 트랜지스터 기판을 제조하는 방법에 있어서,
    절연기판 상에 게이트 라인, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 패드의 일부를 드러내며, 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위에 상기 게이트 전극과 적어도 일부가 중첩된 반도체층을 형성하는 단계와;
    상기 반도체층 위에 상기 게이트 전극을 중심으로 분리되어 있는 저항성 접촉층을 형성하는 단계와;
    상기 게이트 전극을 중심으로 분리되어 상기 저항성 접촉층 위에 적어도 일부가 중첩되도록 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극에 연결된 데이터 라인을 포함한 데이터 배선을 형성하는 단계와;
    상기 데이터 배선 위에 형성되며, 상기 드레인 전극 및 상기 데이터 패드의 일부를 드러내는 개구홀을 갖는 스토퍼막을 형성하는 단계와;
    상기 스토퍼막을 덮으며, 상기 드레인 전극, 상기 데이터 패드 및 상기 게이트 패드의 일부를 드러내는 접촉구멍을 갖는 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  8. 제7항에 있어서,
    상기 스토퍼막 및 상기 보호막은 각각 선택적으로 식각될 수 있도록 서로 다른 재질로 만들어진 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  9. 제7항에 있어서,
    상기 스토퍼막은 산화규소를 재질로 하여 만들어진 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  10. 제9항에 있어서,
    상기 스토퍼막의 개구홀은 불화수소 및 불화암모늄을 포함한 식각액을 사용한 식각을 통해 형성되는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  11. 제7항에 있어서,
    상기 게이트 절연막 및 상기 보호막은 질화규소를 재질로 하여 만들어진 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  12. 제7항에 있어서,
    상기 스토퍼막을 식각하는 식각액은 상기 게이트 배선 및 상기 데이터 배선과 실질적으로 반응하지 않는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
KR1020050000768A 2005-01-05 2005-01-05 박막 트랜지스터 기판 및 그 제조방법 KR20060080390A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050000768A KR20060080390A (ko) 2005-01-05 2005-01-05 박막 트랜지스터 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000768A KR20060080390A (ko) 2005-01-05 2005-01-05 박막 트랜지스터 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060080390A true KR20060080390A (ko) 2006-07-10

Family

ID=37171743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000768A KR20060080390A (ko) 2005-01-05 2005-01-05 박막 트랜지스터 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060080390A (ko)

Similar Documents

Publication Publication Date Title
US7396695B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US7728331B2 (en) Thin film transistor panel and manufacturing method thereof
US7675065B2 (en) Thin film transistor panel and manufacturing method thereof
KR101434452B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
US9632382B2 (en) Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
KR101648806B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7662676B2 (en) Signal line for display device and thin film transistor array panel including the signal line
KR20040043864A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR20060081470A (ko) 박막트랜지스터 기판과 그 제조방법
KR20060090352A (ko) 박막트랜지스터 기판과 그 제조방법
KR20000027714A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060080390A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20020017440A (ko) 액정표시장치 제조방법
KR20060102172A (ko) 박막 트랜지스터 표시판
KR20030042081A (ko) 박막 트랜지스터 기판
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20070081146A (ko) 표시장치용 기판의 제조방법
KR20060017330A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20040071898A (ko) 박막 트랜지스터 표시판
KR20030054279A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination