KR19980015324A - 다결정 실리콘의 제조 방법 - Google Patents

다결정 실리콘의 제조 방법 Download PDF

Info

Publication number
KR19980015324A
KR19980015324A KR1019960034609A KR19960034609A KR19980015324A KR 19980015324 A KR19980015324 A KR 19980015324A KR 1019960034609 A KR1019960034609 A KR 1019960034609A KR 19960034609 A KR19960034609 A KR 19960034609A KR 19980015324 A KR19980015324 A KR 19980015324A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
silicon
substrate
amorphous
manufacturing
Prior art date
Application number
KR1019960034609A
Other languages
English (en)
Other versions
KR100233146B1 (ko
Inventor
최준후
김치우
이시우
박영배
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960034609A priority Critical patent/KR100233146B1/ko
Publication of KR19980015324A publication Critical patent/KR19980015324A/ko
Application granted granted Critical
Publication of KR100233146B1 publication Critical patent/KR100233146B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 다결정 실리콘막의 제조 공정시 다결정 실리콘을 증착하기에 앞서 수소 플라스마 공정을 실시하는 제조 방법에 관한 것이다. 기판에 다결정 실리콘을 직접 증착하기 전에 반응기 내에서 수소 플라스마 전처리 공정을 수행하여 비정질 기판과 다결정 실리콘 계면에 생성되는 비정질 실리콘 전이층을 제거함과 동시에 수소 플라스마 세정 효과를 이용하여 계면에 존재하는 불순물을 효과적으로 제거할 수 있다.

Description

다결정 실리콘의 제조 방법
본 발명은 다결정 실리콘의 제조 방법에 관한 것으로서, 특히, 비정질 기판이나 절연막 위에 다결정 실리콘을 증착하기에 앞서 전처리를 함으로써 비정질 실리콘 전이층을 제거하는 방법에 관한 것이다.
현재 평면 표시 장치로서 박막 트랜지스터를 스위칭 소자로 사용하는 액정 표시 장치가 주목받고 있으며 이러한 박막 트랜지스터의 반도체층으로 비정질 실리콘이나 다결정 실리콘이 사용되고 있다.
비정질 실리콘을 사용하는 공정은 유리의 스트레인 점(strain point)인 600℃ 이하에서 가능한 장점이 있으나 소자의 특성은 떨어진다. 다결정 실리콘은 비정질 실리콘에 비하여 수백배의 전계 이동도를 가지므로 화소에서 차지하는 면적이 작고 광전류가 거의 발생하지 않아 구동 회로의 집적이 가능하고 대형, 고정세에 적합하다.
비정질 실리콘을 결정화하여 다결정 실리콘을 제조하는 방법에는 고상 재 결정법, 액시머 레이저 및 퍼니스(furnace) 열처리법 등이 있다. 고상 재결정법은 실리콘을 형성하는 방법이고, 저온 열처리법은 저온에서 비정질 실리콘을 증착한 후 저온에서 레이저를 이용하여 결정화시키는 방법이다. 그러나 이러한 비정질 실리콘의 결정화법에서는 입자의 크기가 불균일해지거나 공정 시간이 길어지는 단점이 있다.
이상의 제조 방법과 달리 화학 기상 증착의 방법을 이용하여 직접 다결정 실리콘을 증착하는 공정이 있다. 화학 기상 증착 공정은 반응실에서 가스 상태의 화학 물질이 다른 가스와 반응해서 원하는 물질을 내고 이 물질이 기판에 적층되는 것으로 반응실의 압력에 따라 저압, 상압 및 고압 화학 기상 증착법으로 분류되고, 성막온도에 따라서는 고온과 상온 및 저온 공정으로 나눌 수 있으며, 에너지원으로는 열, 플라스마 및 자외선이 이용된다. 그런데, 고온 화학 기상 증착법은 600℃ 이상의 증착 온도가 요구되어 고가의 기판을 사용해야 한다는 문제점이 있다.
한편, 저온 화학 기상 증착법을 이용하면 결정 입자가 크고 결정성이 좋은 물질을 확보할 수 있으며 고온 공정의 단점인 고가의 기판을 필요로 하지 않고 공정을 간단히 진행하는 것이 가능하다. 이러한 저온 공정에는 저압에서 공정이 진행되는 저압 화학 기상 증착법과, 에너지원으로서 플라스마가 사용되는 플라스마 여기 화학 기상 증착법(plasma enhanced chemical vapor deposion:PECVD)이 있다.
그러면, 첨부한 도면을 참고로 하여 저온 화학 기상 증착을 이용한 종래의 다결정 실리콘막의 제조 방법에 대하여 더욱 상세히 설명한다.
반응기 내에 유리, 이산화규소 혹은 질화실리콘 등과 같은 비정질 구조의 기판(2)을 장착하고 SiH4, SiF4, Si2H6, Si3H8등의 혼합 기체를 플라스마 상태로 여기시킨 후 수소등의 가스를 주입하면, 혼합 기체와 주입가스가 반응하여 실리콘(Si)과 나머지 부산물이 생기고 실리콘이 기판에 증착된다. 이때 반응기 내의 온도는 400℃이며 증착시 진공도는 약 0.1 내지 100 Torr이다.
도 1은 그 결과 생긴 단면도를 나타낸 것으로서, 위에서 설명한 저온에서 행해진 플라스마 여기 화학 기상 증착법에 의하여 증착된 다결정 실리콘막을 도시한 단면도로서, 비정질 기판(2)과 다결정 실리콘막(8)의 사이에 20Å 내지 30Å 가량의 오염층(4)과 비정질 실리콘 전이층(6)이 형성되어 있음을 알 수 있다.
도 2는 이상의 방법으로 증착한 미세 다결정 실리콘막을 투과 전자 현미경으로 관찰한 단면도로서, 기판(2)과 미세 다결정 실리콘막(10) 사이에 화살표가 지시하는 바와 같이 비정질 실리콘 전이층(6)이 관찰된다.
여기에서 알 수 있는 것처럼, 이러한 종래의 제조 방법에서는, 기판(2)과 다결정 실리콘막(8)의 사이에 비정질 실리콘 전이층(6)이 생성되어 이동도가 저하된다. 또한, 박막 트랜지스터를 제조하기 위해서는 여러번의 열처리를 수행해야 하는데, 이 경우 다결정 실리콘의 그레인 성장(grain growth)이 일어나 기판(2)에 증착된 다결정 실리콘막(8)의 균일도가 저하되는 문제점이 있다. 비정질 실리콘 전이층(6)은 반응기 내에 잔존하는 산소 및 탄화 수소와 같은 불순물이 실리콘의 결정화(crystalization)를 방해하기 때문에 생기는 것이며 특히 증착 속도가 빨라지는 경우에는 전이층의 두께가 더욱 증가한다.
본 발명의 과제는 이러한 문제점을 해결하기 위한 것으로서, 다결정 실리콘의 증착시 생성되는 비정질 실리콘 전이층을 억제시키는 데 있다.
도 1은 종래의 저온 화학 기상 증착법(chemical vapordeposition:CVD)에 의하여 증착된 다결정 실리콘막을 도시한 단면도이고,
도 2는 도 1의 시료를 투과 전자 현미경(transmision electronic microscope)으로 관찰한 사진이고,
도 3은 본 발명의 실시예에 따른 저온 화학 기상 증착법에 의하여 증착된 다결정 실리콘막을 도시한 단면도이고,
도 4는 도 3에 도시한 시료를 투과 전자 현미경으로 관찰한 사진이다.
*도면의 주요 부분에 대한 부호의 설명*
2:비정질 기판4:오염층
6:비정질 실리콘 전이층8:다결정 실리콘막
10:미세 다결정 실리콘막
이러한 과제를 해결하기 위한 본 발명에 따른 다결정 실리콘의 제조 방법은, 수소를 이용한 플라스마 전처리 단계와 화학 기상 증착법으로 다결정 실리콘을 형성하는 단계를 포함하고 있다.
본 발명에 따른 이러한 다결정 실리콘의 제조 방법에서는 수소 플라스마 전처리를 통해 기판 세정 및 계면의 불순물 제거와 비정질 실리콘 전이층의 성장을 억제하게 된다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 다른 다결정 실리콘 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
본 실시예에 따른 제조 방법은 다음과 같다.
반응기 내에 유리 또는 이산화규소 등의 비정질 기판(2) 혹은 질화실리콘 절연막(2)을 장진하고 반응기 내에 수소 가스를 50 내지 200sccm의 플로 레이트(flow rate)로 주입한 후, 15W 내지 200W의 전원을 인가하여 수소 원자를 플라스마 상태로 여기시킨다.
여기된 수소는 기판(2) 표면에 존재하는 탄화수소(hydrocarbon) 등의 불순물이나, 약한 실리콘-실리콘 결합 및 실리콘-산소의 결합을 제거하고 기판(2)을 세정하는 역할을 하며, 기판(2)을 식각하여 기판(2) 표면의 거칠기를 증가시켜 핵 성장점을 제공하여 비정질 실리콘 전이층(6)의 성장을 억제하게 된다.
여기에서 핵 성장점은 증착된 원자가 기판에 도달하여 안정될 수 있는 격자 위치를 말하며 이 위치가 잘 형성되어야 결정성을 갖는 막을 얻을 수 있다. 이 핵 성장점은 박막 성장율에 큰 영향을 미치는 요소이기도 하다.
다음, 진공을 유지한 상태에서 연속하여 혼합 소스 기체를 흘려주고 플라스마 상태로 여기시켜 기판(2)에 실리콘을 증착하여 도 3의 (a)에 도시한 바와 같이 미세 다결정 실리콘(10) 및 도3의 (b)에 도시한 바와 같이 다결정 실리콘(8)을 (110) 우선 방향성을 가지도록 하여 500nm을 형성한다.
이때 사용된 혼합 반응 기체는 SiH4, SiF4및 Si2H6이고 초기 진공도는 10-6Torr, 기판 온도는 100℃에서 400℃였으며 증착시 압력은 0.1 내지 0.4Torr였다.
도 3은 그 결과 생긴 단면도를 나타낸 것으로 본 발명의 실시예에 따른 플라스마 여기 화학 기상 증착법에 의하여 증착된 미세 다결정 실리콘막(10) 및 다결정 실리콘막(8)을 도시한 단면도이다. 전자 분광 현미경에 의한 측정 결과 불순물이 스페트럼의 한계치인 1at%보다 낮은 수치로 나타났다.
도 4는 본 발명의 실시예에 따른 미세 다결정 실리콘막을 투과 전자현미경으로 관찰한 단면을 나타낸 사진이다. 수소 플라스마 전처리 공정후 이산화규소 기판(2)과 미세 다결정 실리콘막(10) 사이의 비정질 실리콘 전이층(6)이 효과적으로 제거되었으며 유리 등의 기판(2) 위에 그레인 크기가 약 20nm인 미세 다결정(10)이 형성되어 있다.
이상의 제조 방법에서는 기판 위에 다결정 실리콘을 증착하기에 앞서 수소 플라스마 전처리 공정을 수행하여 결정 성장을 용이하게 한다.
따라서, 본 발명에 따른 저온 다결정 실리콘 제조 방법에서는 비정질 기판과 다결정 실리콘 사이에 존재하는 비정질 실리콘 전이층을 핵 성장점을 제공함으로써 제거할 수 있거고, 오제(auger) 전자 분광계의 측정 한계치인 1at. % 미만으로 오염층을 줄이는 효과가 있다.

Claims (5)

  1. 비정질 기판에 수소 플라스마 전처리 공정을 실시하는 단계,
    다결정 실리콘을 증착하는 단계
    를 포함하는 다결정 실리콘의 제조 방법.
  2. 제1항에서, 상기 비정질 기판으로 유리나 이산화규소 또는 질화실리콘을 사용하는 다결정 실리콘의 제조 방법.
  3. 제1항에서, 상기 전처리 공정은 플로 레이트가 50 내지 200 sccm인 수소 가스를 사용하는 다결정 실리콘의 제조 방법.
  4. 제1항에서, 상기 전처리 공정은 수소를 15 내지 200W의 전원을 이용하여 여기시키는 다결정 실리콘의 제조 방법.
  5. 제1항에서, 상기 다결정 실리콘은 플라스마 여기 화학 기상 증착법을 이용하는 다결정 실리콘의 제조 방법.
KR1019960034609A 1996-08-21 1996-08-21 다결정 실리콘의 제조 방법 KR100233146B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960034609A KR100233146B1 (ko) 1996-08-21 1996-08-21 다결정 실리콘의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034609A KR100233146B1 (ko) 1996-08-21 1996-08-21 다결정 실리콘의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980015324A true KR19980015324A (ko) 1998-05-25
KR100233146B1 KR100233146B1 (ko) 1999-12-01

Family

ID=19470211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034609A KR100233146B1 (ko) 1996-08-21 1996-08-21 다결정 실리콘의 제조 방법

Country Status (1)

Country Link
KR (1) KR100233146B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603844B1 (ko) * 1999-08-26 2006-07-24 엘지.필립스 엘시디 주식회사 액정표시소자의 화소전극의 제조방법.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036143B2 (ja) * 1991-09-02 2000-04-24 三菱電機株式会社 数値制御装置
KR0140652B1 (ko) * 1994-12-21 1998-07-15 김주용 반도체 기판의 세정방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603844B1 (ko) * 1999-08-26 2006-07-24 엘지.필립스 엘시디 주식회사 액정표시소자의 화소전극의 제조방법.
US7625823B1 (en) 1999-08-26 2009-12-01 Lg Display Co., Ltd. Method of patterning a metal layer in a semiconductor device

Also Published As

Publication number Publication date
KR100233146B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
KR100306527B1 (ko) 박막반도체장치의제조방법,박막반도체장치
US7521341B2 (en) Method of direct deposition of polycrystalline silicon
JPH05211127A (ja) プラズマ強化化学気相成長法
US5965904A (en) Semiconductor device comprising silicon semiconductor layer
US5177578A (en) Polycrystalline silicon thin film and transistor using the same
JP2005536054A (ja) アモルファスケイ素含有膜の堆積
JP2004165682A (ja) 薄膜トランジスタのための多段階ｃｖｄ法
Park et al. Effect of hydrogen plasma precleaning on the removal of interfacial amorphous layer in the chemical vapor deposition of microcrystalline silicon films on silicon oxide surface
US6326226B1 (en) Method of crystallizing an amorphous film
US7186663B2 (en) High density plasma process for silicon thin films
Parsons Selective deposition of silicon by plasma‐enhanced chemical vapor deposition using pulsed silane flow
EP0154373B1 (en) Methods for producing single crystals in insulators
US5707744A (en) Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates
JPH05315269A (ja) 薄膜の製膜方法
KR100233146B1 (ko) 다결정 실리콘의 제조 방법
US8158495B2 (en) Process for forming a silicon-based single-crystal portion
CN101487114B (zh) 一种低温多晶硅薄膜器件及其制造方法
JP3116403B2 (ja) 薄膜トランジスタの製造方法
JPH04318973A (ja) 薄膜トランジスタ及びその製造方法
JP2004158685A (ja) 多結晶シリコン薄膜およびその製法
TWI386512B (zh) 薄膜電晶體用之黏著層
Zhang et al. Silicon‐based narrow‐bandgap thin‐film semiconductor materials: polycrystalline SiGe prepared by reactive thermal CVD
KR100341059B1 (ko) 다결정실리콘박막형성방법
JPS6344720A (ja) 結晶性堆積膜の形成方法
KR20010062215A (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 16

EXPY Expiration of term