JPS6357941B2 - - Google Patents

Description

【発明の詳細な説明】 本発明の分野 本発明は、高エネルギの電子ビームによる照射
を用いて半導体素子上にポジテイブ型レジスト・
マスクを形成するための方法に係り、更に具体的
に云えば、貫通孔の寸法が水平方向及び垂直方向
に制御される、上記の露光されたレジスト・マス
クの現像方法に係る。

本発明の目的は、貫通孔の形成に於ける制御が
改良されるマスク現像技術を提供することであ
る。

本発明の他の目的は、貫通孔の寸法の均一性が
改良される、電子ビームにより露光されたポジテ
イブ型レジストの現像技術を提供することであ
る。

本発明の他の目的は、貫通孔の形成に於ける水
平方向及び垂直方向の寸法の制御が改良される、
電子ビームにより露光されたポジテイブ型レジス
トの現像技術を提供することである。

本発明の他の目的は、改良された一様な貫通孔
のプロフイルが達成される、新規なマスク技術を
提供することである。

本発明の他の目的は、特に小さい寸法の貫通孔
に於て改良された側壁の傾斜を有する貫通孔が形
成される、電子ビームにより露光されるポジテイ
ブ型レジストのための新規なマスク及び現像技術
を提供することである。

本発明の更に他の目的は、再現性が改良され
る、新規なマスク及び現像技術を提供することで
ある。

先行技術 今日の半導体素子技術に於ける進歩は、益々多
くの素子及び回路が単一の半導体チツプ内に形成
されることを可能にした。これは、半導体素子及
びチツプ内に於けるそれらの半導体素子を回路中
に接続させる相互接続導体が益々超小型化される
ことを必要とした。その様な超小型化の結果、コ
ストは低下されそして集積回路の性能は改良され
たが、製造技術、特に相互接続体のフオトリソグ
ラフイ技術及び食刻技術に於ては未だ多くの問題
がある。

従来、集積回路の論理及びメモリ設計に於て
は、例えば数千個の不純物領域が略３乃至５mm平
方のシリコン・チツプ中に形成されている。その
様な領域はトランジスタ、ダイオード、抵抗素子
及び同種のものを形成し、それらの素子はチツプ
上の導体パターンにより相互に接続されて、種々
の回路を形成しそして入出力端子に接続される。

チツプ上のこの相互接続導体系は極めて複雑で
あり、各々１つ以上の誘電体材料層で離隔されて
いる、２つ又は３つの離隔されたレベルの複雑な
薄膜導体パターンを通常用いている。通常、チツ
プ表面上の第１レベル導体パターンはトランジス
タ、抵抗素子、ダイオード等を回路中に相互接続
しそして又回路相互間を接続する。この回路相互
間を接続する機能は通常個々の回路に接続されて
いる平行な導体路によつて達成される。第２レベ
ル導体パターンは通常、回路相互間の接続を完成
しそしてモジユール、基板又はカードの如き支持
体に接続され得るＩ／Ｏ端子に接触する。通常、
第２レベル導体パターンは、前述の下の第１レベ
ル導体パターンの平行な導体路に直角である平行
な導体路より成る。より進んだ設計に於ては、第
３レベルそして更には第４レベルの導体パターン
が電力及びＩ／Ｏ接続のために必要とされ得る。

今日に於ては、１つのレベルから他のレベルへ
貫通接続パターンを形成するために、誘電体層を
食刻することが必要である。１つのレベルの導体
を他のレベルの導体に相互接続する標準的方法
は、基板上に設けられた第１レベル導体パターン
上にSiO₂の如き絶縁体を付着することを含む。
そのガラスは典型的には熱分解によつて付着され
るが、スパツタリングによるガラス付着方法につ
いては米国特許第3983022号の明細書に記載され
ている。

次に、フオトレジスト層が付着、露光及び現像
されて、上記ガラス上の上記フオトレジスト中に
貫通孔パターンが形成される。それから、露出さ
れたガラス部分が食刻されて、第１レベル導体に
達する貫通孔が形成される。次に、第２レベル導
体パターンが、第１レベル導体パターンに接続さ
れる様に、残されているガラス層上及び上記貫通
孔中に付着される。

照射により劣化し得る重合体の層からポジテイ
ブ型レジスト・マスクを形成する技術について
は、例えば米国特許第3535137号の明細書に記載
されている。照射により劣化し得る重合体の層が
基板上に被覆されそして例えばＸ線、核放射線及
び電子の如き高エネルギの放射線によつてパター
ン状に露光される。上記重合体層の照射領域が分
子量の減少を生じ、従つてより迅速な可溶性を与
えられる。それから、上記重合体層の照射領域を
選択的に除去するために現像剤が用いられる。そ
れから、基板を保護するために基板上に残されて
いるレジスト層部分を用いて、金属化又は基板の
食刻の如き、付加的又は除去的方法が上記基板に
施される。

又、IBM、Technical Disclosure Bulletin、
第19巻、第９号、1977年２月、第3415頁乃至第
3416頁及び第3413頁乃至第3414頁の各々に於ける
J.A.Bondur等による“Step Coverage Process
with Projection Printing and Reactive Ion
Etching”及び“Step Coverage Process with
Reactive Ion Etching” Using Thermal
Resist Effects”と題する論文に於いては、石英
の絶縁体層の反応性イオン食刻（RIE）を適当な
フオトリソグラフイ処理とともに用いて、幾つか
の金属層を相互接続するための貫通孔を形成する
技術が記載されている。上記論文に述べられてい
る如く、金属相互接続層の信頼性を有する段階被
覆（Step Coverage）を達成するためには、貫通
孔に於ける食刻された絶縁体（酸化物、石英等）
の傾斜の角度が50乃至60゜であることが望ましい。

電子ビーム・リソグラフイをRIEとともに用い
る場合には、光学的（例えば、紫外線）露光の場
合と同じレジスト方法は用いられ得ない。SiO₂、
石英、ポリイミド及び同種のものの如き絶縁体層
中に適切な像及び傾斜を有する貫通孔を形成する
ために、電子ビーム・リソグラフイがRIEととも
に用いられる場合には、多くの複数な問題が生じ
る。例えば、アクリル系レジストは、貫通孔を形
成するための厚い石英層の食刻に於て有効なマス
クとして用いられるには余りに速すぎるRIE速度
を有し、良好なRIEマスクとして働くレジスト
は、クレゾール／ホルムアルデヒドと２、４−ビ
ス（６−ジアゾ−５、６−ジビドロ−５−オキソ
−１−ナフタレン−スルホニル）−ベンゾフエノ
ン増感剤の如きジアゾ−ベンゾフエノン増感剤と
より成る好ましいレジスト系（以下に於て、HC
レジストと称する）を含む、Shipley社製の
AZ1350J（商品名）、AZ111（商品名）、及び同種の
ものの如き、ノボラツク族から得られる。

電子ビームにより露光された、例えばHCレジ
ストの如き、ノボラツク・レジストの処理は、光
学的に露光された場合の処理よりも、複雑であ
り、多くの条件を要する。光学的露光の場合の現
像時間は0.5乃至2.0分の範囲であるが、電子ビー
ム露光の場合には約８乃至10分の現像時間が必要
である。このより長い現像時間は、現像剤中に於
て付着力が低下しない様に、レジストと基板との
間に極めて良好な付着が達成されていることを必
要とする。光学的リソグラフイ処理に用いられる
ポリスルホンの付着層でも、その様なより長い現
像時間に於ては不適当である。又、長い現像時間
によつて、ノボラツク・レジスト（例えば、HC
レジスト）は、現像中に或る種の基板（例えば、
石英及び酸化物の層）から剥離する傾向を有す
る。

本発明の要旨 本発明に従つて、従来技術に於ける欠点が実質
的に除かれる、特に電子ビーム・リソグラフイを
用いて絶縁層中に貫通孔を反応性イオン食刻する
ための新規な方法が達成され、特定の適用例に於
ては、集積回路基板の多レベル導体パターンを相
互接続するために第１レベルの貫通孔を反応性イ
オン食刻するための方法が達成される。

本発明の方法は、幾つかの重要な処理工程を含
み、それらの工程は全体として電子ビームを用い
た第１レベルの貫通孔のRIEに関する本発明の方
法を構成する。本発明の方法に於ける重要な価値
は、本発明の方法が、全体として、個々の工程の
間の複雑な相互関係によつてのみその目的を達成
することである。本発明の方法は複雑であり、そ
の最適化は各処理工程と他の処理工程とを相補的
に設計することによつて達成されるので、各処理
工程は他の処理工程に影響を与える。この方法
は、第２の金属の被覆を確実に達成するために適
した垂直方向の傾斜を有し、従つて適切な信頼性
を有する、水平方向寸法が正確に制御されている
貫通孔を再現可能に形成する。

ポリイミドの絶縁層を用いた場合には不要であ
るが、石英及びSiO₂の如き絶縁層を用いた場合
には、本発明の方法は、像を形成するためのレジ
スト自体を付着する前に始めに付着促進層を付着
することが必要である。本発明の方法のために特
に効果的な付着促進層は、増感されている部分的
に環化されたポリ−シス−イソプレンである、約
1000乃至約2000Åの厚さ、典型的には約1400Åの
厚さを有する、Eastman Kodak社製のKMR（商
品名）レジストより成る下層である。このKMR
レジストより成る下層は、ベーク・サイクル中に
その感光性を失わせるために例えば約160℃でベ
ークされる。この下層の目的は、現像サイクル中
に於ける石英及びSiO₂への像形成レジストの付
着力を増すことである。このKMRレジストより
成る下層は、レジスト現像サイクル中はそのまま
に維持されるが、RIE処理の始めの段階で貫通孔
に於て除去される。

上記KMRレジストは、約５乃至約20μクーロ
ン／cm²（例えば、10μクーロン／cm²）の電子ビー
ム露光密度に対して充分に感応しそしてRIE処理
中に著しく劣化されない、ノボラツク像形成レジ
スト系（例えば、HCレジスト）の層で被覆され
る。上記像形成レジストは約20000乃至約30000Å
の厚さ、例えばHCレジストの場合には約25000
Åの厚さで付着され得る。又、上記像形成レジス
トに於ては、露光されたレジストの現像速度が露
光されていないレジストの現像速度に対して高い
比率（Ｒ／Ro）を有しているべきである。

次に、上記像形成レジストが、必要とされる貫
通孔パターンに従つて、制御可能に電子ビーム露
光される。場合によつて、電子ビーム・スポツト
寸法の整数倍でない像が露光される。その様な場
合には、適当な像の寸法及び側壁の傾斜が電子ビ
ーム露光の適当な“灰色化（graying）”によつ
て達成され得る。この場合の、“灰色化”とは、
各々の公称の貫通孔寸法のための電子ビーム露光
時間をその特定の貫通孔の所望の寸法に応じて減
少又は増加させることである。灰色化は又、複数
のスポツトが重畳されて露光された貫通孔が、重
畳されずに露光された貫通孔の場合と同一の条件
で現像及びベークされることを可能にする。

本発明の方法は又、非露光領域に於ける像形成
レジストの損失を最小限にし、そして更に重要な
ことには、水平方向寸法及び側壁の傾斜の両方に
於て現像された像の適切な制御を可能にする、特
別なレジスト現像パラメータを含む。その現像
は、１：３の比率で水で希釈されたShipley社製
のKOHを基材とするAZ1301（商品名）の如き適
当な現像剤を用いて、約13乃至約15℃の範囲、例
えば約14℃の低温で達成される。

又、本発明の方法は、IBM−TDB、第20巻、
第５号、1977年10月、第1756頁乃至第1759頁に於
けるH.A.Khoury等による“Front Wafer
Registration Device for Batch Process Etch
End−Point Detection System”と題する論文、
及びIBM−TDB、第18巻、第６号、1975年11月、
第1867頁乃至1870頁に於けるD.H.Jurczyk等によ
る“Process Detection System”と題する論文
に記載されている如き現像終了時点検出
（DEPD）技術の使用を含む。

DEPD技術の使用は、プリベーク温度、レジス
ト現像速度、電子ビーム露光密度、周囲の光の条
件、現像剤の強さ、及びレジストの厚さに変動が
あつても、再現可能な像寸法の制御を可能にす
る。現像時間は上記パラメータに基いて変化し、
固定した時間による現像は像寸法の完全性を低下
させ得る。本発明の方法に於て用いられている
DEPD技術は、製品の寸法の特性を示す金属路の
幅及び間隔を有する、適当に設計された専用のテ
スト領域の使用を含む。更に重要なことには、こ
のDEPD技術は、現実にはテスト領域に於ける現
像時間と或る貫通孔を適切に形成するための時間
との間の関係である、DEPDの“過度の現像”の
概念を用いている。従つて、基板又はウエハは、
テスト領域に於てレジストが完全に現像された後
も或る所与の時間の間更に現像される。この更に
現像される時間Δtはテスト領域に於て現像終了
時点に達するための時間の或る百分率である。
Δtの値の決定は幾つかのパラメータ、即ち材料
特性及び装置特性に依存する。更に重要なことに
は、Δtの値の決定は、露光される貫通孔の像の
寸法及び露光の灰色レベルに依存する。灰色レベ
ル及びΔtを適切に組合わせることによつて、ウ
エハ上のすべての像が充分に現像され得る。典型
的には、過度の現像の時間Δtは、テスト領域に
於て現像終了時点に達するための時間の約10乃至
約100％、好ましくは約20乃至約40％であり得る。

本発明の方法に於けるもう１つの重要な工程
は、レジスト像を適切に硬化及び形成するために
現像後に施される制御されたレジストのベーキン
グである。そのベーグ・サイクルは、RIE中に絶
縁体（例えば、石英）層中に再現される適当な側
壁の傾斜を達成するために、レジストを制御可能
に流動させる様な性質のものでなければならな
い。又、そのベーク・サイクルは、適切な水平方
向寸法の制御を維持する様な性質のものでなけれ
ばならない。その様なベーク・サイクルは、約
120乃至約160℃の温度に約20乃至約60分の範囲の
時間に亘つて徐々に加熱することによつて達成さ
れ得る。上記ベーク温度を達成する１つの方法に
於ては、毎分約２乃至約10℃の温度上昇時間で約
120乃至約140℃の温度にセツトされた炉が用いら
れる。同様なベーク効果は又、約80乃至約90℃、
例えば約85℃（例えば、ホツト・プレート）に於
ける約10乃至約20分間のベークと約100乃至約120
℃、例えば115℃（例えば、炉中）に於ける約10
乃至約20分間のベークと、約130乃至約160℃、例
えば約150℃（例えば、炉中）に於ける約10乃至
約20分間の最終ベークとより成る３段階のベーク
によつても達成され得る。

現像後、像形成レジストの貫通孔が、非感光性
にされているKMRレジストの下層を経て、ダイ
オード又は他の適当な構造の装置中の絶縁層（例
えば、石英）に再現される様に、ウエハ又は基板
がCF₄＋O₂のガス雰囲気中で反応性イオン食刻さ
れる。

本発明の方法は、正しく用いられた場合には、
電子ビームにより露光された“矩形”の貫通孔を
第３Ｃ図に示されている如く適切な傾斜を有する
“円形”の貫通孔に変換させ得る。又、この方法
は、ウエハ又は基板上で露光及び食刻されたすべ
ての異なる貫通孔の寸法の水平方向寸法を厳密に
制御し得る。この方法を用いた結果、食刻された
貫通孔に於て3σ＝0.5μｍの許容誤差を生じる寸法
の制御が得られた。

更に、本発明の方法は次に示す問題を解決又は
除去する。

(1) 食刻された貫通孔に於ける急峻な垂直方向の
プロフイルは、減少された許容され得ない第２
レベル金属のエレクトロマイグレーシヨン寿命
を生ぜしめる。これに対して、本発明の方法
は、始めに露光された矩形の像から適切な傾斜
を有する円形の貫通孔を生ぜしめる。その貫通
孔の適切な形状及び傾斜は、低温の現像工程に
よつてそして制御された像形成レジスト・ベー
ク工程によつて達成される。

(2) RIE処理をマスクするために最小の厚さの像
形成レジスト層が必要である。これを達成する
には、レジストの始めの厚さが増加され得る
が、その場合には電子ビームの整合が妨げられ
そして過度に長い現像時間が生じるので、実際
的でない。又、ウエハ又は基板を段階的に現像
することによりRoが人為的に減少される様に、
現像を中断する技術が用いられ得る。これは、
一般の整造処理には役立たずそして材料特性
（例えば、レジスト及び現像剤）が正しいサイ
クル時間を正確に規定する様に充分に一様では
ないので、実際的でない。最も実際的であり良
好に働く本発明の方法による解決方法は、適当
なＲ／Roを与えそしてRIE処理をマスクする
ために適当なレジストを現像及びベーキング後
に残す、低温による現像である。

(3) 特に小さい貫通孔の形状（略5μｍ）に於て、
再現性を有する制御された像寸法を達成し得る
ことはRIEを使用する積極的な理由の１つであ
るが、それは又最も達成の困難なことの１つで
ある。本発明の方法は、“灰色化”された電子
ビーム露光、適切なDEPD技術、低温現像、及
び現像後の制御されたレジスト・ベーキングの
組合せによつて、良好に制御された極めて再現
性を有する貫通孔を生ぜしめる。

本発明の好実施例 第１図は、基板１の絶縁体被膜２上に配置され
そして例えば２乃至2.5μｍの如き適当な厚さの誘
電体層４（例えば、石英）により被覆されてい
る、厚さ略1μｍの金属薄膜６及び７を示す断面
図である。膜６及び７は、概して半導体基板１内
のドープされた不純物領域（図示せず）に絶縁体
被膜２を経て相互接続されている第１レベル導体
パターンの一部を成す。又、膜６及び７は通常、
当技術分野に於て周知の如く、素子相互間及び回
路相互間に相互接続を形成するために、同一レベ
ルの上記パターンに於ける他の膜に相互接続され
ている。その様な膜６及び７を形成する１つの方
法は、米国特許第4004044号の明細書に記載され
ている如きリフト・オフ方法による方法である。

典型的には、膜６及び７は、アルミニウム、ア
ルミニウム−銅合金、アルミニウム−銅−シリコ
ン合金より成るが、他の導体膜も用いられ得る。

誘電体層４は、既に述べた如く、ポリイミド、
SiO₂、ガラス、石英、又は当技術分野で用いら
れている他の適当な絶縁性組成物であり得る。本
発明の説明に於ては石英が用いられており、これ
は基板上の薄膜パターンを被覆するために従来の
RF又はDCスパツタリング技術によつて形成され
得る。必要であれば、その石英層は前述の米国特
許第3983022号の明細書に記載の技術によつて平
坦化され得る。図に示されている基板は、親シー
ト又はウエハ中に多数反復されている集積回路チ
ツプの一部である。

貫通孔を形成するための準備に於いて、絶縁体
被膜４を検査した後に、基板又はウエハが室温に
於て充分な時間の間、例えば約５分間、クロム酸
及び硝酸の溶液中で洗浄され、続いて脱イオン水
で洗浄され、送風乾燥され、それからN₂雰囲気
の炉中で約160℃±５℃に於て30分間ベークされ
る。

次に、第２図に於て、上記の乾燥されたウエハ
上にトリフルオロ−アミノ−シランが静かに注が
れそして5500RPMに於て30秒間回転された後に、
Kodak KMRレジストが１：４の比率でキシレ
ン中に溶解された溶液から付着されそして
4000RPMに於て60秒間回転されて、約1500乃至
1800ű150Åの被膜が形成され、その被膜はホ
ツト・プレート上で160℃±５℃に於て30分間ベ
ークされた後に感光性を失つて付着促進層１０を
形成する。

この時点に於て、“HC”像形成レジスト層１
１が、２乃至3μｍの公称のターゲツトを用いて、
26500ű750Åの膜厚が得るために、ジグライム
（diglyme）の溶液から2200RPMに於いて60秒間
回転されて付着される。次に、上記レジストは、
例えばホツト・プレート上で85℃±３℃に於て30
分間、適当にプリベークされる。

第３図に於て、上記像形成レジスト層１１の露
光は、2.5μｍ平方の電子ビームにより所望の開孔
のパターン１２で適当な電圧及び注入量のレベル
を用いて達成される。上記ビーム・スポツトに対
応する貫通孔領域１２Ａ（第３Ａ図）の露光は、
通常3μAのビーム電流に於て例えば10クーロン／
cm²の如き約５乃至20クーロン／cm²の注入量レベル
が得られる様に、露光時間（例えば、220ナノ秒）
に於て約20乃至30KVのエネルギーを有する１つ
の照射（pass）を用いて行われ得る。より低いエ
ネルギ・レベルを用いた場合には、その露光は貫
通孔領域１２Ａに於て複数の照射を用いて行われ
得る。より大きな寸法を有している貫通孔の場合
には、例えば第３Ｂ図に示されている４つの露光
された貫通孔領域１２Ｂ，１２Ｃ，１２Ｄ及び１
２Ｅの如き、複数の重畳する貫通孔ターゲツトが
用いられ得る。

露光後、像形成レジスト層１１は、１：３の比
率のShipley AZ2401（商品名）と脱イオン水との
混合物の如きアルカリ性媒体中に於て14.5℃±
0.1℃の低温で現像され、脱イオン水で洗浄され、
そして送風乾燥される。この処理は、第４図に示
されている如く下の付着促進層１０を露光させる
アクセス用の窓１３を形成するために電子ビーム
によつて露光された、像形成レジスト層１１の潜
像部分即ち開孔のパターン１２を除去する。一般
に5μｍ×5μｍの潜像は約８乃至約10分間の現像
時間を要する。

それから、本発明の方法に従つて、上記構造体
に制御されたポーストベーキングが施される。そ
の制御されたポーストベーキングは毎分約２乃至
約10℃の温度上昇時間で125℃±３℃に適当に加
熱されている適当な炉中に於て、上記温度で約40
分間行われ得る。又は、上記構造体は、85℃±５
℃（ホツト・プレート）に於て20分間、115℃±
５℃（炉／空気雰囲気）に於て20分間、そして
145℃±５℃（炉／空気）に於て20分間の３つの
段階でポーストベークされ得る。このポーストベ
ーキングは、現像後の矩形の像貫通孔がポースト
ベーキング後に適切な傾斜を有する円形の構造に
変換される様に、像形成レジストの流動が制御さ
れることを可能にする。

それから、KMRレジストの下層１０が例えば
CF₄＋O₂の如き適当な雰囲気中でRIEを施され
て、石英層４の対応する部分を露出させる貫通孔
１４（第５図）が形成され、上記石英層４も例え
ばCF₄＋O₂の如き適当な雰囲気中でRIEを施され
て、第６図に示されている如く、金属薄膜即ち導
体路７上に貫通孔１５が形成される。RIE処理中
に、像形成レジスト層１１中の円形の開孔の傾斜
が石英層４中の貫通孔１５に再現される。

次に、像形成レジスト層１１及び下層１０の残
されている部分が、任意の適当な方法で、例えば
1Torr、毎分５c.c.のO₂の流量、及び250Wを用い
た35分間のRF灰化によつて、剥離される。その
剥離された構造体は、クロム酸／硝酸の溶液中で
室温に於て５分間洗浄され、脱イオン水で洗浄さ
れ、そしてN₂を用いて送風乾燥されて、第７図
の構造体が得られる。

それらのウエハが検査された後、貫通孔１５中
に於て導体路７により表わされている第１レベル
の導体に相互接続される貫通接続体１７を含む第
２レベルの導体１６が付着される。第２レベル導
体１６及び１７の付着は、リフト・オフ方法によ
り又はブランケツト状被覆の後に除去的食刻を施
すことにより達成され得る。

【図面の簡単な説明】

第１図乃至第８図は本発明の方法によるマスク
技術に於ける種々の段階を示す概略的断面図であ
り、第３Ａ図、第３Ｂ図及び第３Ｃ図は第３図を
説明する図である。 １……基板、２……絶縁体被膜、４……誘電体
（石英）層、６，７……金属薄膜即ち導体路（第
１レベル導体）、１０……付着促進層（KMRレ
ジストの下層）、１１……像形成レジスト層、１
２……開孔のパターン、１２Ａ，１２Ｂ，１２
Ｃ，１２Ｄ……貫通孔領域、１３……アクセス用
の窓、１４，１５……貫通孔、１６……第２レベ
ル導体、１７……貫通接続体。

Claims (1)

1. 【特許請求の範囲】 １ アルカリ性媒体中に可溶であり、ジアゾ−ベ
   ンゾフエノン増感剤を含むポジテイブ型のノボラ
   ツク・レジストの層に開孔のパターンを形成する
   方法に於て、 基板上に上記レジストの層を形成し、 上記レジストの層を電子ビームにより所定の開
   孔のパターンに露光し、 上記露光されたレジストの層を13℃及至15℃の
   範囲の温度のアルカリ性媒体中で現像し、 上記開孔の所定のものにおいて現像を完了する
   のに要する時間の10％乃至100％に相当する時間
   だけ上記所定のものにおける現像の完了後も現像
   を継続させ、 現像された上記レジストの層のパターンを、毎
   分２乃至10℃の割合で120℃乃至160℃の温度まで
   加熱するか、又は80℃乃至90℃で10乃至20分間、
   100℃乃至120℃で10乃至20分間及び130℃乃至160
   ℃で10乃至20分間の３段階で加熱することによつ
   てベーキングを行なうこと、 を含む、ポジテイブ型レジスト層中に開口のパタ
   ーンを形成するための方法。