JP2517707B2 - フオトレジストパタ−ンの形成方法 - Google Patents

フオトレジストパタ−ンの形成方法

Info

Publication number
JP2517707B2
JP2517707B2 JP60042461A JP4246185A JP2517707B2 JP 2517707 B2 JP2517707 B2 JP 2517707B2 JP 60042461 A JP60042461 A JP 60042461A JP 4246185 A JP4246185 A JP 4246185A JP 2517707 B2 JP2517707 B2 JP 2517707B2
Authority
JP
Japan
Prior art keywords
baking
photoresist layer
temperature
photoresist
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60042461A
Other languages
English (en)
Other versions
JPS61201426A (ja
Inventor
利喜夫 池田
作夫 小谷田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60042461A priority Critical patent/JP2517707B2/ja
Publication of JPS61201426A publication Critical patent/JPS61201426A/ja
Application granted granted Critical
Publication of JP2517707B2 publication Critical patent/JP2517707B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上にフォトレジスト層を形成した後
に、このフォトレジスト層を露光し現像してからベーキ
ングを行うことによって、フォトレジストパターンを形
成するようにしたフォトレジストパターンの形成方法に
関するものであって、半導体製造工程のフォトリソグラ
フィー工程におけるフォトレジスト層のポストベーク
(露光後の加熱乾燥)の改良に適用するのに最適なもの
である。
〔発明の概要〕
本発明は、フォトレジストパターンの形成方法におい
て、フォトレジスト層のベーキングを複数のホットプレ
ート上において段階的にベーク温度が高くなるように順
次加熱することにより行うために、上記フォトレジスト
層が形成された基板をこれら複数のホットプレート上に
順次移送し、この際、上記複数のホットプレート上にお
けるいずれのホットプレートにおいても、上記フォトレ
ジスト層を構成しているフォトレジスト材料中の感光剤
の分解温度以上で前記フォトレジスト材料の耐熱温度以
下のベーク温度で加熱することによって、フォトレジス
ト層のベーキングを簡単な工程により自動的にかつ大量
にしかも正確に行い得るにもかゝわらず、上記フォトレ
ジスト層を変形させることなく耐熱性を効果的に向上さ
せることができるようにしたものである。
〔従来の技術〕
従来、半導体製造工程のフォトリソグラフィー工程に
おけるフォトレジスト層のポストベークは、N2循環式の
ベーク炉、すなわちコンベクション・オーブンにより行
われていた。しかし、このコンベクション・オーブン
は、スループットが低いとか温度制御性が悪いとかの欠
点があり、あまり好ましいものではなかった。
上述のような欠点を是正したベーク炉として、近年、
ホットプレート・オーブンが用いられている。このホッ
トプレート・オーブンにおいては、所定の温度に加熱し
た金属板、すなわちホットプレートの上にウエハーを置
いてフォトレジスト層のポストベークを行うようにして
いる。この方法によれば、スループットや温度制御性が
良好であり、また、インライン自動化も容易であるか
ら、フォトレジスト層のベーキングを簡単な工程により
自動的にかつ大量にしかも正確に行うことができる。し
かし、本発明者らの実験結果によれば、この方法により
ポストベークを行った場合には、ウエハーが急激に加熱
されるために、コンベクション・オーブンと同一温度で
ベークを行った場合においても、フォトレジスト層のだ
れなどの形状変化が生じ易いことが判明した。したがっ
て、フォトレジスト層のポストベーク温度を十分に高く
することができないから、フォトレジスト層の耐熱性を
高くすることができず、このために、このフォトレジス
ト層をマスクとして、例えば、SiO2をドライエッチング
するような場合に、エッチング時に発生する熱によりフ
ォトレジスト層が変形してしまうという欠点があった。
〔発明が解決しようとする問題点〕
本発明は、上述の問題にかんがみ、従来のフォトレジ
スト層のベーキング方法が有する上述のような欠点を是
正したフォトレジストパターンの形成方法を提供するこ
とを目的とする。
〔課題を解決するための手段〕
本発明は、冒頭に述べたフォトレジストパターンの形
成方法において、フォトレジスト層のベーキングを複数
のホットプレート上において段階的にベーク温度が高く
なるように順次加熱することにより行うために、上記基
板をこれら複数のホットプレート上に順次移送し、この
際、上記複数のホットプレート上におけるいずれのホッ
トプレートにおいても、上記フォトレジスト層を構成し
ているフォトレジスト材料中の感光剤の分解温度以上で
上記フォトレジスト材料の耐熱温度以下のベーク温度で
加熱するようにしたものである。
〔実施例〕
以下、本発明に係るフォトレジストパターンの形成方
法の一実施例を図面に基づいて説明する。
まず、本実施例によるフォトレジストパターンの形成
方法を実施するために用いるホットプレート・オーブン
につき説明する。
図面に示すように、本実施例で用いるホットプレート
・オーブンは、ホットプレートからそれぞれ成り互いに
独立して温度を変え得るようになっている4つのステー
ジ1〜4およびウエハー5を搬送するための、いわゆる
ウォーキングビーム6,7を有している。そして、このホ
ットプレート・オーブンにおいては、まず、ウォーキン
グビーム6,7によりステージ1に搬送されたウエハー5
をこのステージ1で所定時間ベークした後に、このウエ
ハー5をウォーキングビーム6,7によりステージ2に搬
送し、次いで、ウエハー5をこのステージ2で所定時間
ベークするようになっている。そして、この操作をステ
ージ4まで繰り返すことにより、4段階に分けてフォト
レジスト層のベーキングを行う。
次に、上述のように構成されたホットプレート・オー
ブンを用いて行う本実施例によるフォトレジストパター
ンの形成方法を説明する。
まず、予め表面にSiO2が形成されたシリコンウエハー
5の表面に市販のポジ形フォトレジスト材料の一種であ
るONPR830(東京応化工業株式会社製)を厚さ約1μm
塗布してフォトレジスト層を形成し、次いで、所定の前
処理を経てこのフォトレジスト層を露光し現像すること
により、幅5μmのラインアンドスペースパターンを形
成して試料ウエハー5を作製した。
なお、この試料ウエハー5に用いられたフォトレジス
ト材料であるONPR830は耐熱温度が135℃(東京応化工業
株式会社技術部技術開発課発行のポジ型フォトレジスト
シリーズ特性一覧表による)であり、また、このONPR83
0中の感光剤であるナフトキノンジアジドは後述のよう
に分解温度が約100℃である。したがって、この試料ウ
エハー5をステージ1〜4においてベーキングする場合
のベーク温度は、約100℃〜135℃の間に選定される必要
がある。
次に、この試料ウエハー5についてポストベークを行
うために、図面のステージ1,2の温度をいずれも110℃に
設定し、ステージ3,4の温度をいずれも120℃に設定した
状態で、上述のようにして作製された試料ウエハー5を
ウォーキングビーム6,7により図面に示すようにステー
ジ1上に搬送した。そして、この状態で90秒間ウエハー
5のベークを行った。すなわち、ステージ1において11
0℃で90秒間ウエハー5のベークを行った。次に、ウォ
ーキングビーム6,7によりウエハー5をステージ1から
ステージ2に搬送し、このステージ2において110℃で9
0秒間ベークを行った。次いで、上述の場合と同様にし
てウエハー5をステージ2からステージ3に搬送し、こ
のステージ3において120℃で90秒間ベークを行った。
次に、ウエハー5をステージ3からステージ4に搬送し
た後に、ステージ4において120℃で90秒間ベークを行
ってウエハー5のポストベークを終了した。
上述のようにしてポストベークを行ったウエハーと従
来のホットプレート・オーブンによるベーキング方法に
より120℃でボストベークしたウエハーとについてベー
ク後のフォトレジスト層の形状を調べた所、従来のベー
キング方法では120℃のベークによってフォトレジスト
層の形状が大きく変化したのに対し、上述の実施例によ
るベーキング方法では最高のベーク温度が120℃である
にもかかわらず、ベークによるフォトレジスト層の形状
変化は小さかった。また、上述の実施例によるベーキン
グ方法によりポストベークを行ったウエハーと従来のベ
ーキング方法により110℃で6分間(総ベーク時間は上
述の実施例と同一)ポストベークを行ったウエハーとに
ついてフォトレジスト層をマスクとしてSiO2のドライエ
ッチングを行った所、従来のベーキング方法によりポス
トベークを行ったものはフォトレジスト層の表面荒れが
著しく、場合によってはフォトレジスト層が白色化して
しまうこともあったのに対し、上述の実施例によるベー
キング方法によりポストベークを行ったものはフォトレ
ジスト層の表面荒れがほとんど観察されなかった。
これらの実験結果によって、上述の実施例によるベー
キングによりフォトレジスト層の耐熱性が向上したこと
がわかるが、このようにフォトレジスト層の耐熱性が向
上する理由は次のように説明することができる。すなわ
ち、上述のONPR830などのポジ形フォトレジスト材料は
ナフトキノンジアジド(感光剤)とフェノール樹脂その
他で構成されているために、ステージ1,2における110℃
でのベークにより次の(A)式で示されるようにナフト
キノンジアジド(分解温度は約100℃)がケテンに熱分
解し、さらに、このケテンが次の(B)式で示されるよ
うにフェノール樹脂に付加する。さらに、ステージ3,4
における120℃でのベークにより上述の付加反応が進ん
で分子量が増大し、この結果、フォトレジスト層が高い
耐熱性を示すようになると考えられる。なお、次の
(C)式で示されるように、ナフトキノンジアジドがフ
ェノール樹脂に直接付加することも考えられる。
また、上述の実施例によるベーキング方法においては
ステージ3,4で120℃のベークを行っても、既述のように
フォトレジスト層の変形が小さいが、これは、ステージ
1,2における110℃でのベークによって上述の(A)式お
よび(B)式または(C)式で示される付加反応が進む
から、分子量が大きくなってある程度耐熱性が向上した
後にステージ3,4における120℃でのベークを行っている
ためであると考えられる。
このように、上述の実施例によれば、まず、ステージ
1,2で110℃でのベークを行い、次いで、ステージ3,4で1
20℃でのベークを行っているから、フォトレジスト層の
形状変化をあまり生じさせることなくフォトレジスト層
の耐熱性を向上させることができ、したがって、このフ
ォトレジスト層をマスクとしてドライエッチングを行う
ときに、フォトレジスト層の表面荒れが生ずるのを防止
することが可能である。
以上、本発明を一実施例につき説明したが、本発明は
上述の実施例に限定されるものではなく、本発明の技術
的思想に基づく種々の変形が可能である。例えば、上述
の実施例においては、ステージ1,2における110℃でのベ
ークとステージ3,4における120℃でのベークとの2段階
に分けてベークを行っているが、必要に応じてこれらの
温度とは異なる温度でベークすることも可能であること
は勿論、3段階以上に分けてベークを行うことも可能で
ある。例えば、ステージ1〜4の各温度が順次高くなる
ように温度設定をすることにより、4段階に分けてフォ
トレジスト層のベークを行うことができる。なお、ベー
クの最低温度と最高温度との差は5℃以上であるのが好
ましい。
また、上述の実施例においては、フォトレジスト材料
としてONPR830を用いた場合につき説明したが、他の種
類のポジ形フォトレジスト材料、例えばOFPR800(東京
応化工業株式会社製)、HPR1182(フジハント製)も本
発明に適用し得るのは勿論である。この場合、上述のOF
PR800は耐熱温度が135℃(東京応化工業株式会社技術部
技術開発課発行のポジ型フォトレジストシリーズ特性一
覧表による)であるので、例えば、まず120℃でベーク
を行い、次いで、130℃でベークを行うことができる。
また、HPR1182は耐熱温度がこれよりも20℃程度低いの
で、例えば、まず100℃でベークを行い、次いで、110℃
でベークを行うことができる。
〔発明の効果〕
本発明に係るフォトレジストパターンの形成方法によ
れば、段階的にベーク温度が高くなるようにしてフォト
レジスト層のベーキングを行い、この際、上記ベーク温
度がフォトレジスト層を構成しているフォトレジスト材
料中の感光剤の分解温度以上でこのフォトレジスト材料
の耐熱温度以下となるようにしたから、フォトレジスト
層を変形させることなく耐熱性を効果的に向上させるこ
とができる。
また、段階的にベーク温度が高くなるようにしてフォ
トレジスト層のベーキングを行うために、フォトレジス
ト層が形成されている基板を複数のホットプレート上に
順次移送するようにしたから、段階的にベーク温度が高
くなるフォトレジスト層のベーキングを簡単な工程によ
り自動的にかつ大量にしかも正確に行うことができる。
【図面の簡単な説明】
図面は、本発明の一実施例によるフォトレジストパター
ンの形成方法を実施するために用いるホットプレート・
オーブンの要部を示す平面図である。 なお、図面に用いた符号において、 1〜4……ステージ 5……ウエハー 6,7……ウォーキングビーム である。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上にフォトレジスト層を形成した後
    に、フォトレジスト層を露光し現像してからベーキング
    を行うことによって、フォトレジストパターンを形成す
    るようにしたフォトレジストパターンの形成方法におい
    て、 前記フォトレジスト層の前記ベーキングを複数のホット
    プレート上において段階的にベーク温度が高くなるよう
    に順次加熱することにより行うために、前記基板をこれ
    ら複数のホットプレート上に順次移送し、 この際、前記複数のホットプレート上におけるいずれの
    ホットプレートにおいても、前記フォトレジスト層を構
    成しているフォトレジスト材料中の感光剤の分解温度以
    上で前記フォトレジスト材料の耐熱温度以下のベーク温
    度で加熱するようにしたフォトレジストパターンの形成
    方法。
  2. 【請求項2】段階的にベーク温度を高くして行う前記ベ
    ーキングの最高温度をその最低温度よりも5℃以上高く
    するようにした特許請求の範囲第1項に記載のフォトレ
    ジストパターンの形成方法。
JP60042461A 1985-03-04 1985-03-04 フオトレジストパタ−ンの形成方法 Expired - Lifetime JP2517707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60042461A JP2517707B2 (ja) 1985-03-04 1985-03-04 フオトレジストパタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60042461A JP2517707B2 (ja) 1985-03-04 1985-03-04 フオトレジストパタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS61201426A JPS61201426A (ja) 1986-09-06
JP2517707B2 true JP2517707B2 (ja) 1996-07-24

Family

ID=12636709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60042461A Expired - Lifetime JP2517707B2 (ja) 1985-03-04 1985-03-04 フオトレジストパタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JP2517707B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151871A (en) * 1989-06-16 1992-09-29 Tokyo Electron Limited Method for heat-processing semiconductor device and apparatus for the same
JP2000056474A (ja) * 1998-08-05 2000-02-25 Tokyo Electron Ltd 基板処理方法
JP3910791B2 (ja) 2000-09-19 2007-04-25 東京エレクトロン株式会社 基板の熱処理方法及び基板の熱処理装置
JP4762743B2 (ja) * 2006-02-09 2011-08-31 東京エレクトロン株式会社 熱処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5361405A (en) * 1976-11-15 1978-06-01 Hitachi Ltd Method of preventing adhesion of photoresist material
US4087569A (en) * 1976-12-20 1978-05-02 International Business Machines Corporation Prebaking treatment for resist mask composition and mask making process using same
JPS54158173A (en) * 1978-06-05 1979-12-13 Fujitsu Ltd Micropattern forming method
JPS5742126A (en) * 1980-08-26 1982-03-09 Nec Kyushu Ltd Manufacture of semiconductor device
US4409319A (en) * 1981-07-15 1983-10-11 International Business Machines Corporation Electron beam exposed positive resist mask process

Also Published As

Publication number Publication date
JPS61201426A (ja) 1986-09-06

Similar Documents

Publication Publication Date Title
JP2701765B2 (ja) 半導体装置の製造方法
JP2517707B2 (ja) フオトレジストパタ−ンの形成方法
JPS63184330A (ja) フオトレジストのベ−ク装置
JP2001307993A (ja) レジストパターン形成方法
JP2000156377A (ja) レジストパターン及びその形成方法並びに配線パターンの形成方法
JPH1083087A (ja) レジストパターンの形成方法
JPS61271834A (ja) レジストパタ−ンの形成方法
JPH01105533A (ja) 半導体装置の製造方法
JP2604573B2 (ja) 微細パターン形成方法
JP4121770B2 (ja) フォトマスク製造用べーキング装置
JP4328516B2 (ja) レジストパターンの形成方法及び加熱処理装置
JPH01137634A (ja) 半導体装置の製造方法
JPS58100424A (ja) リソグラフイ用↑¬合せマ−クの形成方法
JPS62113141A (ja) フオトリソグラフイ法
JPS6231122A (ja) パタ−ン形成方法
JP2713061B2 (ja) レジストパターンの形成方法
JP2000182940A (ja) レジストパターン形成方法
JPH07263314A (ja) レジストパターン形成方法
JPH0689856A (ja) フォトレジストパターン形成方法
JPH03101218A (ja) レジストパターン形成方法
JPH0240914A (ja) パターン形成方法
JPS63221618A (ja) レジスト加熱装置
JPS6120331A (ja) レジストベ−ク装置
JPH07193355A (ja) 配線パターンの形成方法
JPS6265425A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term