JPS6231122A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS6231122A
JPS6231122A JP60171352A JP17135285A JPS6231122A JP S6231122 A JPS6231122 A JP S6231122A JP 60171352 A JP60171352 A JP 60171352A JP 17135285 A JP17135285 A JP 17135285A JP S6231122 A JPS6231122 A JP S6231122A
Authority
JP
Japan
Prior art keywords
resist
pattern
substrate
exposed
developed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60171352A
Other languages
English (en)
Other versions
JP2506637B2 (ja
Inventor
Noriaki Ishio
石尾　則明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60171352A priority Critical patent/JP2506637B2/ja
Publication of JPS6231122A publication Critical patent/JPS6231122A/ja
Application granted granted Critical
Publication of JP2506637B2 publication Critical patent/JP2506637B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高エネルギーの紫、外線を照射し、そして現
像を行なうことによって、適当な像伏レジストパターン
を基板上に形成する方法に関するものである。このパタ
ーン形成方法は特に半導体装置製造の娠細加エプロセス
において有利に使用することができる。
〔従来の技術〕
従来のパターン形成方法を第２図（２１１〜（Ｑ）に示
す。
図において、ｌはシリコン（Ｓｉ）などの基板、２は該
基板１上に塗布されたレジスト、３はマスク、４は現像
液、６は光である。
従来、半導体装置の製造に際しては、基板１上に塗布さ
れたフォトレジスト２に、紫外光６をマスク３上より照
射しく第２図（ａ））、そして現像することによってマ
スクパターンを基板上にレジストパターンとして転写し
く第２図（ｂ））、さらにそれを純粋でリンスしく第２
図（Ｃ１）、高温でベークした後（第２図（ｄ））、レ
ジストパターンをマスクとして基板をドライエツチング
加工していた（第２図（ｅ））。
例えばＡＺ系フォトレジストを用いてステッパーで露光
した後、テトラメチルアンモニウムハイドロオキサイド
水溶液を用いて現像し、さらに純水を用いてリンスを行
なった。これを乾燥した後、コンペクシッンオーブンを
用い１５０℃の温度で１時間ベークした。さらにこのレ
ジストをマスクに、シリコン基板をフロンガス（ＣＦ４
　＋０２）を用いドライエツチングし、微細なパターン
を形成した。
また、レジストパターンを形成した後、遠紫外光（Ｄｅ
ｅｐＵＶ光）を照射し、レジスト表面を硬化した後、ベ
ータを行ない、前述のようにドライエツチングを行なう
方法もある。
〔発明が解決しようとする問題点〕
従来のプロセスでは、レジストのドライエツチング耐性
を向上させるために行なう高温ベータによって熱ブレを
生じ、精度よくパターンを加工できない欠点があった。
またＤｅｅｐ　Ｕ　Ｖ光照射により熱ダレを改善する方
法はそのプロセスが複雑となり、また装置が高価である
などの欠点があった。
この発明は上記のような問題点を解消するためになされ
たもので、レジストの耐熱性を向上させ、ポストベーク
中に生じる熱ブレを防止するパタ−ン形成方法を提供す
ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るパターン形成方法は、レジストを露光し
、アルカリ性現像液で現像した後、架橋剤を含む溶液で
リンスするものである。
〔作用〕
この発明においては、レジストを露光し現像した後、架
橋剤を含む溶液でリンスを行なうことにより、レジスト
の耐熱性が向上し、熱ダレの発生が防止される。
Ｃ実施例〕 以下、この発明の一実施例によるパターン形成方法を図
について説明する。第１図は（ａ）〜（ｅ）は本発明の
一実施例によるパターン形成方法を示し、図中、第２図
と同一符号は同一部分を示す。図において、５はリンス
液である。
次に本実施例方法について説明する。
従来のようにＡＺ系フォトレジスト２を露光しく第１図
（１り）、アルカリ性現像液で現像しく第１図山））、
基板上にパターンを転写した後に、架橋剤となる１０％
ホルムアルデヒド水溶液で６０秒間リンスする（第１図
（Ｃ））。これを乾燥後、１１０℃のベーク炉で２０分
間ソフトベークし、さらに１５０℃で１時間のポストベ
ークを行なう（第１図（ｄ））。そして、このレジスト
をマスクとしてフロンガス（ＣＦ４　＋０２）を用い、
シリコン基板１をドライエツチング加工する（第１図（
＋１））。
このように、本実施例方法においては、レジスト２を露
光し現像した後、架橋剤を含む溶液５でリンスを行なう
ことによりレジスト２の耐熱性が向上し、Ｄｅｅｐ　Ｕ
　Ｖ光照射による熱ダレ改善方法を採用しなくとも熱ブ
レが発生しなくなり容易にしかも安価に高精度の微細パ
ターンを形成できる。
なお、上記実施例ではＡＺ系レジストについて説明した
が、他のノボラック系樹脂を含む感光剤を用いても上記
実施例と同様の効果を奏する。
また、ホルムアルデヒドを含むリンス液を使用した後、
ＤｅｅｐＵＶ光照射を行なうと、熱ダレは著しく改善さ
れる。
〔発明の効果〕
以上のように、この発明によればレジストを露光し、現
像した後、架橋剤を含む溶液でリンスを行なうので、特
別のレジストの耐熱性向上プロセスなしでパターン形成
を容易かつ安価にでき、また、精度の高い微細パターン
を形成できる効果がある。
【図面の簡単な説明】 第１図（Ｊｌ）〜（１１）は本発明の一実施例によるパ
ターン形成方法を示す図、第２図（ａ）〜（ｅ）は従来
のパターン形成方法を示す図である。 １・・・基板、２・・・レジスト、４・・・現像液、５
・・・リンス液。 なお図中同一符号は同−又は相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. （１）半導体装置のパターン形成方法において、基板上
    に塗布されたレジストを露光し、 露光したレジストをアルカリ性現像液で現像し、現像後
    のレジストを架橋剤を含む溶液でリンスすることを特徴
    とするパターン形成方法。
  2. （２）上記架橋剤としてホルムアルデヒドを用いること
    を特徴とする特許請求の範囲第１項記載のパターン形成
    方法。
  3. （３）上記レジストとしてノボラック樹脂からなる感光
    材料を用いることを特徴とする特許請求の範囲第１項ま
    たは第２項記載のパターン形成方法。
JP60171352A 1985-08-02 1985-08-02 パタ−ン形成方法 Expired - Lifetime JP2506637B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60171352A JP2506637B2 (ja) 1985-08-02 1985-08-02 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60171352A JP2506637B2 (ja) 1985-08-02 1985-08-02 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS6231122A true JPS6231122A (ja) 1987-02-10
JP2506637B2 JP2506637B2 (ja) 1996-06-12

Family

ID=15921608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60171352A Expired - Lifetime JP2506637B2 (ja) 1985-08-02 1985-08-02 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JP2506637B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0439101A2 (en) * 1990-01-22 1991-07-31 Sony Corporation Dry etching method
JPH06275514A (ja) * 1993-01-22 1994-09-30 Soltec:Kk レジストパターン形成方法
WO2005055294A1 (ja) * 2003-12-02 2005-06-16 Tokyo Electron Limited 現像処理方法および現像処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4863806A (ja) * 1971-12-11 1973-09-05
JPS4983503A (ja) * 1972-12-15 1974-08-12
JPS52152174A (en) * 1976-06-14 1977-12-17 Tokyo Ouka Kougiyou Kk Method of hardening treatment for aqueousssoluble resist pattern

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4863806A (ja) * 1971-12-11 1973-09-05
JPS4983503A (ja) * 1972-12-15 1974-08-12
JPS52152174A (en) * 1976-06-14 1977-12-17 Tokyo Ouka Kougiyou Kk Method of hardening treatment for aqueousssoluble resist pattern

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0439101A2 (en) * 1990-01-22 1991-07-31 Sony Corporation Dry etching method
JPH06275514A (ja) * 1993-01-22 1994-09-30 Soltec:Kk レジストパターン形成方法
WO2005055294A1 (ja) * 2003-12-02 2005-06-16 Tokyo Electron Limited 現像処理方法および現像処理装置
JP2005189842A (ja) * 2003-12-02 2005-07-14 Tokyo Electron Ltd 現像処理方法および現像処理装置
US7486377B2 (en) 2003-12-02 2009-02-03 Tokyo Electron Limited Developing method and developing apparatus
JP4652031B2 (ja) * 2003-12-02 2011-03-16 東京エレクトロン株式会社 現像処理装置
US8054443B2 (en) 2003-12-02 2011-11-08 Tokyo Electron Limited Developing method and developing apparatus

Also Published As

Publication number Publication date
JP2506637B2 (ja) 1996-06-12

Similar Documents

Publication Publication Date Title
US4591547A (en) Dual layer positive photoresist process and devices
EP0142639A2 (en) Method for forming narrow images on semiconductor substrates
JPS6231122A (ja) パタ−ン形成方法
US5221596A (en) Method of forming a retrograde photoresist profile
JP2000031025A (ja) レジストパターンの形成方法
KR19990003857A (ko) 감광막 형성 방법
JPH0511652B2 (ja)
KR100300073B1 (ko) 반도체 장치의 포토레지스트 패턴 형성방법
JPH0385544A (ja) レジストパターン形成方法
JPH06338452A (ja) レジストパタ−ンの形成方法
KR100215899B1 (ko) 반도체 소자의 콘택 형성방법
KR950005263B1 (ko) 반도체장치의 미세패턴형성방법
JPH0562894A (ja) 微細パターン形成方法
JPS632046A (ja) パタ−ン形成方法
KR0137610B1 (ko) 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법
JPS588131B2 (ja) 半導体装置の製造方法
JPH0950115A (ja) Ｓｏｇからなる位相シフト層を有する位相シフトフォトマスクの製造方法
JPS6331119A (ja) パタ−ン形成法
JPH04172461A (ja) レジストパターンの形成方法
JPS58145125A (ja) レジスト・マスクの形成方法
JPH03101218A (ja) レジストパターン形成方法
JPS61102035A (ja) 半導体装置の製造方法
KR970018041A (ko) 반도체 소자의 미세 콘택홀 형성 방법
JPS6293935A (ja) フオトレジストパタ−ンの形成方法
JPH0313950A (ja) レジストパターン形成方法