JPS632046A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS632046A
JPS632046A JP14647686A JP14647686A JPS632046A JP S632046 A JPS632046 A JP S632046A JP 14647686 A JP14647686 A JP 14647686A JP 14647686 A JP14647686 A JP 14647686A JP S632046 A JPS632046 A JP S632046A
Authority
JP
Japan
Prior art keywords
heat resistance
pattern
layer
resist
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14647686A
Other languages
English (en)
Inventor
Kazuhiko Urayama
和彦 浦山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14647686A priority Critical patent/JPS632046A/ja
Publication of JPS632046A publication Critical patent/JPS632046A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03CPHOTOSENSITIVE MATERIALS FOR PHOTOGRAPHIC PURPOSES; PHOTOGRAPHIC PROCESSES, e.g. CINE, X-RAY, COLOUR, STEREO-PHOTOGRAPHIC PROCESSES; AUXILIARY PROCESSES IN PHOTOGRAPHY
    • G03C5/00Photographic processes or agents therefor; Regeneration of such processing agents

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (発明の技術分野) 本発明はパターン形成方法に関し、特に半導体装置の製
作に使用されるものである。
(従来の技術) 周知の如く、半導体装置の製造においてはホトエツチン
グ工程は重要な工程の1つであり、近年半導体装置の縮
小化に伴Aその工程に対する信頼性の向上が強く望まれ
ている。
さて、LSIの製造においては、基板上に塗布された感
光性樹脂(以下、ホトレジストという)に対して適当な
マスクを介して露光・現像することだより所望のレジス
トノ4ターンを得ている。このレジストノ母ターンは例
えば下地基板をエツチングす石ときのマスクの役割を果
すが、この際ホトレジストは?f&細ノナターン形成能
力のみ々らずマスク−としての耐久性を要求される。
ところで、ホトレジストにはネガ型とポジ型がある。前
者は後者に比べ基板との密着性とその・膏ターンの耐久
性に優れ、上述の如く半導体装置のデザインルールの縮
小化に伴って解像力の点において優れたポジ型レジスト
がLSIなどの製作に広く使用されてきている。このポ
ジ型レジストはバインダー樹脂であるノ?ラック樹脂と
感光剤としての0−ナフトキノンシアシト9系化会物か
らなるが、これを用いて形成したレジスト・ぐターンの
熱変形開始温度(耐熱性)はバインダー樹脂であるポリ
マの熱的性質て大きく依存する。
従来、レジストパターンの耐熱性を向上させる方法とし
てバインダー樹脂の分子量を高めることによる、あるい
はホトレジスト組成物に重合用始剤などの添加剤を加え
たことによる方法等が検討され、耐熱性の改善がなされ
た例もある。しかし、この方法を採用すると、ホトレジ
ストの特性である解像力、コントラスト等の低下を招く
。また、ホトエツチング工程の後の!ラズマエッf y
 /”、イオン注入工程等でのレジストパターンの変形
や変質を抑制する目的で、現像による・母ターン形成後
、熱処理が施されている。しかし、熱変形開始温の低い
ホトレジストに対しては、処理条件に制限を受け、十分
な効果が期待できない。
(発明が解決しようとする問題点) 本発明は上記事情に鑑みてなされたもので、耐熱性に優
れたパターン形成方法を提供すること】を目的とする。
[発明の構成コ (問題点を解決するための手段と作用)本発明は半導体
基板上にナフトキノンジアゾド系感光性樹脂層を塗布す
る工程と、前記樹脂層に光、電子線、X線、又はイオン
ビームのいずれかを用いて露光、現像を行う工程と、塩
基性ガス雰囲気で加熱蒸気処理を行う工程とを具備する
ことを特徴とし、耐熱性の向上を図った。
(実施例) 以下、本発明の一実施例を図を参照して説明する。
まず、半導体基板1上にナフトキノンジアゾド系ホトレ
ジスト層(例えばWay coat HPR204レジ
ス) 、 Hunt社(製))2を塗布した。つづいて
、前記ホトレジスト層2VC適当なマスクを用いて光、
電子線、X線、又はイオンビームのいずれかを用いて露
光、現像を行い、ホトレジスト層2を・ぐターン化した
(第1図図示)。次いで、塩基性ガスであるアンモニア
(NH3)ガスで置換したオープン中に前記基板1を入
れ、前記レジスト層2を1000℃、60分間の加熱蒸
気処理を行ってレジ。
ストノ4ターン3を形成した(第2図図示)。ここで、
レジストパターン3の断面を走査型電子顕微鏡で観察し
レジストパターン3の上部が丸み会帯びるところを・母
ターンの熱変形開始温度(耐熱性)とした。なお、本実
施例で、パターンを形成するホトレゾストとしては、蒸
気処理条件(使用ガス、温度、時間)の最適化を行えば
、ナフトキノンシアシトを感光剤とするノボラック系あ
るいはポリビニルフェノール系の感光性樹脂であれば何
でもよい。また、蒸気処理で使用するガスとしては塩基
性を示す化合物であれば何でも良いが、アンモニアガス
がコストの点で良い。
上記実施例てよれば、現像後においてパターン化させた
ホトレジスト層2を塩基性ガスで処理するため、レジス
トパターン3の熱変形開始温度(耐熱性)はその処理を
行わない場合と比較して30℃以上の向上が認められ、
耐熱性の優れたパターン形成が可能となった。従って、
ドライエッチング工程などでのグロセスマージンヲ増大
することが十分に期待できる。この処理によるパターン
の耐熱性の向上は、次の機構(A) 、 CB)による
ものと推察される。
・・・(4) ・・・(B) 即ち、ノ4ターン形成後におけるレジスト膜中の樹脂(
1)と感光剤であるナフトキノンジアジド(2)の間で
ジアノカップリング反応が、塩基性化合物(baaa)
の存在下で有効に起こる。この結果、樹脂の分子量の増
大がもたらされ、パターンの耐熱性が向上するものと考
えられる。
なお、上記実施例では加熱蒸気処理により所定のレジス
トパターンを形成したが、これに限らな゛い。例えば、
加熱蒸気処理後、100〜200℃に保持されたホット
グレート上で5分間ベーキングを行ってもよい。このよ
うにベーキング後のレジストパターンの断面を上記実施
例と同様に顕微鏡で観察したところ、耐熱性の優れた/
4’ターン形成が可能となった。なお、ドライエツチン
グ条件によっては、レジストパターンの白濁、発泡等の
変質が生ずる場合があるが、このベーキングを施すこと
によってこの変質を防止するに有効な方法となる。
[発明の効果] 以上詳述した如く本発明によれば、耐熱性の優れ九ノ!
ターン形成方法を提供できる。
【図面の簡単な説明】
第1図及び第2図は本発明の一実施例て係るノ4ターン
形成方法を工程順に示す断面図である。 1・・・半導体基板、2・・・ホトレジスト層、3・・
・レジスト膜やターン。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上にナフトキノンジアゾド系感光性樹
    脂層を塗布する工程と、前記樹脂層に光、電子線、X線
    、又はイオンビームのいずれかを用いて露光、現像を行
    う工程と、塩基性ガス雰囲気下で加熱蒸気処理を行う工
    程とを具備することを特徴とするパターン形成方法。
  2. (2)加熱蒸気処理を行った後、ベーキングを行うこと
    を特徴とする特許請求の範囲第1項記載のパターン形成
    方法。
JP14647686A 1986-06-23 1986-06-23 パタ−ン形成方法 Pending JPS632046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14647686A JPS632046A (ja) 1986-06-23 1986-06-23 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14647686A JPS632046A (ja) 1986-06-23 1986-06-23 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS632046A true JPS632046A (ja) 1988-01-07

Family

ID=15408502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14647686A Pending JPS632046A (ja) 1986-06-23 1986-06-23 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS632046A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474877A (en) * 1994-02-24 1995-12-12 Nec Corporation Method for developing a resist pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474877A (en) * 1994-02-24 1995-12-12 Nec Corporation Method for developing a resist pattern

Similar Documents

Publication Publication Date Title
JPH04364021A (ja) 半導体装置の製造方法
US4499177A (en) Method of manufacturing a semiconductor device
JPH0463535B2 (ja)
US6576405B1 (en) High aspect ratio photolithographic method for high energy implantation
US5223377A (en) Interrupted developing process for a photoresist image
JPS632046A (ja) パタ−ン形成方法
JPS63200531A (ja) 半導体装置の製造方法
JP2001326153A (ja) レジストパターンの形成方法
JP2506637B2 (ja) パタ−ン形成方法
JP4017231B2 (ja) 化学増幅レジストの感度促進方法およびパターン形成方法
JPH0511652B2 (ja)
JPH0385544A (ja) レジストパターン形成方法
JPH02156244A (ja) パターン形成方法
JP2604573B2 (ja) 微細パターン形成方法
JPH02181910A (ja) レジストパターン形成方法
JPH01137634A (ja) 半導体装置の製造方法
JPS63133628A (ja) ポジ型フオトレジストの処理方法
JPH09171951A (ja) レジストパターンの形成方法
JPS62113141A (ja) フオトリソグラフイ法
JPH07201722A (ja) レジストパターン形成方法
JPS6156867B2 (ja)
JPS58200534A (ja) パタ−ン形成方法
JPH0750667B2 (ja) パタ−ン形成方法
JPH06188184A (ja) レジスト膜の加熱方法およびパターン形成方法
JPH01179043A (ja) フォトレジストパターンの形成方法