JP3228399B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3228399B2 JP3228399B2 JP23399995A JP23399995A JP3228399B2 JP 3228399 B2 JP3228399 B2 JP 3228399B2 JP 23399995 A JP23399995 A JP 23399995A JP 23399995 A JP23399995 A JP 23399995A JP 3228399 B2 JP3228399 B2 JP 3228399B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- liquid crystal
- crystal display
- video line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関
し、特に、ＴＦＴアレイと、ビデオ信号等のアナログデ
ータ信号のサンプリングを行うためのアナログスイッチ
を有するソース駆動回路とを一体に搭載した液晶表示装
置に関するものである。
し、特に、ＴＦＴアレイと、ビデオ信号等のアナログデ
ータ信号のサンプリングを行うためのアナログスイッチ
を有するソース駆動回路とを一体に搭載した液晶表示装
置に関するものである。
【０００２】
【従来の技術】従来から、液晶ディスプレイの小型化、
低コスト化を目的として周辺回路を液晶表示部分と一体
化させる技術がある。
低コスト化を目的として周辺回路を液晶表示部分と一体
化させる技術がある。
【０００３】図３はこのような構成のドライバ一体型液
晶表示装置の平面模式図を示す。図において、２００は
ドライバ一体型液晶表示装置で、そのガラス基板または
石英基板３１上には、ゲート駆動回路３２、ソース駆動
回路３３、及びＴＦＴアレイ部２４が形成されている。
該ＴＦＴアレイ部２４には、ゲート駆動回路３２から延
びる多数の平行なゲートバスライン１が配設され、ソー
ス駆動回路３３から延びる多数のソースバスライン２が
該ゲートバスライン１に直交して配設されている。そし
て各ゲートバスライン１の近傍にはこれと平行して付加
容量共通配線３が配設されている。
晶表示装置の平面模式図を示す。図において、２００は
ドライバ一体型液晶表示装置で、そのガラス基板または
石英基板３１上には、ゲート駆動回路３２、ソース駆動
回路３３、及びＴＦＴアレイ部２４が形成されている。
該ＴＦＴアレイ部２４には、ゲート駆動回路３２から延
びる多数の平行なゲートバスライン１が配設され、ソー
ス駆動回路３３から延びる多数のソースバスライン２が
該ゲートバスライン１に直交して配設されている。そし
て各ゲートバスライン１の近傍にはこれと平行して付加
容量共通配線３が配設されている。
【０００４】また、隣接する２本のゲートバスライン１
と、ソースバスライン２及び付加容量共通配線３とによ
り囲まれた矩形の領域のそれぞれには、絵素用ＴＦＴ３
５、絵素３６、及び付加容量３７が設けられている。Ｔ
ＦＴ３５のゲート電極は、ゲートバスライン１に接続さ
れ、そのソース電極はソースバスライン２に接続されて
いる。また、ＴＦＴ３５のドレイン電極に接続された絵
素電極と対向基板上の対向電極との間に液晶が封入さ
れ、上記絵素３６が構成されている。また、付加容量共
通配線３は対向電極と同じ電位の電極に接続されてい
る。
と、ソースバスライン２及び付加容量共通配線３とによ
り囲まれた矩形の領域のそれぞれには、絵素用ＴＦＴ３
５、絵素３６、及び付加容量３７が設けられている。Ｔ
ＦＴ３５のゲート電極は、ゲートバスライン１に接続さ
れ、そのソース電極はソースバスライン２に接続されて
いる。また、ＴＦＴ３５のドレイン電極に接続された絵
素電極と対向基板上の対向電極との間に液晶が封入さ
れ、上記絵素３６が構成されている。また、付加容量共
通配線３は対向電極と同じ電位の電極に接続されてい
る。
【０００５】ここで、ゲート駆動回路３２は、シフトレ
ジスタ３２ａとバッファ３２ｂとから構成されている。
また、ソース駆動回路３３は、シフトレジスタ３３ａ
と、バッファ３３ｂと、各ビデオライン５２，５４，５
６と、ビデオ信号のサンプリングを行うアナログスイッ
チアレイ３９とからなり、バッファ３３ｂからの出力は
アナログスイッチ３９ａのゲートに入力するようになっ
ている。なお３８は上記各ビデオラインの配置部であ
る。ここで、バッファ３３ｂは必ずしも必要ではなく、
シフトレジスタ３３ａの出力がそのままアナログスイッ
チ３９ａのゲートに入力するようにしてもよい。
ジスタ３２ａとバッファ３２ｂとから構成されている。
また、ソース駆動回路３３は、シフトレジスタ３３ａ
と、バッファ３３ｂと、各ビデオライン５２，５４，５
６と、ビデオ信号のサンプリングを行うアナログスイッ
チアレイ３９とからなり、バッファ３３ｂからの出力は
アナログスイッチ３９ａのゲートに入力するようになっ
ている。なお３８は上記各ビデオラインの配置部であ
る。ここで、バッファ３３ｂは必ずしも必要ではなく、
シフトレジスタ３３ａの出力がそのままアナログスイッ
チ３９ａのゲートに入力するようにしてもよい。
【０００６】
【発明が解決しようとする課題】以下、従来の液晶表示
装置における問題点について説明する。
装置における問題点について説明する。
【０００７】図４（ａ）は、図３におけるアナログスイ
ッチ及びビデオラインの配置部分のレイアウトを示す図
である。ただし、図４（ａ）では、図３とは上下の位置
関係が逆になっている。また、図４（ｂ）は、図４
（ａ）におけるｆ−ｆ線部分の断面構造を示す図であ
り、この部分の製造プロセスを簡単に説明する。
ッチ及びビデオラインの配置部分のレイアウトを示す図
である。ただし、図４（ａ）では、図３とは上下の位置
関係が逆になっている。また、図４（ｂ）は、図４
（ａ）におけるｆ−ｆ線部分の断面構造を示す図であ
り、この部分の製造プロセスを簡単に説明する。
【０００８】まず、絶縁基板３１上に多結晶シリコン薄
膜４１を形成し、その後ＣＶＤ法やスパッタリングを用
いて全面にゲート絶縁膜４２を形成する。次に、上記バ
ッファ３３ｂからアナログスイッチ３９ａヘの入力配線
部４３及びゲート電極４３ａ、及びビデオライン５２、
５４、５６からアナログスイッチ５１のソースへの信号
入力配線４４をＡｌ等の金属や多結晶シリコンを用いて
形成する。次に、ゲート電極上部からＰ+の注入を行
い、ゲート電極下部にノンドープのチャンネル領域４５
を形成する。その後、第１の層間絶縁膜４６を全面に形
成し、コンタクトホール４７を形成した後、電極４８、
４９及びビデオライン５２、５４、５６を形成する。該
電極４９は、ソースバスラインに接続されている。その
後、全面に第２の層間絶縁膜５０を形成する。なお、上
記信号入力配線４４の一端は、コンタクトホール５５を
介して、対応するビデオラインに接続されている。
膜４１を形成し、その後ＣＶＤ法やスパッタリングを用
いて全面にゲート絶縁膜４２を形成する。次に、上記バ
ッファ３３ｂからアナログスイッチ３９ａヘの入力配線
部４３及びゲート電極４３ａ、及びビデオライン５２、
５４、５６からアナログスイッチ５１のソースへの信号
入力配線４４をＡｌ等の金属や多結晶シリコンを用いて
形成する。次に、ゲート電極上部からＰ+の注入を行
い、ゲート電極下部にノンドープのチャンネル領域４５
を形成する。その後、第１の層間絶縁膜４６を全面に形
成し、コンタクトホール４７を形成した後、電極４８、
４９及びビデオライン５２、５４、５６を形成する。該
電極４９は、ソースバスラインに接続されている。その
後、全面に第２の層間絶縁膜５０を形成する。なお、上
記信号入力配線４４の一端は、コンタクトホール５５を
介して、対応するビデオラインに接続されている。
【０００９】図３及び図４に示されるように、ソースド
ライバ３３のバッフア３３ｂからの出力配線４３は、ビ
デオライン５２，５４，５６を跨いでアナログスイッチ
の制御入力，つまりアドレススイッチを構成するＴＦＴ
のゲートに至るようになっている。従って、この出力配
線４３と、ビデオラインとの交差部５８では、容量Ｃｇ
ｖが発生する。また、ビデオラインには、このビデオラ
インに信号を入力するための端子などによる寄生容量Ｃ
ｖｉｄｅｏが存在する。
ライバ３３のバッフア３３ｂからの出力配線４３は、ビ
デオライン５２，５４，５６を跨いでアナログスイッチ
の制御入力，つまりアドレススイッチを構成するＴＦＴ
のゲートに至るようになっている。従って、この出力配
線４３と、ビデオラインとの交差部５８では、容量Ｃｇ
ｖが発生する。また、ビデオラインには、このビデオラ
インに信号を入力するための端子などによる寄生容量Ｃ
ｖｉｄｅｏが存在する。
【００１０】これらの容量により、バッフア３３ｂから
の出力パルスの立上がり時、及び立ち下がり時に、ビデ
オラインの電位変動△Ｖｖｉｄｅｏが生じることとな
る。この△Ｖｖｉｄｅｏは、バッファ３３ｂからの出力
電圧をＶｂとすれば、 △Ｖｖｉｄｅｏ＝ＶｂｘＣｇｖ／（Ｃｇｖ＋Ｃｖｉｄｅ
ｏ） で表わされる。
の出力パルスの立上がり時、及び立ち下がり時に、ビデ
オラインの電位変動△Ｖｖｉｄｅｏが生じることとな
る。この△Ｖｖｉｄｅｏは、バッファ３３ｂからの出力
電圧をＶｂとすれば、 △Ｖｖｉｄｅｏ＝ＶｂｘＣｇｖ／（Ｃｇｖ＋Ｃｖｉｄｅ
ｏ） で表わされる。
【００１１】図５は、上記出力電圧Ｖｂと、該出力電圧
Ｖｂに対応した電位変動△Ｖｖｉｄｅｏとの関係を概略
的に示している。通常、バッファ３３ｂはその出力電圧
Ｖｂとして約１８Ｖの出力パルスが出力していることも
あり、ビデオラインには、２０ｍＶ程度の電位変動△Ｖ
ｖｉｄｅｏが生じている。このようにビデオラインの電
位変動が起こると、電位変動したタイミングＴ１におい
ては、変動したビデオ信号のサンプリングが行われるた
め正確な映像信号が絵素に書き込まれなくなり、特に中
間調を表示するときにはこの電位変動により表示品位が
落ちることになる。
Ｖｂに対応した電位変動△Ｖｖｉｄｅｏとの関係を概略
的に示している。通常、バッファ３３ｂはその出力電圧
Ｖｂとして約１８Ｖの出力パルスが出力していることも
あり、ビデオラインには、２０ｍＶ程度の電位変動△Ｖ
ｖｉｄｅｏが生じている。このようにビデオラインの電
位変動が起こると、電位変動したタイミングＴ１におい
ては、変動したビデオ信号のサンプリングが行われるた
め正確な映像信号が絵素に書き込まれなくなり、特に中
間調を表示するときにはこの電位変動により表示品位が
落ちることになる。
【００１２】なお、ビデオラインのノイズを低減させる
方法としては、たとえば特開平６−１１６８４号公報に
は、寄生容量の発生するおそれのある箇所にシールド配
線を設ける方法が記載されているが、この方法では十分
とは言えず、また、シールド配線を形成するプロセスが
必要となる。
方法としては、たとえば特開平６−１１６８４号公報に
は、寄生容量の発生するおそれのある箇所にシールド配
線を設ける方法が記載されているが、この方法では十分
とは言えず、また、シールド配線を形成するプロセスが
必要となる。
【００１３】本発明は上記のような問題点を解決するた
めになされたもので、ソース駆動回路のシフトレジスタ
あるいはバッファからの出力信号によるビデオラインで
の電位変動を、簡単な構成により回避あるいは低減する
ことができる液晶表示装置を得ることを目的とする。
めになされたもので、ソース駆動回路のシフトレジスタ
あるいはバッファからの出力信号によるビデオラインで
の電位変動を、簡単な構成により回避あるいは低減する
ことができる液晶表示装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】この発明（請求項１）に
係る液晶表示装置は、少なくとも絵素及び絵素用ＴＦＴ
をマトリクス状に配置してなるＴＦＴアレイと、該ＴＦ
Ｔアレイと一体に形成された、アナログデータ信号のサ
ンプリングを行うためのアナログスイッチを有するソー
ス駆動回路とを備えたドライバー一体型液晶表示装置で
ある。該液晶表示装置は、該ソース駆動回路を構成する
シフトレジスタもしくはバッファの近傍に配置され、該
アナログデータ信号としてのビデオ信号を伝送するビデ
オラインと、該シフトレジスタもしくはバッファの出力
から該アナログスイッチの制御入力までの配線部とを備
えている。そして、該配線部はこれと該ビデオラインと
の交差部を有しないものとなっている。そのことにより
上記目的が達成される。
係る液晶表示装置は、少なくとも絵素及び絵素用ＴＦＴ
をマトリクス状に配置してなるＴＦＴアレイと、該ＴＦ
Ｔアレイと一体に形成された、アナログデータ信号のサ
ンプリングを行うためのアナログスイッチを有するソー
ス駆動回路とを備えたドライバー一体型液晶表示装置で
ある。該液晶表示装置は、該ソース駆動回路を構成する
シフトレジスタもしくはバッファの近傍に配置され、該
アナログデータ信号としてのビデオ信号を伝送するビデ
オラインと、該シフトレジスタもしくはバッファの出力
から該アナログスイッチの制御入力までの配線部とを備
えている。そして、該配線部はこれと該ビデオラインと
の交差部を有しないものとなっている。そのことにより
上記目的が達成される。
【００１５】この発明（請求項２）は、請求項１記載の
液晶表示装置において、前記ビデオラインを、前記ＴＦ
Ｔアレイ内に配設されているソースバスラインと同一材
料で構成したものである。
液晶表示装置において、前記ビデオラインを、前記ＴＦ
Ｔアレイ内に配設されているソースバスラインと同一材
料で構成したものである。
【００１６】この発明（請求項３）は、請求項１または
２記載の液晶表示装置において、前記配線部を、前記ア
ナログスイッチを構成するＴＦＴ及び絵素用ＴＦＴのゲ
ート電極として用いる電極材料により構成したものであ
る。
２記載の液晶表示装置において、前記配線部を、前記ア
ナログスイッチを構成するＴＦＴ及び絵素用ＴＦＴのゲ
ート電極として用いる電極材料により構成したものであ
る。
【００１７】この発明（請求項４）は、請求項１ないし
３のいずれかに記載の液晶表示装置において、前記アナ
ログスイッチを構成するＴＦＴのドレインからソースバ
スラインまでの配線部を、該ソースバスラインの形成以
降のプロセスで使用される金属材料により構成したもの
である。
３のいずれかに記載の液晶表示装置において、前記アナ
ログスイッチを構成するＴＦＴのドレインからソースバ
スラインまでの配線部を、該ソースバスラインの形成以
降のプロセスで使用される金属材料により構成したもの
である。
【００１８】この発明（請求項５）に係る液晶表示装置
は、少なくとも絵素及び絵素用ＴＦＴをマトリクス状に
配置してなるＴＦＴアレイと、該ＴＦＴアレイと一体に
形成された、アナログデータ信号のサンプリングを行う
ためのアナログスイッチを有するソース駆動回路とを備
えたドライバー一体型液晶表示装置である。該液晶表示
装置は、該ソース駆動回路を構成するシフトレジスタも
しくはバッファの近傍に配置され、該アナログデータ信
号としてのビデオ信号を伝送するビデオラインと、該シ
フトレジスタもしくはバッファの出力からアナログスイ
ッチの制御入力までの配線部とを備えている。そして、
該配線部と該ビデオラインとの間に層間絶縁膜を有し、
該シフトレジスタもしくはバッファからの出力信号によ
る該ビデオラインでの電位変動を低減するべく、該ビデ
オラインは、分離部を有するビデオライン本体と、該分
離部を電気的に接続するビデオライン接続部とからな
り、該配線部とは該分離部にて交差するよう構成されて
いる。そのことにより上記目的が達成される。
は、少なくとも絵素及び絵素用ＴＦＴをマトリクス状に
配置してなるＴＦＴアレイと、該ＴＦＴアレイと一体に
形成された、アナログデータ信号のサンプリングを行う
ためのアナログスイッチを有するソース駆動回路とを備
えたドライバー一体型液晶表示装置である。該液晶表示
装置は、該ソース駆動回路を構成するシフトレジスタも
しくはバッファの近傍に配置され、該アナログデータ信
号としてのビデオ信号を伝送するビデオラインと、該シ
フトレジスタもしくはバッファの出力からアナログスイ
ッチの制御入力までの配線部とを備えている。そして、
該配線部と該ビデオラインとの間に層間絶縁膜を有し、
該シフトレジスタもしくはバッファからの出力信号によ
る該ビデオラインでの電位変動を低減するべく、該ビデ
オラインは、分離部を有するビデオライン本体と、該分
離部を電気的に接続するビデオライン接続部とからな
り、該配線部とは該分離部にて交差するよう構成されて
いる。そのことにより上記目的が達成される。
【００１９】この発明（請求項６）は、請求項５記載の
液晶表示装置において、前記ＴＦＴアレイ内に、各絵素
にビデオ信号を供給するソースバスラインを設け、前記
ビデオライン本体を、該ソースバスラインと同一材料に
より構成し、かつ前記ビデオライン接続部を、ソースバ
スラインの形成工程以降の工程で用いられる導電性材料
から構成したものである。
液晶表示装置において、前記ＴＦＴアレイ内に、各絵素
にビデオ信号を供給するソースバスラインを設け、前記
ビデオライン本体を、該ソースバスラインと同一材料に
より構成し、かつ前記ビデオライン接続部を、ソースバ
スラインの形成工程以降の工程で用いられる導電性材料
から構成したものである。
【００２０】この発明（請求項７）は、請求項５または
６記載の液晶表示装置において、前記シフトレジスタも
しくはバッファ出力からアナログスイッチの制御入力ま
での配線部を、前記アナログスイッチを構成するＴＦＴ
及び絵素用ＴＦＴのゲート電極として用いる電極材料に
より構成したものである。
６記載の液晶表示装置において、前記シフトレジスタも
しくはバッファ出力からアナログスイッチの制御入力ま
での配線部を、前記アナログスイッチを構成するＴＦＴ
及び絵素用ＴＦＴのゲート電極として用いる電極材料に
より構成したものである。
【００２１】この発明（請求項８）に係る液晶表示装置
は、少なくとも絵素及び絵素用ＴＦＴをマトリクス状に
配置してなるＴＦＴアレイと、該ＴＦＴアレイと一体に
形成された、アナログデータ信号のサンプリングを行う
ためのアナログスイッチを有するソース駆動回路とを備
えたドライバー一体型液晶表示装置である。該液晶表示
装置は、該ソース駆動回路を構成するシフトレジスタも
しくはバッファの近傍に配置され、該アナログデータ信
号としてのビデオ信号を伝送するビデオラインと、該ソ
ース駆動回路を構成するシフトレジスタもしくはバッフ
ァの出力からアナログスイッチの制御入力までの配線と
を備えている。そして、該シフトレジスタもしくはバッ
ファからの出力信号による該ビデオラインでの電位変動
を低減するべく、該ビデオラインは、これと該配線との
交差部ではその他の部分にくらべて配線幅が狭くなって
いる。そのことにより上記目的が達成される。
は、少なくとも絵素及び絵素用ＴＦＴをマトリクス状に
配置してなるＴＦＴアレイと、該ＴＦＴアレイと一体に
形成された、アナログデータ信号のサンプリングを行う
ためのアナログスイッチを有するソース駆動回路とを備
えたドライバー一体型液晶表示装置である。該液晶表示
装置は、該ソース駆動回路を構成するシフトレジスタも
しくはバッファの近傍に配置され、該アナログデータ信
号としてのビデオ信号を伝送するビデオラインと、該ソ
ース駆動回路を構成するシフトレジスタもしくはバッフ
ァの出力からアナログスイッチの制御入力までの配線と
を備えている。そして、該シフトレジスタもしくはバッ
ファからの出力信号による該ビデオラインでの電位変動
を低減するべく、該ビデオラインは、これと該配線との
交差部ではその他の部分にくらべて配線幅が狭くなって
いる。そのことにより上記目的が達成される。
【００２２】この発明（請求項９）は、請求項８記載の
液晶表示装置において、前記ＴＦＴアレイ内に、各絵素
にビデオ信号を供給するソースバスラインを設け、前記
ビデオラインを、該ソースバスラインと同一材料で構成
したものである。
液晶表示装置において、前記ＴＦＴアレイ内に、各絵素
にビデオ信号を供給するソースバスラインを設け、前記
ビデオラインを、該ソースバスラインと同一材料で構成
したものである。
【００２３】この発明（請求項１０）は、請求項８また
は９記載の液晶表示装置において、前記シフトレジスタ
もしくはバッファの出力からアナログスイッチの制御入
力までの配線部を、前記アナログスイッチを構成するト
ランジスタ及び絵素用ＴＦＴのゲート電極として用いる
電極材料により構成したものである。
は９記載の液晶表示装置において、前記シフトレジスタ
もしくはバッファの出力からアナログスイッチの制御入
力までの配線部を、前記アナログスイッチを構成するト
ランジスタ及び絵素用ＴＦＴのゲート電極として用いる
電極材料により構成したものである。
【００２４】以下、作用について説明する。
【００２５】本発明（請求項１）においては、ソース駆
動回路を構成するシフトレジスタもしくはバッファの出
力からアナログスイッチの制御入力までの配線部を、ビ
デオラインとの間で交差部を有しない構成としたので、
ソース駆動回路のシフトレジスタあるいはバッファから
の出力信号によるビデオラインでの電位変動が生ずるこ
とがなくなり、該電位変動による表示品位の低下を防止
できる。また、アナログスイッチとビデオラインの配置
変更等の簡単な仕様変更により、上記配線部を、ビデオ
ラインとの交差部を有しない構成とすることができる。
動回路を構成するシフトレジスタもしくはバッファの出
力からアナログスイッチの制御入力までの配線部を、ビ
デオラインとの間で交差部を有しない構成としたので、
ソース駆動回路のシフトレジスタあるいはバッファから
の出力信号によるビデオラインでの電位変動が生ずるこ
とがなくなり、該電位変動による表示品位の低下を防止
できる。また、アナログスイッチとビデオラインの配置
変更等の簡単な仕様変更により、上記配線部を、ビデオ
ラインとの交差部を有しない構成とすることができる。
【００２６】また、該ＴＦＴアレイと該ソース駆動回路
とは一体構成であるため、液晶表示装置の小型化を図れ
るとともに、ＴＦＴアレイとソース駆動回路とで、多く
の部分をまとめて形成することにより、プロセスの簡略
化を図れる。
とは一体構成であるため、液晶表示装置の小型化を図れ
るとともに、ＴＦＴアレイとソース駆動回路とで、多く
の部分をまとめて形成することにより、プロセスの簡略
化を図れる。
【００２７】この発明（請求項２）においては、上記液
晶表示装置において、前記ビデオラインを、前記ＴＦＴ
アレイ内に配設されているソースバスラインと同一材料
で構成しているので、ビデオライン及びソースバスライ
ンを同一の導電性膜のパターニングにより同時に形成で
き、製造プロセスの簡略化を図ることができる。
晶表示装置において、前記ビデオラインを、前記ＴＦＴ
アレイ内に配設されているソースバスラインと同一材料
で構成しているので、ビデオライン及びソースバスライ
ンを同一の導電性膜のパターニングにより同時に形成で
き、製造プロセスの簡略化を図ることができる。
【００２８】この発明（請求項３）においては、前記配
線部を、前記アナログスイッチを構成するＴＦＴ及び絵
素用ＴＦＴのゲート電極として用いる電極材料により構
成しているので、該配線部を、工程の増加を招くことな
く、各ＴＦＴのゲート電極の形成工程により形成するこ
とができる。
線部を、前記アナログスイッチを構成するＴＦＴ及び絵
素用ＴＦＴのゲート電極として用いる電極材料により構
成しているので、該配線部を、工程の増加を招くことな
く、各ＴＦＴのゲート電極の形成工程により形成するこ
とができる。
【００２９】この発明（請求項４）においては、前記ア
ナログスイッチを構成するトランジスタのドレインから
ソースバスラインまでの配線部を、該ソースバスライン
の形成以降のプロセスで使用される金属材料により構成
しているので、該配線部を、ソースバスラインの形成工
程以降の他の配線形成工程にて形成できる。
ナログスイッチを構成するトランジスタのドレインから
ソースバスラインまでの配線部を、該ソースバスライン
の形成以降のプロセスで使用される金属材料により構成
しているので、該配線部を、ソースバスラインの形成工
程以降の他の配線形成工程にて形成できる。
【００３０】この発明（請求項５）においては、ビデオ
ラインを、分離部を有するビデオライン本体と、該分離
部を電気的に接続するビデオライン接続部とからなり、
シフトレジスタもしくはバッファの出力からアナログス
イッチの制御入力までの配線部とは該分離部にて交差す
るよう構成したので、該配線部とビデオラインとの交差
部では、これらの間に介在する絶縁膜の層厚を厚くでき
る。これにより交差部での容量を低減して、ビデオライ
ンの電位変動を抑えることができ、表示品位の低下を抑
えることができる。また、該ＴＦＴアレイと該ソース駆
動回路とは一体構成であるため、上記請求項１の発明と
同様、液晶表示装置の小型化、及びプロセスの簡略化を
図れる。
ラインを、分離部を有するビデオライン本体と、該分離
部を電気的に接続するビデオライン接続部とからなり、
シフトレジスタもしくはバッファの出力からアナログス
イッチの制御入力までの配線部とは該分離部にて交差す
るよう構成したので、該配線部とビデオラインとの交差
部では、これらの間に介在する絶縁膜の層厚を厚くでき
る。これにより交差部での容量を低減して、ビデオライ
ンの電位変動を抑えることができ、表示品位の低下を抑
えることができる。また、該ＴＦＴアレイと該ソース駆
動回路とは一体構成であるため、上記請求項１の発明と
同様、液晶表示装置の小型化、及びプロセスの簡略化を
図れる。
【００３１】この発明（請求項６）においては、ビデオ
ライン本体を、ソースバスラインと同一材料により構成
し、かつビデオライン接続部を、ソースバスラインの形
成工程以降の工程で用いられる導電性材料から構成して
いるので、ビデオライン本体を、ソースバスラインの形
成工程にて、また、ビデオライン接続部を、ソースバス
ラインの形成工程以降の他の配線形成工程にて形成でき
る。
ライン本体を、ソースバスラインと同一材料により構成
し、かつビデオライン接続部を、ソースバスラインの形
成工程以降の工程で用いられる導電性材料から構成して
いるので、ビデオライン本体を、ソースバスラインの形
成工程にて、また、ビデオライン接続部を、ソースバス
ラインの形成工程以降の他の配線形成工程にて形成でき
る。
【００３２】この発明（請求項７）においては、シフト
レジスタもしくはバッファの出力からアナログスイッチ
の制御入力までの配線部を、アナログスイッチを構成す
るＴＦＴ及び絵素用ＴＦＴのゲート電極として用いる電
極材料により構成しているので、該配線部を、工程の増
加を招くことなく、各ＴＦＴのゲート電極の形成工程に
より形成することができる。
レジスタもしくはバッファの出力からアナログスイッチ
の制御入力までの配線部を、アナログスイッチを構成す
るＴＦＴ及び絵素用ＴＦＴのゲート電極として用いる電
極材料により構成しているので、該配線部を、工程の増
加を招くことなく、各ＴＦＴのゲート電極の形成工程に
より形成することができる。
【００３３】この発明（請求項８）においては、ビデオ
ラインを、ソース駆動回路のシフトレジスタもしくはバ
ッファの出力からアナログスイッチの制御入力までの配
線との交差部では、その他の部分にくらべて配線幅が狭
い構造としているので、ビデオラインの、該配線と対向
する部分の面積が低減することとなる。これにより該交
差部での容量を低減して、ビデオラインの電位変動を抑
えることができ、表示品位の低下を抑えることができ
る。また、該ＴＦＴアレイと該ソース駆動回路とは一体
構成であるため、上記請求項１の発明と同様、液晶表示
装置の小型化、及びプロセスの簡略化を図れる。
ラインを、ソース駆動回路のシフトレジスタもしくはバ
ッファの出力からアナログスイッチの制御入力までの配
線との交差部では、その他の部分にくらべて配線幅が狭
い構造としているので、ビデオラインの、該配線と対向
する部分の面積が低減することとなる。これにより該交
差部での容量を低減して、ビデオラインの電位変動を抑
えることができ、表示品位の低下を抑えることができ
る。また、該ＴＦＴアレイと該ソース駆動回路とは一体
構成であるため、上記請求項１の発明と同様、液晶表示
装置の小型化、及びプロセスの簡略化を図れる。
【００３４】この発明（請求項９）においては、ビデオ
ラインを、ソースバスラインと同一材料で構成している
ので、ビデオライン及びソースバスラインを同一の導電
性膜のパターニングにより同時に形成でき、製造プロセ
スの簡略化を図ることができる。
ラインを、ソースバスラインと同一材料で構成している
ので、ビデオライン及びソースバスラインを同一の導電
性膜のパターニングにより同時に形成でき、製造プロセ
スの簡略化を図ることができる。
【００３５】この発明（請求項１０）においては、シフ
トレジスタもしくはバッファの出力からアナログスイッ
チの制御入力までの配線部を、アナログスイッチを構成
するＴＦＴ及び絵素用ＴＦＴのゲート電極として用いる
電極材料により構成しているので、該配線部を、工程の
増加を招くことなく、各ＴＦＴのゲート電極の形成工程
により形成することができる。
トレジスタもしくはバッファの出力からアナログスイッ
チの制御入力までの配線部を、アナログスイッチを構成
するＴＦＴ及び絵素用ＴＦＴのゲート電極として用いる
電極材料により構成しているので、該配線部を、工程の
増加を招くことなく、各ＴＦＴのゲート電極の形成工程
により形成することができる。
【００３６】
（実施の形態１）図１は本発明の実施形態１による液晶
表示装置の構成を説明するための模式図であり、図にお
いて、図３と同一符号は従来の液晶表示装置と同一のも
のを示している。１００は本実施形態１の液晶表示装置
で、この液晶表示装置１００を構成するソース駆動回路
１３３では、シフトレジスタ３３ａ及びバッファ３３ｂ
の配置領域と、各ビデオライン２１２，２１４，２１６
の配置領域１３８との間に、アナログスイッチアレイ１
３９が配置されている。つまり、本実施形態１では、図
１に示すように、バッファ３３ｂからの出力配線２０３
は、ビデオライン２１２，２１４，２１６と交差するこ
となく、アナログスイッチ２１１を構成するＴＦＴのゲ
ート４３ａにつながっており、アナログスイッチ２１１
としてのＴＦＴのドレインからソースバスライン２まで
の配線２０９がビデオライン２１２，２１４，２１６と
交差している。
表示装置の構成を説明するための模式図であり、図にお
いて、図３と同一符号は従来の液晶表示装置と同一のも
のを示している。１００は本実施形態１の液晶表示装置
で、この液晶表示装置１００を構成するソース駆動回路
１３３では、シフトレジスタ３３ａ及びバッファ３３ｂ
の配置領域と、各ビデオライン２１２，２１４，２１６
の配置領域１３８との間に、アナログスイッチアレイ１
３９が配置されている。つまり、本実施形態１では、図
１に示すように、バッファ３３ｂからの出力配線２０３
は、ビデオライン２１２，２１４，２１６と交差するこ
となく、アナログスイッチ２１１を構成するＴＦＴのゲ
ート４３ａにつながっており、アナログスイッチ２１１
としてのＴＦＴのドレインからソースバスライン２まで
の配線２０９がビデオライン２１２，２１４，２１６と
交差している。
【００３７】図２（ａ）は、図１のソースドライバ部
（ソース駆動回路）における、バッファの出力配線、ア
ナログスイッチ、及びビデオラインのレイアウトを示す
図、図２（ｂ）は図２（ａ）におけるｇ−ｇ線部分の断
面構造を示している。図において、図４（ａ），（ｂ）
と同一符号は、従来のものと同一のものを示している。
上記アナログスイッチ２１１のソース及びドレイン電極
が電極４８及び４９を介して、ゲート電極４３ａと同一
材料からなる配線４４ａ，４４ｂに接続されている。
（ソース駆動回路）における、バッファの出力配線、ア
ナログスイッチ、及びビデオラインのレイアウトを示す
図、図２（ｂ）は図２（ａ）におけるｇ−ｇ線部分の断
面構造を示している。図において、図４（ａ），（ｂ）
と同一符号は、従来のものと同一のものを示している。
上記アナログスイッチ２１１のソース及びドレイン電極
が電極４８及び４９を介して、ゲート電極４３ａと同一
材料からなる配線４４ａ，４４ｂに接続されている。
【００３８】ソースドライバ１３３のバッファ３３ｂか
らの出力配線２０３は、ビデオライン２１２，２１４，
２１６と交差せずにアナログスイッチ２１１の制御入
力，つまり該アナログスイッチを構成するＴＦＴのゲー
ト４３ａにつながっており、ＴＦＴのゲート電極材料に
より形成されている。
らの出力配線２０３は、ビデオライン２１２，２１４，
２１６と交差せずにアナログスイッチ２１１の制御入
力，つまり該アナログスイッチを構成するＴＦＴのゲー
ト４３ａにつながっており、ＴＦＴのゲート電極材料に
より形成されている。
【００３９】また、アナログスイッチ２１１のソースに
ビデオ信号を供給しているビデオライン２１２，２１
４，２１６は、ＴＦＴアレイ部２４におけるソースバス
ライン２と同一材料で形成されている。通常は、ビデオ
ラインの構成材料には、その遅延を防ぐために低抵抗の
Ａｌが使用される。
ビデオ信号を供給しているビデオライン２１２，２１
４，２１６は、ＴＦＴアレイ部２４におけるソースバス
ライン２と同一材料で形成されている。通常は、ビデオ
ラインの構成材料には、その遅延を防ぐために低抵抗の
Ａｌが使用される。
【００４０】上記ビデオラインがソースバスラインと同
一材料で形成されるため、基板上面から見てビデオライ
ンを跨ぐように形成される、アナログスイッチのドレイ
ンからソースバスラインまでの配線２０９は、ゲート電
極と同一材料により形成されている。該配線２０９の一
端は、上記配線４４ｂに接続され、その他端は、表示部
近傍においてコンタクトホールを介してソースバスライ
ンに接続されている。また、アナログスイッチのソース
からビデオラインまでの配線２０４の一端は、上記配線
４４ａに接続され、その他端は、コンタクトホール２０
１を介して対応するビデオラインに接続されている。
一材料で形成されるため、基板上面から見てビデオライ
ンを跨ぐように形成される、アナログスイッチのドレイ
ンからソースバスラインまでの配線２０９は、ゲート電
極と同一材料により形成されている。該配線２０９の一
端は、上記配線４４ｂに接続され、その他端は、表示部
近傍においてコンタクトホールを介してソースバスライ
ンに接続されている。また、アナログスイッチのソース
からビデオラインまでの配線２０４の一端は、上記配線
４４ａに接続され、その他端は、コンタクトホール２０
１を介して対応するビデオラインに接続されている。
【００４１】ここで、配線２０４及び２０９は、ソース
バスライン形成以降の工程で使用される金属（たとえば
ＴｉＷ）により形成することも可能である。
バスライン形成以降の工程で使用される金属（たとえば
ＴｉＷ）により形成することも可能である。
【００４２】上記アナログスイッチ２１１でサンプリン
グされたビデオ信号は、ビデオラインを乗り越えて配線
２０９により表示部のＴＦＴアレイ２４のソースバスラ
イン２に供給され、その後絵素に書き込まれるようにな
っている。
グされたビデオ信号は、ビデオラインを乗り越えて配線
２０９により表示部のＴＦＴアレイ２４のソースバスラ
イン２に供給され、その後絵素に書き込まれるようにな
っている。
【００４３】ここで、上記バッファ３３ｂからの出力電
圧は１８Ｖ程度であり、該バッファ３３ｂの出力配線が
ビデオラインと交差したレイアウトとすると、前述した
理由でビデオラインにノイズがのってしまい、この影響
で表示品位が落ちることになる。
圧は１８Ｖ程度であり、該バッファ３３ｂの出力配線が
ビデオラインと交差したレイアウトとすると、前述した
理由でビデオラインにノイズがのってしまい、この影響
で表示品位が落ちることになる。
【００４４】その代わりに、上記のようにアナログスイ
ッチのドレイン電極からソースバスラインヘの配線２０
９と、ビデオラインとを交差させたレイアウトとするこ
とにより、アナログスイッチのドレイン部からの出力配
線とビデオラインとの交差部２１８に容量Ｃｄｖ、及び
アナログスイッチのソース部からの配線とビデオライン
との間に容量Ｃｓｖ（＝Ｃｄｖ）が発生するが、ビデオ
ラインの電圧は、（中心電圧）±４Ｖとバッファからの
出力電圧に比べて電位変動が小さいのでビデオラインに
は、ほとんどノイズがのらない。よって、表示部には、
正確なビデオ信号を供給することができる。
ッチのドレイン電極からソースバスラインヘの配線２０
９と、ビデオラインとを交差させたレイアウトとするこ
とにより、アナログスイッチのドレイン部からの出力配
線とビデオラインとの交差部２１８に容量Ｃｄｖ、及び
アナログスイッチのソース部からの配線とビデオライン
との間に容量Ｃｓｖ（＝Ｃｄｖ）が発生するが、ビデオ
ラインの電圧は、（中心電圧）±４Ｖとバッファからの
出力電圧に比べて電位変動が小さいのでビデオラインに
は、ほとんどノイズがのらない。よって、表示部には、
正確なビデオ信号を供給することができる。
【００４５】従って、製造プロセスの増加もなく、単な
るレイアウトの変更のみで表示品位の高い液晶表示装置
が実現できる。
るレイアウトの変更のみで表示品位の高い液晶表示装置
が実現できる。
【００４６】なお、上記実施の形態１では、シフトレジ
スタの出力をバッファを介してアナログスイッチの制御
入力に供給する場合を示したが、場合によっては、シフ
トレジスタの出力（その電圧は１８Ｖ程度である。）
を、直接アナログスイッチに供給するようにしてもよ
く、この場合も上記実施の形態１と同様の効果が得られ
る。
スタの出力をバッファを介してアナログスイッチの制御
入力に供給する場合を示したが、場合によっては、シフ
トレジスタの出力（その電圧は１８Ｖ程度である。）
を、直接アナログスイッチに供給するようにしてもよ
く、この場合も上記実施の形態１と同様の効果が得られ
る。
【００４７】（実施の形態２）図６（ａ）は本発明の実
施形態２による液晶表示装置におけるアナログスイッ
チ，及びビデオラインのレイアウトを示す図である。こ
の場合、液晶表示装置の等価回路及びその各回路部分の
基板上での配置としては、図３に示す従来のものと同様
になる。また、図６（ｂ）は、図６（ａ）におけるｈ−
ｈ線部分の断面構造を示しており、図６中、図４と同一
符号は従来の液晶表示装置と同一のものを示している。
施形態２による液晶表示装置におけるアナログスイッ
チ，及びビデオラインのレイアウトを示す図である。こ
の場合、液晶表示装置の等価回路及びその各回路部分の
基板上での配置としては、図３に示す従来のものと同様
になる。また、図６（ｂ）は、図６（ａ）におけるｈ−
ｈ線部分の断面構造を示しており、図６中、図４と同一
符号は従来の液晶表示装置と同一のものを示している。
【００４８】本実施形態２においては、ビデオライン５
２、５４、５６それぞれを、分離部９１ａを有するビデ
オライン本体９１と、該分離部９１ａを電気的に接続す
る接続部９３とから構成し、ビデオライン分離部におい
てバッファ３３ｂからの出力配線４３とビデオライン５
２，５４，５６とが交差するようにしている。ここで、
出力配線４３はゲート電極材料により構成されている。
２、５４、５６それぞれを、分離部９１ａを有するビデ
オライン本体９１と、該分離部９１ａを電気的に接続す
る接続部９３とから構成し、ビデオライン分離部におい
てバッファ３３ｂからの出力配線４３とビデオライン５
２，５４，５６とが交差するようにしている。ここで、
出力配線４３はゲート電極材料により構成されている。
【００４９】本実施形態において、ビデオライン本体９
１は、従来の液晶表示装置におけるビデオラインと同じ
金属材料、つまり、ソースバスラインを構成する金属材
料により形成されている。また該ビデオライン本体９１
は、その上にデポジションされた第２の層間絶縁膜５０
により覆われており、該本体９１の分離部９１ａは、第
２の層間絶縁膜５０に設けたコンタクトホール５０ａを
通してビデオライン接続部９３により電気的に接続され
ている。このビデオライン接続部９３は、第２の層間絶
縁膜５０のデポジション後に形成される金属膜により構
成されている。図７は、本実施形態２の液晶表示装置の
ＴＦＴアレイ部における絵素用ＴＦＴの断面構造を示
す。この絵素用ＴＦＴの形成プロセスは、ソースドレイ
ン電極４８、４９を形成した後、第２の層間絶縁膜５０
を形成するまでは、アナログスイッチを構成するＴＦＴ
の形成プロセスと同様であるが、絵素用ＴＦＴの場合
は、第２の層間絶縁膜にさらにコンタクトホール８０を
形成し、その後ＩＴＯなどの透明導電膜を用いて絵素電
極８２を形成している。また、ドレイン電極４９と絵素
電極８２のオーミックコンタクトをとるために、これら
の間には通常ＴｉＷなどの金属８１を介在させている。
１は、従来の液晶表示装置におけるビデオラインと同じ
金属材料、つまり、ソースバスラインを構成する金属材
料により形成されている。また該ビデオライン本体９１
は、その上にデポジションされた第２の層間絶縁膜５０
により覆われており、該本体９１の分離部９１ａは、第
２の層間絶縁膜５０に設けたコンタクトホール５０ａを
通してビデオライン接続部９３により電気的に接続され
ている。このビデオライン接続部９３は、第２の層間絶
縁膜５０のデポジション後に形成される金属膜により構
成されている。図７は、本実施形態２の液晶表示装置の
ＴＦＴアレイ部における絵素用ＴＦＴの断面構造を示
す。この絵素用ＴＦＴの形成プロセスは、ソースドレイ
ン電極４８、４９を形成した後、第２の層間絶縁膜５０
を形成するまでは、アナログスイッチを構成するＴＦＴ
の形成プロセスと同様であるが、絵素用ＴＦＴの場合
は、第２の層間絶縁膜にさらにコンタクトホール８０を
形成し、その後ＩＴＯなどの透明導電膜を用いて絵素電
極８２を形成している。また、ドレイン電極４９と絵素
電極８２のオーミックコンタクトをとるために、これら
の間には通常ＴｉＷなどの金属８１を介在させている。
【００５０】従って、ビデオライン接続部９３は、金属
８１もしくは絵素電極８２と同材料により形成すること
ができるが、絵素電極８２よりも金属８１のほうが低抵
抗であるので金属８１によりビデオライン接続部９３を
形成したほうが望ましい。
８１もしくは絵素電極８２と同材料により形成すること
ができるが、絵素電極８２よりも金属８１のほうが低抵
抗であるので金属８１によりビデオライン接続部９３を
形成したほうが望ましい。
【００５１】本実施形態においては、バッファ３３ｂか
らの出力配線４３とビデオライン接続部９３との間に２
つの層間絶縁膜４６，５０を有するので、仮に２つの層
間絶縁膜の膜厚が同一であったとしても、交差部５８に
おけるバッファ３３ｂからの出力配線４３とビデオライ
ンとの間に形成される容量は、従来の構成に比べて１／
２に低減される。これにより、ビデオラインの電位変動
による表示品位の低下を抑制できる。
らの出力配線４３とビデオライン接続部９３との間に２
つの層間絶縁膜４６，５０を有するので、仮に２つの層
間絶縁膜の膜厚が同一であったとしても、交差部５８に
おけるバッファ３３ｂからの出力配線４３とビデオライ
ンとの間に形成される容量は、従来の構成に比べて１／
２に低減される。これにより、ビデオラインの電位変動
による表示品位の低下を抑制できる。
【００５２】また、この実施形態２では、ビデオライン
５２、５４、５６それぞれを、分離部９１ａを有するビ
デオライン本体と、該分離部９１ａを電気的に接続する
接続部９３とから構成し、該分離部においてバッファか
らの出力配線とビデオラインとが交差するようにしてい
るので、製造プロセスの増加もなく、アナログスイッチ
やビデオラインのレイアウトの変更もなく、ビデオライ
ンの断面構造の変更のみで表示品位の高い液晶表示装置
が実現できる。
５２、５４、５６それぞれを、分離部９１ａを有するビ
デオライン本体と、該分離部９１ａを電気的に接続する
接続部９３とから構成し、該分離部においてバッファか
らの出力配線とビデオラインとが交差するようにしてい
るので、製造プロセスの増加もなく、アナログスイッチ
やビデオラインのレイアウトの変更もなく、ビデオライ
ンの断面構造の変更のみで表示品位の高い液晶表示装置
が実現できる。
【００５３】（実施の形態３）図８は、本発明の実施の
形態３によるアナログスイッチ，及びビデオラインのレ
イアウトを示す。図において、図４（ａ）と同一符号は
従来の液晶表示装置と同一のものを示している。５２
ａ、５４ａ、５６ａは本実施形態３におけるビデオライ
ンで、ソースバスラインと同一材料により構成されてい
る。また、ここでは、バッファ３３ｂからの出力配線４
３とこれらのビデオラインとの間に生ずる容量を低減す
るために、これらの交差部５８におけるビデオラインの
幅を、該交差部以外の部分の幅の１／２としている。な
お、本実施形態においても、上記出力配線４３は、ゲー
ト電極材料により構成されている。
形態３によるアナログスイッチ，及びビデオラインのレ
イアウトを示す。図において、図４（ａ）と同一符号は
従来の液晶表示装置と同一のものを示している。５２
ａ、５４ａ、５６ａは本実施形態３におけるビデオライ
ンで、ソースバスラインと同一材料により構成されてい
る。また、ここでは、バッファ３３ｂからの出力配線４
３とこれらのビデオラインとの間に生ずる容量を低減す
るために、これらの交差部５８におけるビデオラインの
幅を、該交差部以外の部分の幅の１／２としている。な
お、本実施形態においても、上記出力配線４３は、ゲー
ト電極材料により構成されている。
【００５４】上記ビデオラインは通常低抵抗のＡｌなど
を用いて形成されるので、上記のように交差部５８でそ
の幅が他の部分の１／２になったとしても抵抗の問題は
無い。
を用いて形成されるので、上記のように交差部５８でそ
の幅が他の部分の１／２になったとしても抵抗の問題は
無い。
【００５５】このようにビデオラインを、バッファ３３
ｂからの出力配線４３との交差部にて細くすることによ
り、交差部５８の容量を低減とすることができ、出力配
線４３に出力されるパルスの、ビデオラインへの影響を
小さくすることができる。
ｂからの出力配線４３との交差部にて細くすることによ
り、交差部５８の容量を低減とすることができ、出力配
線４３に出力されるパルスの、ビデオラインへの影響を
小さくすることができる。
【００５６】また、上記交差部５８において、出力配線
４３の幅を小さくすれば、該出力配線４３とビデオライ
ンとの交差部で形成される容量をさらに低減することが
できる。
４３の幅を小さくすれば、該出力配線４３とビデオライ
ンとの交差部で形成される容量をさらに低減することが
できる。
【００５７】この実施の形態３では、製造プロセスの増
加もなく、アナログスイッチやビデオラインのレイアウ
トの変更もなく、ビデオラインの配線幅を選択的に狭く
することにより表示品位の高い液晶表示装置が実現でき
る。
加もなく、アナログスイッチやビデオラインのレイアウ
トの変更もなく、ビデオラインの配線幅を選択的に狭く
することにより表示品位の高い液晶表示装置が実現でき
る。
【００５８】なお、上記実施形態２及び３では、シフト
レジスタの出力をバッファを介してアナログスイッチの
制御入力に供給する場合を示したが、場合によっては、
シフトレジスタの出力（その電圧は１８Ｖ程度であ
る。）を、直接アナログスイッチに供給するようにして
もよく、この場合も上記実施の形態と同様の効果が得ら
れる。
レジスタの出力をバッファを介してアナログスイッチの
制御入力に供給する場合を示したが、場合によっては、
シフトレジスタの出力（その電圧は１８Ｖ程度であ
る。）を、直接アナログスイッチに供給するようにして
もよく、この場合も上記実施の形態と同様の効果が得ら
れる。
【００５９】また、上述した本発明の各実施形態におい
ては、片チャンネル（ＮＭＯＳもしくはＰＭＯＳ）のＴ
ＦＴからなるアナログスイッチが示されているが、本発
明は、ＣＭＯＳ構成のアナログスイッチにも適用でき
る。
ては、片チャンネル（ＮＭＯＳもしくはＰＭＯＳ）のＴ
ＦＴからなるアナログスイッチが示されているが、本発
明は、ＣＭＯＳ構成のアナログスイッチにも適用でき
る。
【００６０】
【発明の効果】以上のように、本発明によれば、ソース
駆動回路を構成するシフトレジスタもしくはバッファの
出力からアナログスイッチの制御入力までの配線部を、
ビデオラインとの間で交差部を有しない構成としたの
で、ソース駆動回路のシフトレジスタもしくはバッファ
からの高電圧の出力によるビデオラインの電位変動が生
じることがなくなり、これにより、該ビデオラインの電
位変動による表示品位の低下を防止することができる。
駆動回路を構成するシフトレジスタもしくはバッファの
出力からアナログスイッチの制御入力までの配線部を、
ビデオラインとの間で交差部を有しない構成としたの
で、ソース駆動回路のシフトレジスタもしくはバッファ
からの高電圧の出力によるビデオラインの電位変動が生
じることがなくなり、これにより、該ビデオラインの電
位変動による表示品位の低下を防止することができる。
【００６１】本発明によれば、ソース駆動回路における
シフトレジスタもしくはバッファの出力からアナログス
イッチの制御入力までの配線部を、アナログスイッチを
構成するＴＦＴ及び絵素用ＴＦＴのゲート電極として用
いる電極材料により構成しているので、該配線部を、工
程の増加を招くことなく、各ＴＦＴのゲート電極の形成
工程により形成することができる。
シフトレジスタもしくはバッファの出力からアナログス
イッチの制御入力までの配線部を、アナログスイッチを
構成するＴＦＴ及び絵素用ＴＦＴのゲート電極として用
いる電極材料により構成しているので、該配線部を、工
程の増加を招くことなく、各ＴＦＴのゲート電極の形成
工程により形成することができる。
【００６２】本発明によれば、ビデオラインを、分離部
を有するビデオライン本体と、該分離部を電気的に接続
するビデオライン接続部とから構成し、ビデオライン分
離部においてバッファからの出力配線とビデオラインと
が交差するようにしているので、上記交差部では、配線
部とビデオラインとの間での絶縁膜の層厚の増大によ
り、該交差部で形成される配線部とビデオラインの間の
容量を低減させることができ、これによりビデオライン
の電位変動を抑えて、表示品位の低下を抑制できる。し
かも、この際、製造プロセスの増加、アナログスイッチ
やビデオラインのレイアウトの変更の必要もない。
を有するビデオライン本体と、該分離部を電気的に接続
するビデオライン接続部とから構成し、ビデオライン分
離部においてバッファからの出力配線とビデオラインと
が交差するようにしているので、上記交差部では、配線
部とビデオラインとの間での絶縁膜の層厚の増大によ
り、該交差部で形成される配線部とビデオラインの間の
容量を低減させることができ、これによりビデオライン
の電位変動を抑えて、表示品位の低下を抑制できる。し
かも、この際、製造プロセスの増加、アナログスイッチ
やビデオラインのレイアウトの変更の必要もない。
【００６３】本発明によれば、ビデオラインを、ソース
駆動回路のシフトレジスタもしくはバッファの出力から
アナログスイッチの制御入力までの配線との交差部で
は、その他の部分にくらべて配線幅が狭い構造としてい
るので、ビデオラインの、該配線と対向する部分の面積
が低減することとなる。これにより該交差部での容量を
低減して、ビデオラインの電位変動を抑えることがで
き、結果として、表示品位の低下を抑えることができ
る。
駆動回路のシフトレジスタもしくはバッファの出力から
アナログスイッチの制御入力までの配線との交差部で
は、その他の部分にくらべて配線幅が狭い構造としてい
るので、ビデオラインの、該配線と対向する部分の面積
が低減することとなる。これにより該交差部での容量を
低減して、ビデオラインの電位変動を抑えることがで
き、結果として、表示品位の低下を抑えることができ
る。
【００６４】このように本発明に係る液晶表示装置は、
特に中間調の表示を行う液晶表示装置の表示品位を向上
させることができる効果がある。
特に中間調の表示を行う液晶表示装置の表示品位を向上
させることができる効果がある。
【図１】本発明の実施形態１による液晶表示装置の概略
構成を説明するための図であり、ＴＦＴアレイ部、アナ
ログスイッチ、及びビデオラインについての等価回路を
示している。
構成を説明するための図であり、ＴＦＴアレイ部、アナ
ログスイッチ、及びビデオラインについての等価回路を
示している。
【図２】図２（ａ）は、上記実施形態１の液晶表示装置
におけるアナログスイッチ及びビデオラインのレイアウ
トを示す図、図２（ｂ）は、図２（ａ）のｇ−ｇ線部分
の断面構造を示す図である。
におけるアナログスイッチ及びビデオラインのレイアウ
トを示す図、図２（ｂ）は、図２（ａ）のｇ−ｇ線部分
の断面構造を示す図である。
【図３】従来の液晶表示装置の概略構成を説明するため
の図であり、ＴＦＴアレイ部、アナログスイッチ、及び
ビデオラインについての等価回路を示している。
の図であり、ＴＦＴアレイ部、アナログスイッチ、及び
ビデオラインについての等価回路を示している。
【図４】図４（ａ）は、従来の液晶表示装置におけるア
ナログスイッチ及びビデオラインのレイアウトを示す
図、図４（ｂ）は、図４（ａ）のｆ−ｆ線部分の断面構
造を示す図である。
ナログスイッチ及びビデオラインのレイアウトを示す
図、図４（ｂ）は、図４（ａ）のｆ−ｆ線部分の断面構
造を示す図である。
【図５】従来の液晶表示装置のシフトレジスタからの出
力パルスと、該出力パルスの影響を受けたビデオ信号と
について、概略波形を示す図である。
力パルスと、該出力パルスの影響を受けたビデオ信号と
について、概略波形を示す図である。
【図６】図６（ａ）は、本発明の実施形態２の液晶表示
装置におけるアナログスイッチ及びビデオラインのレイ
アウトを示す図、図６（ｂ）は、図６（ａ）のｈ−ｈ線
部分の断面構造を示す図である。
装置におけるアナログスイッチ及びビデオラインのレイ
アウトを示す図、図６（ｂ）は、図６（ａ）のｈ−ｈ線
部分の断面構造を示す図である。
【図７】上記実施形態２の液晶表示装置における絵素部
ＴＦＴの断面構造を示す図である。
ＴＦＴの断面構造を示す図である。
【図８】本発明の実施形態３による液晶表示装置におけ
るアナログスイッチ及びビデオラインのレイアウトを示
す図である。
るアナログスイッチ及びビデオラインのレイアウトを示
す図である。
１ ゲートバスライン ２ ソースバスライン ３ 付加容量共通配線 ２４ ＴＦＴアレイ ３１ 絶縁基板 ３２ ゲートドライバ ３２ａ，３３ａ シフトレジスタ ３２ｂ，３３ｂ バッファ ３３，１３３ ソースドライバ ３５ 絵素用ＴＦＴ ３６ 絵素 ３７ 付加容量 ３８，１３８ ビデオライン配置部 ３９，１３９ アナログスイッチアレイ ３９ａ，２１１ アナログスイッチ ４３，２０３ 出力配線 ５２，５４，５６，２１２，２１４，２１６ ビデオラ
イン ９１ ビデオライン本体 ９１ａ 分離部 ９３ ビデオライン接続部 １００ 液晶表示装置
イン ９１ ビデオライン本体 ９１ａ 分離部 ９３ ビデオライン接続部 １００ 液晶表示装置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−18845（ＪＰ，Ａ) 特開 平５−307165（ＪＰ，Ａ) 特開 平１−283517（ＪＰ，Ａ) 特開 平３−175430（ＪＰ，Ａ) 特開 平４−280231（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550 G02F 1/1345 G09G 3/36
Claims (10)
- 【請求項１】 少なくとも絵素及び絵素用ＴＦＴをマト
リクス状に配置してなるＴＦＴアレイと、該ＴＦＴアレ
イと一体に形成された、アナログデータ信号のサンプリ
ングを行うためのアナログスイッチを有するソース駆動
回路とを備えたドライバー一体型液晶表示装置であっ
て、 該ソース駆動回路を構成するシフトレジスタもしくはバ
ッファの近傍に配置され、該アナログデータ信号として
のビデオ信号を伝送するビデオラインと、該シフトレジ
スタもしくはバッファの出力から該アナログスイッチの
制御入力までの配線部とを備え、 該配線部は、これと該ビデオラインとの交差部を有しな
いものである液晶表示装置。 - 【請求項２】 前記ＴＦＴアレイ内には、各絵素にビデ
オ信号を供給するソースバスラインが設けられており、
前記ビデオラインは、該ソースバスラインと同一材料で
構成されている請求項１記載の液晶表示装置。 - 【請求項３】 前記配線部は、前記アナログスイッチを
構成するＴＦＴ及び絵素用ＴＦＴのゲート電極として用
いる電極材料により構成されている請求項１または２記
載の液晶表示装置。 - 【請求項４】 前記ＴＦＴアレイ内には、各絵素にビデ
オ信号を供給するソースバスラインが設けられており、 前記アナログスイッチを構成するＴＦＴのドレインから
該ソースバスラインまでの配線部は、 該ソースバスラインの形成以降のプロセスで使用される
金属材料により構成されている請求項１ないし３のいず
れかに記載の液晶表示装置。 - 【請求項５】 少なくとも絵素及び絵素用ＴＦＴをマト
リクス状に配置してなるＴＦＴアレイと、該ＴＦＴアレ
イと一体に形成された、アナログデータ信号のサンプリ
ングを行うためのアナログスイッチを有するソース駆動
回路とを備えたドライバー一体型液晶表示装置であっ
て、 該ソース駆動回路を構成するシフトレジスタもしくはバ
ッファの近傍に配置され、該アナログデータ信号として
のビデオ信号を伝送するビデオラインと、 該シフトレジスタもしくはバッファの出力からアナログ
スイッチの制御入力までの配線部とを備え、該配線部と該ビデオラインとの間に層間絶縁膜を有し、
該シフトレジスタもしくはバッファからの出力信号によ
る該ビデオラインでの電位変動を低減するべく、 該ビデ
オラインは、分離部を有するビデオライン本体と、該分
離部を電気的に接続するビデオライン接続部とからな
り、該配線部とは該分離部にて交差するよう構成されて
いる液晶表示装置。 - 【請求項６】 前記ＴＦＴアレイ内には、各絵素にビデ
オ信号を供給するソースバスラインが設けられており、 前記ビデオライン本体は、該ソースバスラインと同一材
料により構成されており、かつ前記ビデオライン接続部
は、該ソースバスラインの形成工程以降の工程で用いら
れる導電性材料から構成されている請求項５記載の液晶
表示装置。 - 【請求項７】 前記シフトレジスタもしくはバッファの
出力からアナログスイッチの制御入力までの配線部は、 前記アナログスイッチを構成するＴＦＴ及び絵素用ＴＦ
Ｔのゲート電極として用いる電極材料により構成されて
いる請求項５または６記載の液晶表示装置。 - 【請求項８】 少なくとも絵素及び絵素用ＴＦＴをマト
リクス状に配置してなるＴＦＴアレイと、該ＴＦＴアレ
イと一体に形成された、アナログデータ信号のサンプリ
ングを行うためのアナログスイッチを有するソース駆動
回路とを備えたドライバー一体型液晶表示装置であっ
て、 該ソース駆動回路を構成するシフトレジスタもしくはバ
ッファの近傍に配置され、該アナログデータ信号として
のビデオ信号を伝送するビデオラインと、 該ソース駆動回路を構成するシフトレジスタもしくはバ
ッファの出力からアナログスイッチの制御入力までの配
線とを備え、該シフトレジスタもしくはバッファからの出力信号によ
る該ビデオラインでの電位変動を低減するべく、 該ビデ
オラインは、これと該配線との交差部ではその他の部分
にくらべて配線幅が狭くなっている液晶表示装置。 - 【請求項９】 前記ＴＦＴアレイ内には、各絵素にビデ
オ信号を供給するソースバスラインが設けられており、 前記ビデオラインは、該ソースバスラインと同一材料で
形成されている請求項８記載の液晶表示装置。 - 【請求項１０】 前記シフトレジスタもしくはバッファ
の出力からアナログスイッチの制御入力までの配線部
は、 前記アナログスイッチを構成するＴＦＴ及び絵素用ＴＦ
Ｔのゲート電極として用いる電極材料により構成されて
いる請求項８または９記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23399995A JP3228399B2 (ja) | 1995-09-12 | 1995-09-12 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23399995A JP3228399B2 (ja) | 1995-09-12 | 1995-09-12 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0980477A JPH0980477A (ja) | 1997-03-28 |
| JP3228399B2 true JP3228399B2 (ja) | 2001-11-12 |
Family
ID=16963973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23399995A Expired - Fee Related JP3228399B2 (ja) | 1995-09-12 | 1995-09-12 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228399B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3856901B2 (ja) | 1997-04-15 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| GB9825314D0 (en) * | 1998-11-20 | 1999-01-13 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display devices |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2002040486A (ja) | 2000-05-19 | 2002-02-06 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
| US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
| JP6075626B2 (ja) * | 2013-02-26 | 2017-02-08 | 京セラ株式会社 | サーマルヘッドおよびサーマルプリンタ |
-
1995
- 1995-09-12 JP JP23399995A patent/JP3228399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0980477A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122003B2 (ja) | アクティブマトリクス基板 | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| JP2815264B2 (ja) | 液晶表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6049365A (en) | Liquid crystal displaying apparatus with a converter not exposed to liquid crystal | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2000227611A (ja) | 液晶表示装置とその製造方法 | |
| JP2002040480A (ja) | 液晶表示装置 | |
| WO2006038382A1 (ja) | 電極基板及びそれを備えた表示装置 | |
| JP3258768B2 (ja) | マトリックス型表示装置 | |
| US5615028A (en) | Liquid crystal display apparatus | |
| RU2066074C1 (ru) | Активная отображающая матрица для жидкокристаллических экранов | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| US20040233370A1 (en) | Display apparatus and method for manufacturing the same | |
| EP1049956B1 (en) | Active matrix liquid crystal display devices | |
| US5952675A (en) | Thin film transistor element array | |
| JPH1048663A (ja) | 液晶表示装置 | |
| EP0721214A2 (en) | Circuitry with gate line crossing semiconductor line at two or more channels | |
| JP3228399B2 (ja) | 液晶表示装置 | |
| JP3251401B2 (ja) | 半導体装置 | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| JPS60192369A (ja) | 薄膜トランジスタ | |
| JP2896067B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |