JPH079992B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH079992B2 JPH079992B2 JP59090950A JP9095084A JPH079992B2 JP H079992 B2 JPH079992 B2 JP H079992B2 JP 59090950 A JP59090950 A JP 59090950A JP 9095084 A JP9095084 A JP 9095084A JP H079992 B2 JPH079992 B2 JP H079992B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- thin film
- polycrystalline
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 239000010409 thin film Substances 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、絶縁性基板上に形成された多結晶薄膜半導体
装置に係り、特に多結晶薄膜半導体装置を用いた液晶表
示装置に有用なものである。
装置に係り、特に多結晶薄膜半導体装置を用いた液晶表
示装置に有用なものである。
従来は、多結晶薄膜半導体装置において、２つ以上の素
子間の結合電極配線、あるいは、素子と外部接続端子と
の間の電極配線を施すさいに、絶縁膜による段差、ある
いは多層配線による段差を乗り越えることが多く、電極
が断線し易いという欠点があった。また、多層配線を施
す場合には製造工程が増え、前述の欠点と相俟って、生
産性が悪いという欠点があった。また、上述した多層配
線による欠点を低減するために多層配線を極力さけるよ
うな平面形状に配線を施した場合には、複雑な形状とな
っていたために、配線による特性の劣化を招いたり、多
結晶薄膜半導体装置が小さくできないという欠点があっ
た。
子間の結合電極配線、あるいは、素子と外部接続端子と
の間の電極配線を施すさいに、絶縁膜による段差、ある
いは多層配線による段差を乗り越えることが多く、電極
が断線し易いという欠点があった。また、多層配線を施
す場合には製造工程が増え、前述の欠点と相俟って、生
産性が悪いという欠点があった。また、上述した多層配
線による欠点を低減するために多層配線を極力さけるよ
うな平面形状に配線を施した場合には、複雑な形状とな
っていたために、配線による特性の劣化を招いたり、多
結晶薄膜半導体装置が小さくできないという欠点があっ
た。
第１図は、液晶平面ディスプレイ駆動のための多結晶Si
薄膜トランジスタ・マトリクス・アレイの一従来例の構
造模式図であり、（ａ）はその一画素分の平面図、
（ｂ）はそのAA′断面図である。ガラス基板５の上に多
結晶Si薄膜１が形成され、この多結晶Si薄膜１を用いて
薄膜トランジスタ45が形成されている。下層絶縁膜11は
前記薄膜トランジスタ45のゲート絶縁膜を兼ねており、
この上に信号電極２とゲート電極４と透明画素電極10が
形成され、更にその上に、上層絶縁膜12、更にその上に
走査電極３が形成されている。前記薄膜トランジスタ45
は、金属酸化物半導体型電界効果トランジスタ（MOSFE
T）であり、ソース及びドレインの高濃度不純物領域９
は、ソース接触穴７、及びドレイン接触穴６を介して、
それぞれ信号電極２及び透明画素電極10と接触してい
る。この場合、走査電極３は、信号電極２と交差する近
傍では段差を乗り越えなければならず、配線のさいに断
線し易いという欠点があった。加えて、構造上、製作工
程が多く、生産性が悪いという欠点があった。
薄膜トランジスタ・マトリクス・アレイの一従来例の構
造模式図であり、（ａ）はその一画素分の平面図、
（ｂ）はそのAA′断面図である。ガラス基板５の上に多
結晶Si薄膜１が形成され、この多結晶Si薄膜１を用いて
薄膜トランジスタ45が形成されている。下層絶縁膜11は
前記薄膜トランジスタ45のゲート絶縁膜を兼ねており、
この上に信号電極２とゲート電極４と透明画素電極10が
形成され、更にその上に、上層絶縁膜12、更にその上に
走査電極３が形成されている。前記薄膜トランジスタ45
は、金属酸化物半導体型電界効果トランジスタ（MOSFE
T）であり、ソース及びドレインの高濃度不純物領域９
は、ソース接触穴７、及びドレイン接触穴６を介して、
それぞれ信号電極２及び透明画素電極10と接触してい
る。この場合、走査電極３は、信号電極２と交差する近
傍では段差を乗り越えなければならず、配線のさいに断
線し易いという欠点があった。加えて、構造上、製作工
程が多く、生産性が悪いという欠点があった。
本発明の目的は、多結晶薄膜半導体装置を用いた液晶表
示装置を形成するさいに、配線電極に断線が生じにく
い、あるいは、製作工程を減らし、簡便に作成可能な、
あるいは特性を劣化させることなく小型化可能な構造を
提供しようとするものであり、生産性の良い液晶表示装
置を提供しようとするものである。
示装置を形成するさいに、配線電極に断線が生じにく
い、あるいは、製作工程を減らし、簡便に作成可能な、
あるいは特性を劣化させることなく小型化可能な構造を
提供しようとするものであり、生産性の良い液晶表示装
置を提供しようとするものである。
上記の目的を達成するために本発明においては、液晶表
示装置の多結晶半導体薄膜の一部に高濃度不純物領域を
設けることによって、配線電極の少なくとも一部を形成
する構造を採る。その結果、電極配線と絶縁層を形成す
る工程数を減らすことができ、簡便に作成可能となる。
また上記構造を採ることにより電極配線を施す場合にお
いて他の電極や絶縁膜による段差を乗り越える箇所をな
くすることもでき、断線が生じにくくなる。
示装置の多結晶半導体薄膜の一部に高濃度不純物領域を
設けることによって、配線電極の少なくとも一部を形成
する構造を採る。その結果、電極配線と絶縁層を形成す
る工程数を減らすことができ、簡便に作成可能となる。
また上記構造を採ることにより電極配線を施す場合にお
いて他の電極や絶縁膜による段差を乗り越える箇所をな
くすることもでき、断線が生じにくくなる。
前記高濃度不純物領域は、その機能上、抵抗が低いこと
が必要である。そのために、不純物濃度としては、金属
型不純物伝導が起るために必要な不純物濃度以上である
ことが必要であり、また、固溶限界、もしくは、固溶限
界に近い不純物濃度であることがより望ましい。従っ
て、本発明においては、金属型不純物伝導が起るための
下限不純物濃度以上の不純物濃度を有する高濃度不純物
領域を用いる。金属型不純物伝導の下限不純物濃度は、
半導体の種類及び、不純物の種類によって異なるが、例
えば、Siでは４×1018cm-2、Geでは1.5×1017cm-2,GaAs
では1.4×1016cm-2である。
が必要である。そのために、不純物濃度としては、金属
型不純物伝導が起るために必要な不純物濃度以上である
ことが必要であり、また、固溶限界、もしくは、固溶限
界に近い不純物濃度であることがより望ましい。従っ
て、本発明においては、金属型不純物伝導が起るための
下限不純物濃度以上の不純物濃度を有する高濃度不純物
領域を用いる。金属型不純物伝導の下限不純物濃度は、
半導体の種類及び、不純物の種類によって異なるが、例
えば、Siでは４×1018cm-2、Geでは1.5×1017cm-2,GaAs
では1.4×1016cm-2である。
以下、本発明を実施例を参照して詳細に説明する。
実施例 第２図は、本発明を説明する為の前提技術となる液晶平
面ディスプレイの構造模式図で、（ａ）はその一画素分
の平面図である。ガラス基板５の上に多結晶Si薄膜１が
形成され、その上に信号電極42及び走査電極３、絶縁膜
41、液晶駆動用の薄膜MOSトランジスタ45が形成されて
いる。第２図（ｂ）は、そのAA′断面図、（ｃ）はその
BB′断面図である。信号電極42は多結晶Si薄膜中にイオ
ン打ち込みによって選択的に形成された高濃度不純物領
域であり、電気伝導率がまわりの多結晶Si膜に比べて十
分大きくなっているため従来の金属を用いた配線と同等
の効果を有している。
面ディスプレイの構造模式図で、（ａ）はその一画素分
の平面図である。ガラス基板５の上に多結晶Si薄膜１が
形成され、その上に信号電極42及び走査電極３、絶縁膜
41、液晶駆動用の薄膜MOSトランジスタ45が形成されて
いる。第２図（ｂ）は、そのAA′断面図、（ｃ）はその
BB′断面図である。信号電極42は多結晶Si薄膜中にイオ
ン打ち込みによって選択的に形成された高濃度不純物領
域であり、電気伝導率がまわりの多結晶Si膜に比べて十
分大きくなっているため従来の金属を用いた配線と同等
の効果を有している。
上記前提技術においては、上記の様な構造を有している
ために第１図（ｂ）とは異なり、走査電極３は段差が乗
り越える事がなく、従って信号電極を形成する際に段差
によって断線する事がなくなるという利点がある。ま
た、本実施例においては液晶駆動用MOSトランジスタ45
の電極接触領域は多結晶Si薄膜中にイオン打ち込みによ
って形成された高濃度不純物領域となっているが、この
イオン打ち込みの際に同時に信号電極42が形成されてい
る。このため、本実施例においては、基本的に多結晶Si
薄膜中へのイオン打ち込み、絶縁膜41の形成、信号電極
３の形成という３つの過程のみでスイッチ・マトリクス
が形成されている。従って、工程数が少なくてすみ、簡
便に作成できるという利点がある。
ために第１図（ｂ）とは異なり、走査電極３は段差が乗
り越える事がなく、従って信号電極を形成する際に段差
によって断線する事がなくなるという利点がある。ま
た、本実施例においては液晶駆動用MOSトランジスタ45
の電極接触領域は多結晶Si薄膜中にイオン打ち込みによ
って形成された高濃度不純物領域となっているが、この
イオン打ち込みの際に同時に信号電極42が形成されてい
る。このため、本実施例においては、基本的に多結晶Si
薄膜中へのイオン打ち込み、絶縁膜41の形成、信号電極
３の形成という３つの過程のみでスイッチ・マトリクス
が形成されている。従って、工程数が少なくてすみ、簡
便に作成できるという利点がある。
上記前提技術においては、薄膜トランジスタ用半導体薄
膜として多結晶Si薄膜を用いたが、その他の多結晶Ge薄
膜あるいは多結晶GaAs薄膜等の多結晶半導体薄膜を用い
ても同様に前記の効果が得られることは言うまでもな
い。また、上記前提技術においては、マトリクス配線に
本発明を適用したが多結晶薄膜半導体上に形成された他
の多層配線に適用しても同様な効果が得られることはい
うまでもない。また、本実施例においては基板としてガ
ラスを用いたが絶縁体基板として、石英，Al2O3,SiC等
を用いても同様な効果が得られることは言うまでもな
い。
膜として多結晶Si薄膜を用いたが、その他の多結晶Ge薄
膜あるいは多結晶GaAs薄膜等の多結晶半導体薄膜を用い
ても同様に前記の効果が得られることは言うまでもな
い。また、上記前提技術においては、マトリクス配線に
本発明を適用したが多結晶薄膜半導体上に形成された他
の多層配線に適用しても同様な効果が得られることはい
うまでもない。また、本実施例においては基板としてガ
ラスを用いたが絶縁体基板として、石英，Al2O3,SiC等
を用いても同様な効果が得られることは言うまでもな
い。
しかし上記前提技術では信号電極42は多結晶Siの高濃度
不純物領域のみで形成されている為、金属で形成する場
合に比べ抵抗が高くなる問題があった。
不純物領域のみで形成されている為、金属で形成する場
合に比べ抵抗が高くなる問題があった。
第３図は本発明の実施例の構造模式図で、第３図（ａ）
はその一画素分の平面図、（ｂ）はそのAA′断面図、
（ｃ）はそのBB′断面図である。第３図において前記前
提技術と異なる点は、信号電極が、高濃度不純物による
信号電極53だけでなく、絶縁膜41の上に形成した上層信
号電極52との組み合わせによって形成されていることで
ある。本実施例においては、上層信号電極52は高濃度不
純物による信号電極53と接触するために絶縁膜41の段差
を乗り越える必要があるという欠点はあるが、工程数は
基本的に実施例１と同じですむ。従って簡便に作成でき
るという利点がある。さらに、上層信号電極52を金属で
形成しているので高濃度不純物を含有する多結晶Siより
比抵抗が小さいために、信号電極の抵抗を低くすること
ができ、従って前記改善案より高速な動作が可能となる
という利点がある。
はその一画素分の平面図、（ｂ）はそのAA′断面図、
（ｃ）はそのBB′断面図である。第３図において前記前
提技術と異なる点は、信号電極が、高濃度不純物による
信号電極53だけでなく、絶縁膜41の上に形成した上層信
号電極52との組み合わせによって形成されていることで
ある。本実施例においては、上層信号電極52は高濃度不
純物による信号電極53と接触するために絶縁膜41の段差
を乗り越える必要があるという欠点はあるが、工程数は
基本的に実施例１と同じですむ。従って簡便に作成でき
るという利点がある。さらに、上層信号電極52を金属で
形成しているので高濃度不純物を含有する多結晶Siより
比抵抗が小さいために、信号電極の抵抗を低くすること
ができ、従って前記改善案より高速な動作が可能となる
という利点がある。
本実施例においては、薄膜トランジスタ用半導体薄膜と
して多結晶Si薄膜を用いたが、その他に多結晶Ge薄膜あ
るいは多結晶GaAs薄膜等の多結晶半導体薄膜を用いても
同様に前述の効果が得られることはいうまでもない。ま
た本実施例においては、マトリクス配線に本発明を適用
したが、多結晶薄膜半導体上に形成された他の多層配線
に適用しても、同様に前述の効果が得られることはいう
までもない。また本実施例においては絶縁基板としてガ
ラスを用いたが、他に石英，Al2O3,SiC等を用いても同
様に前記の効果が得られることは言うまでもない。
して多結晶Si薄膜を用いたが、その他に多結晶Ge薄膜あ
るいは多結晶GaAs薄膜等の多結晶半導体薄膜を用いても
同様に前述の効果が得られることはいうまでもない。ま
た本実施例においては、マトリクス配線に本発明を適用
したが、多結晶薄膜半導体上に形成された他の多層配線
に適用しても、同様に前述の効果が得られることはいう
までもない。また本実施例においては絶縁基板としてガ
ラスを用いたが、他に石英，Al2O3,SiC等を用いても同
様に前記の効果が得られることは言うまでもない。
本発明においては、液晶ディスプレイ駆動用の薄膜トラ
ンジスタ・マトリクス・アレイに本発明を適用したがエ
レクトロルミネッセンス・ディスプレイ等の他の平面デ
ィスプレイに本発明を適用しても同様な効果が得られ
る。
ンジスタ・マトリクス・アレイに本発明を適用したがエ
レクトロルミネッセンス・ディスプレイ等の他の平面デ
ィスプレイに本発明を適用しても同様な効果が得られ
る。
上記実施例においては、高濃度不純物領域を形成する方
法として、イオン打込法を採用したが、イオン打込法に
限らず、熱拡散法等の方法によって高濃度不純物領域を
形成しても、同様の効果が得られることは言うまでもな
い。
法として、イオン打込法を採用したが、イオン打込法に
限らず、熱拡散法等の方法によって高濃度不純物領域を
形成しても、同様の効果が得られることは言うまでもな
い。
以上、詳述したように、本発明によれば、素子特性が良
好で、かつ生産性のすぐれた多結晶薄膜半導体装置を用
いた液晶表示装置を提供する事ができ、その工業的価値
は大きなものである。
好で、かつ生産性のすぐれた多結晶薄膜半導体装置を用
いた液晶表示装置を提供する事ができ、その工業的価値
は大きなものである。
第１図は液晶ディスプレイ用薄膜トランジスタ・マトリ
クス・アレイの従来例の構造模式図で、（ａ）はその一
画素分の平面図、（ｂ）はそのAA′断面図である。第２
図は、本発明の基となった前提技術の多結晶薄膜半導体
装置の構造模式図で、（ａ）はその平面図、（ｂ）はそ
のAA′断面図、（ｃ）はそのBB′断面図である。第３図
は、本発明の実施例の多結晶薄膜半導体装置の構造模式
図で、（ａ）はその平面図、（ｂ）はそのAA′断面図、
（ｃ）はそのBB′断面図である。 １…多結晶Si薄膜、２…信号電極、３…走査電極、４…
ゲート電極、５…ガラス基板、６…ドレイン接触穴、７
…ソース接触穴、８…電極接触穴、９…高濃度不純物領
域、10…透明画素電極、11…下層絶縁層、12…上層絶縁
膜、41…絶縁膜、42…高濃度不純物領域による信号電
極、44…ゲート電極、45…薄膜MOSトランジスタ、52…
上層信号電極、53…高濃度不純物領域による信号電極、
54…電極接触穴。
クス・アレイの従来例の構造模式図で、（ａ）はその一
画素分の平面図、（ｂ）はそのAA′断面図である。第２
図は、本発明の基となった前提技術の多結晶薄膜半導体
装置の構造模式図で、（ａ）はその平面図、（ｂ）はそ
のAA′断面図、（ｃ）はそのBB′断面図である。第３図
は、本発明の実施例の多結晶薄膜半導体装置の構造模式
図で、（ａ）はその平面図、（ｂ）はそのAA′断面図、
（ｃ）はそのBB′断面図である。 １…多結晶Si薄膜、２…信号電極、３…走査電極、４…
ゲート電極、５…ガラス基板、６…ドレイン接触穴、７
…ソース接触穴、８…電極接触穴、９…高濃度不純物領
域、10…透明画素電極、11…下層絶縁層、12…上層絶縁
膜、41…絶縁膜、42…高濃度不純物領域による信号電
極、44…ゲート電極、45…薄膜MOSトランジスタ、52…
上層信号電極、53…高濃度不純物領域による信号電極、
54…電極接触穴。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 瑛一 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭56−17083（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ガラス基板上に薄膜トランジスタと透明導
電膜よりなる画素電極がマトリクス状に形成された液晶
表示装置において、 上記薄膜トランジスタは、上記ガラス基板上に設けら
れ、かつ、上記画素電極に対応する部分を除く領域に設
けられた多結晶シリコン膜よりなる半導体層と、上記半
導体層に設けられた高濃度不純物領域からなるソースお
よびドレインと、上記半導体層上および上記画素電極上
の上記ガラス基板上に設けられた絶縁膜と、上記絶縁膜
上に設けられた金属層よりなるゲート電極とで構成さ
れ、 上記ゲート電極は上記絶縁膜上に延在された金属層より
なる走査電極に電気的に接続され、 上記ドレインは上記絶縁膜に形成されたコンタクトホー
ルを介して上記画素電極に電気的に接続され、 上記ソースは第１電極及び第２電極よりなる信号電極に
電気的に接続され、 上記第１電極は上記絶縁膜上に延在して設けられた金属
層よりなり上記絶縁膜に形成されたコンタクトホールを
介して上記ソースに電気的に接続され、上記第２電極
は、上記半導体層内で上記ソースと同じ不純物よりなる
高濃度不純物領域で形成され、上記第１電極および第２
電極は上記絶縁膜に形成されたコンタクトホールを介し
て電気的に接続され、上記信号電極と上記走査電極の交
差部では上記信号電極は上記第２電極により上記絶縁膜
を介して上記走査電極と交差することを特徴とする液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090950A JPH079992B2 (ja) | 1984-05-09 | 1984-05-09 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59090950A JPH079992B2 (ja) | 1984-05-09 | 1984-05-09 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60235468A JPS60235468A (ja) | 1985-11-22 |
| JPH079992B2 true JPH079992B2 (ja) | 1995-02-01 |
Family
ID=14012751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59090950A Expired - Lifetime JPH079992B2 (ja) | 1984-05-09 | 1984-05-09 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079992B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
-
1984
- 1984-05-09 JP JP59090950A patent/JPH079992B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60235468A (ja) | 1985-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4648829B2 (ja) | 製品 | |
| JPH08274336A (ja) | 多結晶半導体薄膜トランジスタ及びその製造方法 | |
| US4961629A (en) | Liquid crystal display device | |
| JPH09244055A (ja) | 液晶表示装置 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| JP3486426B2 (ja) | 半導体装置及び液晶表示装置 | |
| JP3139154B2 (ja) | 液晶装置及びその製造方法 | |
| JPS6151188A (ja) | アクテイブ・マトリクス表示装置用基板 | |
| JPH079992B2 (ja) | 液晶表示装置 | |
| JPH05232506A (ja) | 液晶表示装置 | |
| JPH0613397A (ja) | 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体 装置 | |
| JPS6159474A (ja) | アクティブマトリクスディスプレイ | |
| JPH0472769A (ja) | 薄膜トランジスタ | |
| KR100249191B1 (ko) | 표시소자의 액정표시장치 제조방법 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| KR100297861B1 (ko) | 다층도체시스템의제조방법 | |
| KR100212270B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH0695155A (ja) | 半導体装置及びその製造方法 | |
| JP3208816B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2819924B2 (ja) | アクティブマトリックス基板の製造方法 | |
| JPH10253984A (ja) | 液晶表示装置 | |
| JPH06289424A (ja) | 透過型表示装置 | |
| JPH01102968A (ja) | 液晶パネル装置 | |
| JPH03164716A (ja) | 反射型液晶画像表示装置 | |
| JPH05249497A (ja) | 液晶表示用基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |