JPH05232506A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05232506A JPH05232506A JP3340992A JP3340992A JPH05232506A JP H05232506 A JPH05232506 A JP H05232506A JP 3340992 A JP3340992 A JP 3340992A JP 3340992 A JP3340992 A JP 3340992A JP H05232506 A JPH05232506 A JP H05232506A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- tft
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
Abstract
(57)【要約】
【構成】 駆動回路内蔵の液晶表示装置に於て、駆動用
薄膜トランジスタを順スタガ型の多結晶薄膜トランジス
タとし、かつ画素用薄膜トランジスタを逆スタガ型の非
晶質薄膜トランジスタとする。 【効果】 駆動用薄膜トランジスタは、能動領域が多結
晶半導体より成るため、電界効果移動度が大きく、高特
性な相補形薄膜トランジスタが構成できる。一方、画素
用薄膜トランジスタは、能動領域が非晶質半導体であ
り、界面も比較的清浄であるため、オフ電流が小さく、
保持特性に優れている。また、駆動用薄膜トランジスタ
を順スタガに、画素用薄膜トランジスタを逆スタガにす
る事によって、同一基板上に非晶質薄膜トランジスタと
多結晶薄膜トランジスタとを形成できる。
薄膜トランジスタを順スタガ型の多結晶薄膜トランジス
タとし、かつ画素用薄膜トランジスタを逆スタガ型の非
晶質薄膜トランジスタとする。 【効果】 駆動用薄膜トランジスタは、能動領域が多結
晶半導体より成るため、電界効果移動度が大きく、高特
性な相補形薄膜トランジスタが構成できる。一方、画素
用薄膜トランジスタは、能動領域が非晶質半導体であ
り、界面も比較的清浄であるため、オフ電流が小さく、
保持特性に優れている。また、駆動用薄膜トランジスタ
を順スタガに、画素用薄膜トランジスタを逆スタガにす
る事によって、同一基板上に非晶質薄膜トランジスタと
多結晶薄膜トランジスタとを形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、直視型液晶ディスプレ
ーや、投射型液晶ディスプレー、あるいはイメージスキ
ャナーなどへの応用が有効な、液晶表示装置に関する。
ーや、投射型液晶ディスプレー、あるいはイメージスキ
ャナーなどへの応用が有効な、液晶表示装置に関する。
【０００２】
【従来の技術】図２は、駆動用薄膜トランジスタと画素
用薄膜トランジスタからなる液晶表示装置を従来の技術
により形成した場合の、製造工程ごとの素子断面図であ
る。まず、図２（ａ）に示すように、透明絶縁基板２０
１上に第１の半導体層２０２を積層し、所望の形状にパ
ターニングした後、ゲート絶縁膜２０３となる絶縁膜層
を積層する。ついで、第２の半導体層を積層、パターニ
ングして、駆動用薄膜トランジスタのゲート電極２０４
及び画素用薄膜トランジスタのゲート電極２０５とな
し、前記形成されたゲート電極２０４及び２０５をマス
クとして、不純物イオン２０６を導入し、前記不純物イ
オン２０６の活性化を行なうことで、駆動用薄膜トラン
ジスタのソース及びドレイン領域２０７、及び画素用薄
膜トランジスタのソース及びドレイン領域２０８と、能
動領域２０９及び２１０をそれぞれ形成する。この状態
が図２（ｂ）である。その後、層間絶縁膜２１１を積層
し、コンタクトホール２１２を開孔した後、ソース及び
ドレイン電極端子２１３を形成して、図２（ｃ）とな
し、駆動用薄膜トランジスタと画素用薄膜トランジスタ
とからなる液晶表示装置が完成する。
用薄膜トランジスタからなる液晶表示装置を従来の技術
により形成した場合の、製造工程ごとの素子断面図であ
る。まず、図２（ａ）に示すように、透明絶縁基板２０
１上に第１の半導体層２０２を積層し、所望の形状にパ
ターニングした後、ゲート絶縁膜２０３となる絶縁膜層
を積層する。ついで、第２の半導体層を積層、パターニ
ングして、駆動用薄膜トランジスタのゲート電極２０４
及び画素用薄膜トランジスタのゲート電極２０５とな
し、前記形成されたゲート電極２０４及び２０５をマス
クとして、不純物イオン２０６を導入し、前記不純物イ
オン２０６の活性化を行なうことで、駆動用薄膜トラン
ジスタのソース及びドレイン領域２０７、及び画素用薄
膜トランジスタのソース及びドレイン領域２０８と、能
動領域２０９及び２１０をそれぞれ形成する。この状態
が図２（ｂ）である。その後、層間絶縁膜２１１を積層
し、コンタクトホール２１２を開孔した後、ソース及び
ドレイン電極端子２１３を形成して、図２（ｃ）とな
し、駆動用薄膜トランジスタと画素用薄膜トランジスタ
とからなる液晶表示装置が完成する。
【０００３】
【発明が解決しようとする課題】近年、液晶テレビやハ
イビジョンテレビの発達にともなって、これらに応用さ
れる液晶表示装置には、高性能化及び低消費電力化及び
低コスト化が望まれている。従来、液晶表示装置に於
て、画素用薄膜トランジスタとして最も一般的なのは、
能動領域に非晶質半導体を用いた薄膜トランジスタであ
る。非晶質半導体を用いた薄膜トランジスタは、その工
程の最高温度が３５０℃程度であることから、低コスト
化に有利な大面積のガラス基板を用いることができると
いう利点により、現在の液晶表示装置に於ける画素用薄
膜トランジスタとして、用いられている。また、非晶質
半導体を用いた薄膜トランジスタには、オフ時のリーク
電流が小さく、保持特性に優れているという利点もあ
る。しかしながら、非晶質半導体を用いた薄膜トランジ
スタでは、その電界効果移動度が小さいため、周辺の駆
動回路用の相補型薄膜トランジスタを形成することがで
きない。従って、画素用薄膜トランジスタとして、非晶
質半導体を能動領域に用いた薄膜トランジスタを適用す
る場合には、周辺の駆動用ＩＣを外付けする必要があ
り、これが低コスト化に対する障害となっていた。
イビジョンテレビの発達にともなって、これらに応用さ
れる液晶表示装置には、高性能化及び低消費電力化及び
低コスト化が望まれている。従来、液晶表示装置に於
て、画素用薄膜トランジスタとして最も一般的なのは、
能動領域に非晶質半導体を用いた薄膜トランジスタであ
る。非晶質半導体を用いた薄膜トランジスタは、その工
程の最高温度が３５０℃程度であることから、低コスト
化に有利な大面積のガラス基板を用いることができると
いう利点により、現在の液晶表示装置に於ける画素用薄
膜トランジスタとして、用いられている。また、非晶質
半導体を用いた薄膜トランジスタには、オフ時のリーク
電流が小さく、保持特性に優れているという利点もあ
る。しかしながら、非晶質半導体を用いた薄膜トランジ
スタでは、その電界効果移動度が小さいため、周辺の駆
動回路用の相補型薄膜トランジスタを形成することがで
きない。従って、画素用薄膜トランジスタとして、非晶
質半導体を能動領域に用いた薄膜トランジスタを適用す
る場合には、周辺の駆動用ＩＣを外付けする必要があ
り、これが低コスト化に対する障害となっていた。
【０００４】そこで周辺の駆動回路用相補型薄膜トラン
ジスタを内蔵した液晶表示装置としては、先の従来の技
術により説明したように、能動領域に電界効果移動度の
大きい多結晶半導体を用いた液晶表示装置が検討されて
いる。能動領域に電界効果移動度の大きい多結晶半導体
を用いた薄膜トランジスタを用いると、周辺の駆動回路
を形成する事が可能であり、低コスト化に対して有利で
ある。しかしながら、多結晶半導体を能動領域に用いた
薄膜トランジスタは、非晶質半導体を能動領域に用いた
薄膜トランジスタに比べて、リーク電流が大きく、これ
を画素用薄膜トランジスタとして用いた場合、データの
保持特性が悪くなってしまうという問題を有していた。
また、画素用薄膜トランジスタと、駆動回路用薄膜トラ
ンジスタの、能動領域及びゲート絶縁膜は同時に形成さ
れるため、それぞれの薄膜トランジスタにおいて、最適
な膜厚で形成することができなかった。
ジスタを内蔵した液晶表示装置としては、先の従来の技
術により説明したように、能動領域に電界効果移動度の
大きい多結晶半導体を用いた液晶表示装置が検討されて
いる。能動領域に電界効果移動度の大きい多結晶半導体
を用いた薄膜トランジスタを用いると、周辺の駆動回路
を形成する事が可能であり、低コスト化に対して有利で
ある。しかしながら、多結晶半導体を能動領域に用いた
薄膜トランジスタは、非晶質半導体を能動領域に用いた
薄膜トランジスタに比べて、リーク電流が大きく、これ
を画素用薄膜トランジスタとして用いた場合、データの
保持特性が悪くなってしまうという問題を有していた。
また、画素用薄膜トランジスタと、駆動回路用薄膜トラ
ンジスタの、能動領域及びゲート絶縁膜は同時に形成さ
れるため、それぞれの薄膜トランジスタにおいて、最適
な膜厚で形成することができなかった。
【０００５】従って前述のような従来の技術では、高性
能な駆動用薄膜トランジスタと、保持特性に優れた画素
用薄膜トランジスタとを、同時に同一基板上に形成する
ことが困難であった。
能な駆動用薄膜トランジスタと、保持特性に優れた画素
用薄膜トランジスタとを、同時に同一基板上に形成する
ことが困難であった。
【０００６】本発明はこのような従来の技術の問題点を
解決するもので、その目的とするところは、高性能な駆
動用薄膜トランジスタと、保持特性に優れた画素用薄膜
トランジスタとを同一基板上に兼ね備えた液晶表示装置
を提供するところにある。
解決するもので、その目的とするところは、高性能な駆
動用薄膜トランジスタと、保持特性に優れた画素用薄膜
トランジスタとを同一基板上に兼ね備えた液晶表示装置
を提供するところにある。
【０００７】
【課題を解決するための手段】本発明は、駆動用薄膜ト
ランジスタと画素用薄膜トランジスタとにより構成され
る液晶表示装置において、能動領域が多結晶半導体より
なる駆動用薄膜トランジスタと、能動領域が非晶質半導
体よりなる画素用薄膜トランジスタとから構成されてお
り、駆動用薄膜トランジスタは順スタガ型の構造を有
し、かつ画素用薄膜トランジスタは逆スタガ型の構造を
有している事を特徴とする。
ランジスタと画素用薄膜トランジスタとにより構成され
る液晶表示装置において、能動領域が多結晶半導体より
なる駆動用薄膜トランジスタと、能動領域が非晶質半導
体よりなる画素用薄膜トランジスタとから構成されてお
り、駆動用薄膜トランジスタは順スタガ型の構造を有
し、かつ画素用薄膜トランジスタは逆スタガ型の構造を
有している事を特徴とする。
【０００８】
【作用】本発明の液晶表示装置の構成によれば、駆動用
薄膜トランジスタは、その能動領域が電界効果移動度の
大きい多結晶半導体より成るため、高特性な相補型薄膜
トランジスタを形成する事ができ、かつ画素用薄膜トラ
ンジスタは、その能動領域が非晶質半導体より成るた
め、オフ側のリーク電流が小さく、良好な保持特性が得
られる。また、駆動用薄膜トランジスタを順スタガ型と
し、画素用薄膜トランジスタを逆スタガ型とする事によ
り、駆動用薄膜トランジスタ及び画素用薄膜トランジス
タの能動領域膜厚及びゲート絶縁膜膜厚を、それぞれの
薄膜トランジスタの最適値となるように選択する事がで
きる。従って、駆動用薄膜トランジスタと画素用薄膜ト
ランジスタとを、それぞれ高特性とする事が可能であ
る。この様にして形成された液晶表示装置は、保持特性
が良好でかつ高特性の駆動回路を内蔵することが可能に
なる。また、駆動用薄膜トランジスタあるいは画素用薄
膜トランジスタのゲート電極を、低抵抗の高融点金属で
形成することも可能であり、高集積化を図ることも可能
である。
薄膜トランジスタは、その能動領域が電界効果移動度の
大きい多結晶半導体より成るため、高特性な相補型薄膜
トランジスタを形成する事ができ、かつ画素用薄膜トラ
ンジスタは、その能動領域が非晶質半導体より成るた
め、オフ側のリーク電流が小さく、良好な保持特性が得
られる。また、駆動用薄膜トランジスタを順スタガ型と
し、画素用薄膜トランジスタを逆スタガ型とする事によ
り、駆動用薄膜トランジスタ及び画素用薄膜トランジス
タの能動領域膜厚及びゲート絶縁膜膜厚を、それぞれの
薄膜トランジスタの最適値となるように選択する事がで
きる。従って、駆動用薄膜トランジスタと画素用薄膜ト
ランジスタとを、それぞれ高特性とする事が可能であ
る。この様にして形成された液晶表示装置は、保持特性
が良好でかつ高特性の駆動回路を内蔵することが可能に
なる。また、駆動用薄膜トランジスタあるいは画素用薄
膜トランジスタのゲート電極を、低抵抗の高融点金属で
形成することも可能であり、高集積化を図ることも可能
である。
【０００９】
【実施例】本発明における液晶表示装置の実施例の１つ
を、製造工程ごとの素子断面図により詳しく説明して行
く。まず、図１（ａ）に示すように、透明絶縁基板１０
１上に、半導体層１０２を積層し、所望の形状にパター
ニングした後、駆動用薄膜トランジスタのゲート絶縁膜
となる絶縁薄膜層１０３を積層する。前記第１の半導体
層１０２は、減圧ＣＶＤ法や、プラズマＣＶＤ法などを
用いて形成される。本実施例においては、減圧ＣＶＤ法
により、６００℃で形成した多結晶半導体を用いたが、
プラズマＣＶＤ法を用いて形成される非晶質半導体を、
固相成長法などを用いて、結晶化させたものを用いても
よい。また、前記ゲート絶縁膜１０３には、熱酸化法や
熱窒化法、または常圧ＣＶＤ法や減圧ＣＶＤ法、プラズ
マＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法など
により形成された二酸化珪素膜や窒化珪素膜あるいはこ
れらの組合せにより使用される。次に、図１（ｂ）に示
すように、導体層を積層し、所望の形状にパターニング
して駆動用薄膜トランジスタ及び画素用薄膜トランジス
タのゲート電極１０４及び１０５となし、前記駆動用薄
膜トランジスタのゲート電極１０４をマスクとして、不
純物イオン１０６を導入し、活性化の処理を行う事によ
って、駆動用薄膜トランジスタの、ソース及びドレイン
領域１０７と能動領域１０８を形成する。前記ゲート電
極となる導体層１０４及び１０５には、前記半導体薄膜
１０２の形成に用いられたのと同様の方法により形成さ
れた半導体薄膜や、タングステンやクロミウム、タンタ
ルといった金属薄膜や、半導体との化合物が用いられ
る。また、前記ゲート電極１０４及び１０５として、半
導体層を用いる場合は、不純物を添加してある半導体層
であっても良いし、含まなくてもよい。その後、画素用
薄膜トランジスタのゲート絶縁膜となる絶縁薄膜層１０
９を全面に積層し、半導体層を積層した後、全面にレジ
スト１１０を塗布し、不要な部分を除去して残った部分
をマスクとして、不純物イオン１１１を導入する事によ
って、画素用薄膜トランジスタのソース及びドレイン領
域１１２と能動領域１１３を形成する。この状態が図１
（ｃ）である。前記画素用薄膜トランジスタのゲート絶
縁膜１０９及び半導体層は真空を破らずに連続形成する
ことが最も望ましいが、前記画素用薄膜トランジスタの
ゲート絶縁膜として、前記駆動用薄膜トランジスタのゲ
ート絶縁膜１０３に用いられたのと同様な絶縁薄膜を、
やはり同様な方法により形成した後、プラズマＣＶＤ法
や減圧ＣＶＤ法などにより、前記第３の半導体層を形成
することも可能である。また、本実施例に於いては、駆
動用薄膜トランジスタの全面に半導体薄膜を残し、イオ
ン打ち込みのマスクとしたが、前記半導体層をパターニ
ングした後、レジストを前記駆動用薄膜トランジスタの
全面に残し、これをマスクとしてイオン打ち込みを行っ
ても良い。その後、前記レジスト１１０を除去し、全面
に層間絶縁膜１１４を積層し、コンタクトホール１１５
を開孔した後、ソース及びドレイン電極端子１１６を形
成して、図１（ｄ）となし、駆動用薄膜トランジスタと
画素用薄膜トランジスタとから構成される、液晶表示装
置が完成する。
を、製造工程ごとの素子断面図により詳しく説明して行
く。まず、図１（ａ）に示すように、透明絶縁基板１０
１上に、半導体層１０２を積層し、所望の形状にパター
ニングした後、駆動用薄膜トランジスタのゲート絶縁膜
となる絶縁薄膜層１０３を積層する。前記第１の半導体
層１０２は、減圧ＣＶＤ法や、プラズマＣＶＤ法などを
用いて形成される。本実施例においては、減圧ＣＶＤ法
により、６００℃で形成した多結晶半導体を用いたが、
プラズマＣＶＤ法を用いて形成される非晶質半導体を、
固相成長法などを用いて、結晶化させたものを用いても
よい。また、前記ゲート絶縁膜１０３には、熱酸化法や
熱窒化法、または常圧ＣＶＤ法や減圧ＣＶＤ法、プラズ
マＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法など
により形成された二酸化珪素膜や窒化珪素膜あるいはこ
れらの組合せにより使用される。次に、図１（ｂ）に示
すように、導体層を積層し、所望の形状にパターニング
して駆動用薄膜トランジスタ及び画素用薄膜トランジス
タのゲート電極１０４及び１０５となし、前記駆動用薄
膜トランジスタのゲート電極１０４をマスクとして、不
純物イオン１０６を導入し、活性化の処理を行う事によ
って、駆動用薄膜トランジスタの、ソース及びドレイン
領域１０７と能動領域１０８を形成する。前記ゲート電
極となる導体層１０４及び１０５には、前記半導体薄膜
１０２の形成に用いられたのと同様の方法により形成さ
れた半導体薄膜や、タングステンやクロミウム、タンタ
ルといった金属薄膜や、半導体との化合物が用いられ
る。また、前記ゲート電極１０４及び１０５として、半
導体層を用いる場合は、不純物を添加してある半導体層
であっても良いし、含まなくてもよい。その後、画素用
薄膜トランジスタのゲート絶縁膜となる絶縁薄膜層１０
９を全面に積層し、半導体層を積層した後、全面にレジ
スト１１０を塗布し、不要な部分を除去して残った部分
をマスクとして、不純物イオン１１１を導入する事によ
って、画素用薄膜トランジスタのソース及びドレイン領
域１１２と能動領域１１３を形成する。この状態が図１
（ｃ）である。前記画素用薄膜トランジスタのゲート絶
縁膜１０９及び半導体層は真空を破らずに連続形成する
ことが最も望ましいが、前記画素用薄膜トランジスタの
ゲート絶縁膜として、前記駆動用薄膜トランジスタのゲ
ート絶縁膜１０３に用いられたのと同様な絶縁薄膜を、
やはり同様な方法により形成した後、プラズマＣＶＤ法
や減圧ＣＶＤ法などにより、前記第３の半導体層を形成
することも可能である。また、本実施例に於いては、駆
動用薄膜トランジスタの全面に半導体薄膜を残し、イオ
ン打ち込みのマスクとしたが、前記半導体層をパターニ
ングした後、レジストを前記駆動用薄膜トランジスタの
全面に残し、これをマスクとしてイオン打ち込みを行っ
ても良い。その後、前記レジスト１１０を除去し、全面
に層間絶縁膜１１４を積層し、コンタクトホール１１５
を開孔した後、ソース及びドレイン電極端子１１６を形
成して、図１（ｄ）となし、駆動用薄膜トランジスタと
画素用薄膜トランジスタとから構成される、液晶表示装
置が完成する。
【００１０】本発明の実施例では、駆動用薄膜トランジ
スタのゲート電極と画素用薄膜トランジスタのゲート電
極とを同一の層により形成したが、別の層により形成し
てもよい。例えば、駆動用薄膜トランジスタのソース・
ドレイン・能動領域と、画素用薄膜トランジスタのゲー
ト電極とを、同一の多結晶半導体層により形成し、駆動
用薄膜トランジスタのゲート電極と、画素用薄膜トラン
ジスタのソース・ドレイン・能動領域とを、同一の非晶
質半導体層により形成することも可能である。この場
合、プロセスが簡単になると言う利点がある。
スタのゲート電極と画素用薄膜トランジスタのゲート電
極とを同一の層により形成したが、別の層により形成し
てもよい。例えば、駆動用薄膜トランジスタのソース・
ドレイン・能動領域と、画素用薄膜トランジスタのゲー
ト電極とを、同一の多結晶半導体層により形成し、駆動
用薄膜トランジスタのゲート電極と、画素用薄膜トラン
ジスタのソース・ドレイン・能動領域とを、同一の非晶
質半導体層により形成することも可能である。この場
合、プロセスが簡単になると言う利点がある。
【００１１】
【発明の効果】本発明の液晶表示装置の構成によれば、
以下に挙げる数多くの効果が得られる。１）駆動用薄膜
トランジスタは、能動領域が多結晶半導体より成るた
め、電界効果移動度が大きく、高特性な駆動用薄膜トラ
ンジスタが形成でき、それによって高性能な相補形薄膜
トランジスタが構成できる。
以下に挙げる数多くの効果が得られる。１）駆動用薄膜
トランジスタは、能動領域が多結晶半導体より成るた
め、電界効果移動度が大きく、高特性な駆動用薄膜トラ
ンジスタが形成でき、それによって高性能な相補形薄膜
トランジスタが構成できる。
【００１２】２）画素用薄膜トランジスタは、能動領域
が非晶質半導体より成るため、オフ時のリーク電流が小
さく、保持特性に優れている。
が非晶質半導体より成るため、オフ時のリーク電流が小
さく、保持特性に優れている。
【００１３】３）駆動用薄膜トランジスタを順スタガ型
に、画素用薄膜トランジスタを逆スタガ型にする事によ
って、薄膜トランジスタの特性を左右する、能動領域の
膜厚及びゲート絶縁膜膜厚を、駆動用薄膜トランジスタ
と画素用薄膜トランジスタとでそれぞれ、最適な値に選
択することができ、それによって、それぞれ最も良い特
性が実現できる。
に、画素用薄膜トランジスタを逆スタガ型にする事によ
って、薄膜トランジスタの特性を左右する、能動領域の
膜厚及びゲート絶縁膜膜厚を、駆動用薄膜トランジスタ
と画素用薄膜トランジスタとでそれぞれ、最適な値に選
択することができ、それによって、それぞれ最も良い特
性が実現できる。
【００１４】４）駆動用薄膜トランジスタ及び画素用薄
膜トランジスタのゲート電極を、金属で配線することも
可能であり、それによって配線の低抵抗化が図れるた
め、高集積化が可能になる。
膜トランジスタのゲート電極を、金属で配線することも
可能であり、それによって配線の低抵抗化が図れるた
め、高集積化が可能になる。
【００１５】以上、数多くの効果により、高性能な駆動
用薄膜トランジスタと、保持特性に優れた画素用薄膜ト
ランジスタにより、同一基板上で液晶表示装置を構成す
ることができる。
用薄膜トランジスタと、保持特性に優れた画素用薄膜ト
ランジスタにより、同一基板上で液晶表示装置を構成す
ることができる。
【図１】 本発明の実施例に示した液晶表示装置の製造
工程ごとの素子断面図。
工程ごとの素子断面図。
【図２】 従来の技術により液晶表示装置を形成したと
きの、製造工程ごとの素子断面図。
きの、製造工程ごとの素子断面図。
１０１、２０１・・・透明絶縁基板 １０２、２０２・・・半導体層 １０３・・・駆動用薄膜トランジスタのゲート絶縁膜 １０４、２０４・・・駆動用薄膜トランジスタのゲート
電極 １０５、２０５・・・画素用薄膜トランジスタのゲート
電極 １０６、１１１、２０６・・・不純物イオン １０７、２０７・・・駆動用薄膜トランジスタのソース
及びドレイン領域 １０８、２０９・・・駆動用薄膜トランジスタの能動領
域 １０９・・・画素用薄膜トランジスタのゲート絶縁膜 １１０・・・レジスト １１２、２０８・・・画素用薄膜トランジスタのソース
及びドレイン領域 １１３、２１０・・・画素用薄膜トランジスタの能動領
域 １１４、２１１・・・層間絶縁膜 １１５、２１２・・・コンタクトホール １１６、２１３・・・ソース及びドレイン配線 ２０３・・・駆動用薄膜トランジスタ及び画素用薄膜ト
ランジスタのゲート絶縁膜
電極 １０５、２０５・・・画素用薄膜トランジスタのゲート
電極 １０６、１１１、２０６・・・不純物イオン １０７、２０７・・・駆動用薄膜トランジスタのソース
及びドレイン領域 １０８、２０９・・・駆動用薄膜トランジスタの能動領
域 １０９・・・画素用薄膜トランジスタのゲート絶縁膜 １１０・・・レジスト １１２、２０８・・・画素用薄膜トランジスタのソース
及びドレイン領域 １１３、２１０・・・画素用薄膜トランジスタの能動領
域 １１４、２１１・・・層間絶縁膜 １１５、２１２・・・コンタクトホール １１６、２１３・・・ソース及びドレイン配線 ２０３・・・駆動用薄膜トランジスタ及び画素用薄膜ト
ランジスタのゲート絶縁膜
Claims (2)
- 【請求項１】 絶縁基板上にソース及びドレイン領域と
能動領域とゲート絶縁膜とゲート電極とから成る駆動用
薄膜トランジスタと画素用薄膜トランジスタとにより構
成される液晶表示装置において、能動領域が多結晶半導
体から成る駆動用薄膜トランジスタと、能動領域が非晶
質半導体からなる画素用薄膜トランジスタにより構成さ
れている事を特徴とする液晶表示装置。 - 【請求項２】 前記請求項１に記載の液晶表示装置にお
いて、駆動用薄膜トランジスタは、能動領域がゲート絶
縁膜に対して基板側に位置する、スタガ構造を有し、か
つ画素用薄膜トランジスタは能動領域がゲート絶縁膜に
対して基板と反対側に位置する、逆スタガ構造を有する
事を特徴とする、液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340992A JPH05232506A (ja) | 1992-02-20 | 1992-02-20 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340992A JPH05232506A (ja) | 1992-02-20 | 1992-02-20 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05232506A true JPH05232506A (ja) | 1993-09-10 |
Family
ID=12385798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3340992A Pending JPH05232506A (ja) | 1992-02-20 | 1992-02-20 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05232506A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0792500A (ja) * | 1993-06-29 | 1995-04-07 | Toshiba Corp | 半導体装置 |
| US7180236B2 (en) | 2002-11-12 | 2007-02-20 | Samsung Sdi Co., Ltd. | Flat panel display and fabrication method thereof |
| FR2890236A1 (fr) * | 2005-08-30 | 2007-03-02 | Commissariat Energie Atomique | Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin |
| EP1818900A3 (en) * | 2006-02-14 | 2010-03-10 | Samsung Electronics Co.,Ltd. | Organic light emitting device and manufacturing method of the same |
| WO2012067409A2 (en) * | 2010-11-15 | 2012-05-24 | Silicon Display Co., Ltd. | Thin film transistor substrate having hybrid cmos structure and optical sensor array using the substrate |
| CN108281382A (zh) * | 2018-01-22 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法及显示基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131577A (ja) * | 1985-12-03 | 1987-06-13 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ集積回路 |
| JPH02208635A (ja) * | 1989-02-08 | 1990-08-20 | Seiko Epson Corp | 半導体装置 |
| JPH04184424A (ja) * | 1990-11-20 | 1992-07-01 | Ricoh Co Ltd | 表示装置とその製法 |
| JPH04362924A (ja) * | 1990-09-05 | 1992-12-15 | Seiko Instr Inc | 平板型光弁基板用半導体集積回路装置 |
-
1992
- 1992-02-20 JP JP3340992A patent/JPH05232506A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131577A (ja) * | 1985-12-03 | 1987-06-13 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ集積回路 |
| JPH02208635A (ja) * | 1989-02-08 | 1990-08-20 | Seiko Epson Corp | 半導体装置 |
| JPH04362924A (ja) * | 1990-09-05 | 1992-12-15 | Seiko Instr Inc | 平板型光弁基板用半導体集積回路装置 |
| JPH04184424A (ja) * | 1990-11-20 | 1992-07-01 | Ricoh Co Ltd | 表示装置とその製法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0792500A (ja) * | 1993-06-29 | 1995-04-07 | Toshiba Corp | 半導体装置 |
| US5585647A (en) * | 1993-06-29 | 1996-12-17 | Kabushiki Kaisha Toshiba | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate |
| US7180236B2 (en) | 2002-11-12 | 2007-02-20 | Samsung Sdi Co., Ltd. | Flat panel display and fabrication method thereof |
| FR2890236A1 (fr) * | 2005-08-30 | 2007-03-02 | Commissariat Energie Atomique | Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin |
| WO2007025962A1 (fr) * | 2005-08-30 | 2007-03-08 | Commissariat A L'energie Atomique | Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin |
| EP1818900A3 (en) * | 2006-02-14 | 2010-03-10 | Samsung Electronics Co.,Ltd. | Organic light emitting device and manufacturing method of the same |
| WO2012067409A2 (en) * | 2010-11-15 | 2012-05-24 | Silicon Display Co., Ltd. | Thin film transistor substrate having hybrid cmos structure and optical sensor array using the substrate |
| WO2012067409A3 (en) * | 2010-11-15 | 2012-08-09 | Silicon Display Co., Ltd. | Thin film transistor substrate having hybrid cmos structure and optical sensor array using the substrate |
| CN108281382A (zh) * | 2018-01-22 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法及显示基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666103B2 (ja) | 薄膜半導体装置 | |
| JP4386978B2 (ja) | 半導体装置の作製方法 | |
| US20070010075A1 (en) | Semiconductor device and method for manufacturing same | |
| JP4296234B2 (ja) | 薄膜トランジスターの製造方法 | |
| KR20020013762A (ko) | 박막 반도체 장치 | |
| JP3548237B2 (ja) | 薄膜トランジスタ | |
| JP2001085695A (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法および電気光学装置 | |
| JP4984369B2 (ja) | 画像表示装置及びその製造方法 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JP3043870B2 (ja) | 液晶表示装置 | |
| JP2000269512A (ja) | 半導体装置およびその作製方法 | |
| JPH05232506A (ja) | 液晶表示装置 | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100345361B1 (ko) | 박막트랜지스터및이것을구비한액정표시장치와tft어레이기판의제조방법 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
| JP2934717B2 (ja) | マトリクス回路駆動装置およびその製造方法 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| KR100212270B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPS6159474A (ja) | アクティブマトリクスディスプレイ | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
| KR0151275B1 (ko) | 액정표시소자용 박막트랜지스터 패널 제조방법 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 |