KR0161462B1 - 액정 디스플레이에서의 게이트 패드 형성방법 - Google Patents

액정 디스플레이에서의 게이트 패드 형성방법 Download PDF

Info

Publication number
KR0161462B1
KR0161462B1 KR1019950043201A KR19950043201A KR0161462B1 KR 0161462 B1 KR0161462 B1 KR 0161462B1 KR 1019950043201 A KR1019950043201 A KR 1019950043201A KR 19950043201 A KR19950043201 A KR 19950043201A KR 0161462 B1 KR0161462 B1 KR 0161462B1
Authority
KR
South Korea
Prior art keywords
ito
barrier metal
gate
electroless plating
forming
Prior art date
Application number
KR1019950043201A
Other languages
English (en)
Other versions
KR970028665A (ko
Inventor
송진호
김원주
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950043201A priority Critical patent/KR0161462B1/ko
Priority to US08/754,886 priority patent/US5851918A/en
Publication of KR970028665A publication Critical patent/KR970028665A/ko
Application granted granted Critical
Publication of KR0161462B1 publication Critical patent/KR0161462B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

무전해 도금법(Electroless Plating)을 이용하여 알루미늄(Al) 게이트와 ITO(Indium Tin Oxide)와의 접촉 불량(Contact Degradation)을 방지할 수 있는 액정 디스플레이의 게이트 패드 형성방법이 개시된다.
본 발명은 TFT LCD에서의 Al 게이트와 ITO와의 접촉 불량을 방지하기 위하여, 추가의 마스크 사용없이 무전해 도금방법(Electroless Plating)을 이용하여 상기 Al과 ITO와의 사이에 선택적으로 장벽 금속을 형성시키는 단계를 더 포함한다. 상기 무전해 도금은 치아인산염을 기본으로 하는 (hypophosphite-based) Ni 전해질을 사용하는 zincate solution 처리에 의해 수행된다.

Description

액정 디스플레이에서의 게이트 패드 형성방법
제1도는 현재 LCD 분야에서 추진되고 있는 6 Mask 프로세스의 아키텍쳐를 나타낸 공정 흐름도이다.
제2도 내지 제7도는 본 발명에 의한 액정 디스플레이의 게이트 패드 형성방법을 단계별로 순차적으로 도시한 공정 단면도이다.
본 발명은 액정 디스플레이(Liquid Crystal Display; 이하, LCD라 약함)의 제조방법에 관한 것으로서, 보다 상세하게는 무전해도금법(Electroless Plating)을 이용하여 알루미늄(Al) 게이트와 ITO(Indium Tin Oxide)와의 접촉 불량(Contact Degradation)을 방지할 수 있는 액정 디스플레이의 게이트 패드 형성방법에 관한 것이다.
평면 표시장치로서 TFT(Thin Film Transistor)를 스위칭 소자로 사용하는 LCD가 주목을 받고 있다. LCD는 가볍고 얇으며 소비전력이 좋아 노트 PC 등 휴대용 제품을 중심으로 시장을 넓혀가고 있다.
차세대 표시소자로서 두각을 나타내고 있는 LCD는 공정 단순화 측면에서, 마스크 수를 줄이기 위하여 여러 가지 방법들이 시도되고 있는 실정에 있다.
현재, LCD 분야에서 시도되고 있는 'Less Mask' 공정개발은 6 마스크에 의거하여 추진되고 있다.
제1도는 6 Mask 프로세스의 아키텍쳐를 나타낸 공정 흐름도로서, 기존의 Top ITO 구조의 7 Mask 공정과는 달리, 마스크 #5의 콘택트 공정에서 패시베이션 막과 게이트 절연막인 SiNx를 동시에 개구시키고 ITO를 사용하여 이미 형성된 Cr 패드와 Al 게이트를 연결시키는 방법으로서, Cr-ITO 및 Al-ITO 콘택이 동시에 형성되게 된다.
그러나, 상술한 6 Mask 공정은 다음과 같은 문제점을 안고 있다.
즉, 상기 Al-ITO 접촉 부위에서의 Al2O3형성으로 인한 접촉 불량(Contact Degradation)이다.
이러한 Al-ITO 접촉저항 문제는 Al이 가지는 물성 자체의 특성으로 인해 순수 알루미늄(pure Al)을 알루미늄 합금(Al alloy)으로 대체하더라도 상기 Al2O3의 형성을 억제할 수 없다.
따라서, 최선의 방법은 마스크 수를 늘리지 않으면서 Al과 ITO와의 직접 접촉을 막는 것이다.
본 발명의 목적은 추가의 마스크 사용없이 무전해 도금(Electroless Plating)을 이용하여 알루미늄(Al) 게이트와 ITO(Indium Tin Oxide)와의 접촉 불량(Contact Degradation)을 방지할 수 있는 액정 디스플레이의 게이트 패드 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 TFT(Thin Film Transistor)액정 디스플레이(LCD)에서의 알루미늄(Al) 게이트와 Cr 패드를 ITO(Indium Tin Oxide)로 동시에 접촉시키는 Top ITO 구조의 게이트 패드 형성방법에 있어서,
상기 Al과 ITO와의 접촉 불량(Contact Degradation)을 방지하기 위하여, 추가의 마스크 사용없이 무전해 도금방법(Electroless Plating)을 이용하여 상기 Al과 ITO와의 사이에 선택적으로 장벽 금속을 형성시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 장벽금속은 치아인산염을 기본으로 하는 (hypophosphite-based) Ni 전해질을 사용하여 형성된 Ni로 이루어지며, 상기 Ni 금속의 무전해 도금 조건은 약 90℃, 4.5 pH인 것을 특징으로 한다.
또한, 상기 장벽금속 형성 전, Al 표면의 자연산화막 제거 및 무전해 니켈 증착을 촉진시킬 목적으로 Al 표면을 활성화(Activation) 시키는 zincate solution 공정을 더 포함하며, 이 공정은 산화아연(Zinc Oxide)과 수산화나트륨(Sodium Hydroxide)을 주성분으로 포함하고, 핵생성 증진을 위해 아연, 철, 구리, 및 니켈 이온들을 더 포함하는 것을 특징으로 한다.
또한, 상기 활성화 단계는 팔라듐(Pd) 용액을 사용하여 수행할 수 있다.
바람직하게, 상기 무전해 도금에 의한 장벽금속 형성 후, 상기 장벽금속 이외의 영역에 잔존할 수 있는 잔유물(residue) 제거를 위하여, N2플라즈마 공정을 부가할 수도 있다.
본 발명에 의하면, 무전해 니켈 도금방법을 이용하여 Al과 ITO와의 계면에 Ni 장벽금속을 형성함으로써 Al-ITO 콘택트 불량(Degradation)을 방지할 수 있다. 그 결과, 접촉 저항 증가없이 Top ITO 구조의 6 마스크 공정을 양산화에 적용할 수 있다.
이하, 본 발명의 실시예를 첨부도면을 참조하여 보다 상세히 설명한다.
제2도 내지 제7도는 본 발명에 의한 액정 디스플레이의 게이트 패드 형성방법을 단계별로 순차적으로 도시한 공정 단면도로서, 제5도의 콘택트 공정까지는 통상의 방법과 동일하다.
제2도를 참조하여, 투광성 기판(11)상에 알루미늄 게이트(13) 패턴을 형성한 후, 결과물 전면에 SiNx으로 이루어진 게이트 절연막(15)을 증착한다.
이어, 제3도에 도시한 바와 같이, 외부 집적회로(IC)와의 연결을 위한 크롬 패드(17)를 형성한다.
제4도는 결과물 전면에 패시베이션을 위한 질화막(19)을 도포한후의 단면도이다.
제5도는 콘택트 공정을 나타낸 것으로서, 소정의 감광막 패턴(PR)을 마스크로 이용하여 상기 패시베이션 질화막(19)과 게이트 질화막(15)을 동시에 개구한다.
제6도는 무전해 도금을 이용하여 상기 노출된 Al 게이트(13) 위에 선택적으로 장벽금속(20)을 형성하는 단계를 나타낸다.
도금이란 금속 이온을 포함한 용액으로부터 금속 이온을 환원시켜 피도금체 표면에 금속 피막을 형성시키는 것을 말한다. 이러한 도금에는 전기 도금(Electroplating), 무전해 도금(Electroless plating), 치환 도금(Displacement plating)등 크게 세가지 분야로 나누어진다.
개개의 도금방법은 전자의 공급원에 따라 분류된다.
본 발명에서 사용되는 상기 무전해 도금은 용액속에 공존하는 환원제의 전기 화학적 포텐셜이 금속 이온에 비하여 낮다는 특성을 이용한 것으로, 두 성분이 공존하는 용액에서 환원제는 전자를 내어 놓으면서 산화되고, 이 전자를 금속 이온이 받아서 촉매면에 도금이 되는 것이다.
즉, 무전해 도금 반응의 구동력(driving force)은 이온화 경향의 차이이며, 다음과 같은 반응식으로 표현할 수 있다.
양극 반응 : R + H2O = Ox+ e-
음극 반응 : M++ e-= M (여기서, R은 환원제임)
무전해 도금은 전기 도금에 비해 다음과 같은 장점을 갖는다.
① 핀홀(pinhole)이 적고 내식성이 우수하다.
② 외부전원이 불필요하며 양산이 가능하다.
③ 도금막이 균일하고 밀착성이 우수하다.
④ 설비비가 저렴하며 높은 선택비 (Selectivity)로 사진식각 공정이 불필요하다.
단, 전기도금과의 상대적인 비교시 단점으로 지적되는 도금 속도는 LCD 공정에서 필요로 하는 두께 (예를 들어, 약 500Å 이상의 두께면 장벽 금속으로서의 역할을 충분히 수행할 수 있다)를 고려할 때, 큰 문제가 되지 않는다.
무전해 도금에 의해서 Al 위에 장벽 금속(20)을 형성하는 방법을 구체적으로 설명하면 다음과 같다.
무전해 도금의 첫 번째 공정으로 세정(Cleaning)을 한다. 이는 알루미늄 표면위에 잔유물이 존재하는 경우, 접촉 저항이 높아지고, 밀착성 및 기계적 강도면에서 좋지 않으므로 상기 게이트 절연막(15)과 패시베이션 질화막(19)을 개구한 후 즉시 세정 공정을 수행한다.
이어, Al 표면의 자연산화막(native oxide) 제거 및 무전해 니켈 증착을 촉진시킬 목적으로 Al 표면을 활성화(Activation) 시키는 공정을 수행한다. 이 공정은 후속의 장벽금속의 모폴로지와 이들의 기계적, 전기적 특성을 결정한다.
상기 활성화 공정은 zincate solution 처리에 의해 수행된다. 이 공정은 산화아연(Zinc Oxide)과 수산화나트륨(Sodium Hydroxide)을 주성분으로 포함하고, 핵생성 증진을 위해 아연, 철, 구리, 및 니켈 이온들을 더 포함하는 용액으로 Al 표면에 존재하는 자연산화막을 제거함과 동시에 형성될 장벽금 속의 핵생성(necleation)자리를 만들어 주는 아연을 형성한다. 아연(zinc) 핵생성은 상기 zincate 용액을 탈이온수(DI water)로 희석시켜 줌으로써 촉진시킬 수 있다.
연이어, 치아인산염을 기본으로 하는(hypophosphite-based) Ni 전해질(electrolyte)을 사용하여 Ni을 장벽금속(20)으로 형성한다.
상기 활성화 처리는 팔라듐(Pd) 용액을 사용하여 수행할 수 있다.
상기 장벽금속(20)의 두께는 스텝 커버리지 등을 고려하여 결정한다. 상기 Ni 금속의 무전해 도금 조건은 약 90℃의 온도와 4.5 pH에서 수행된다.
이때, 무전해 도금에 의한 Ni 장벽금속(20) 형성시, 상기 노출된 Cr 패드(17)에는 아무런 영향도 끼치지 않는다. 그 이유는, Cr과 Ni의 이온화 경향의 차이가 작기 때문이며, 설사 미소량의 니켈이 도금될지라도 Cr-Ni-ITO의 접촉은 아무런 문제도 없다.
또한, 무전해 도금공정을 상기 감광막 패턴(PR) 스트립 이전에 실시하고 감광막 패턴을 추후에 제거함으로써, 장벽금속(20) 형성 시 상기 패시베이션 질화막(19) 위에 잔유물(residue)이 잔존할 수 있는 소지를 제거할 수 있다.
부수적으로, 상기 무전해 도금에 의한 장벽금속(20) 형성 후, 상기 장벽금속 이외의 영역에 잔존할 수 있는 잔유물(residue) 제거를 위하여, N2플라즈마를 이용하여 상기 질화막(19) 표면을 일정 두께로 제거시키는 공정을 부가할 수도 있다.
최종적으로, ITO(22) 패턴을 형성하여 LCD 패널의 제작을 완료한다(제7도 참조).
제7도를 참조하여, 게이트 신호는 상기 Cr 패드(17)로부터 인가되어 ITO(22)를 거쳐 Al 게이트(13)로 전달되며, Al과 ITO의 접촉을 방지하는 Al-Ni-ITO 구조의 게이트 패드가 형성되고, TFT나 활성부위 내의 변화는 없다.
이상 설명한 바와 같이 본 발명에 의하면, 추가의 마스크 사용없이 무전해 도금(Electroless Plating)을 이용하여 Al과 ITO와의 계면에 알루미늄 본딩패드를 형성함으로써 Al-ITO 콘택트 불량(Degradation)을 방지할 수 있다. 따라서, 별도의 마스크 추가없이 본 발명을 양산화에 적용할 수 있다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.

Claims (9)

  1. TFT(Thin Film Transistor) 액정 디스플레이(LCD)에서의 알루미늄(Al) 게이트와 Cr 패드를 ITO(Indium Tin Oxide)로 동시에 접촉시키는 Top ITO 구조의 게이트 패드 형성방법에 있어서, 상기 Al과 ITO와의 접촉 불량(Contact Degradation)을 방지하기 위하여, 추가의 마스크 사용없이 무전해 도금방법(Electroless Plating)을 이용하여 상기 Al과 ITO와의 사이에 선택적으로 장벽 금속을 형성시키는 단계를 더 포함하는 것을 특징으로 하는 게이트 패드 형성방법.
  2. 제1항에 있어서, 상기 장벽금속은 치아인산염을 기본으로 하는(hypophosphite-based) Ni 전해질을 사용하여 형성된 Ni로 이루어진 것을 특징으로 하는 게이트 패드 형성방법.
  3. 제2항에 있어서, 상기 Ni 금속의 무전해 도금 조건은 약 90℃, 4.5 pH인 것을 특징으로 하는 게이트 패드 형성방법.
  4. 제1항에 있어서, 상기 장벽금속 형성 전, Al 표면의 자연산화막 제거 및 무전해 니켈 증착을 촉진시킬 목적으로 Al 표면을 활성화(Activation)시키는 단계를 부가한 것을 특징으로 하는 게이트 패드 형성방법.
  5. 제4항에 있어서, 상기 활성화 단계는 zincate solution 공정으로 수행됨을 특징으로 하는 게이트 패드 형성방법.
  6. 제5항에 있어서, 상기 zincate solution 공정은 산화아연(Zinc Oxide)과 수산화나트륨(Sodium Hydroxide)을 주성분으로 포함하는 용액으로 수행됨을 특징으로 하는 게이트 패드 형성방법.
  7. 제6항에 있어서, 상기 용액에는 핵생성 증진을 위해 아연, 철, 구리, 및 니켈 이온들을 더 포함하는 것을 특징으로 하는 게이트 패드 형성방법.
  8. 제4항에 있어서, 상기 활성화 단계를 팔라듐(Pd) 용액을 사용하여 수행하는 것을 특징으로 하는 게이트 패드 형성방법.
  9. 제1항에 있어서, 상기 무전해 도금에 의한 장벽금속 형성 후, 상기 장벽금속 이외의 영역에 잔존할 수 있는 잔유물(residue) 제거를 위하여, N2플라즈마 공정을 부가하는 것을 특징으로 하는 게이트 패드 형성방법.
KR1019950043201A 1995-11-23 1995-11-23 액정 디스플레이에서의 게이트 패드 형성방법 KR0161462B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950043201A KR0161462B1 (ko) 1995-11-23 1995-11-23 액정 디스플레이에서의 게이트 패드 형성방법
US08/754,886 US5851918A (en) 1995-11-23 1996-11-22 Methods of fabricating liquid crystal display elements and interconnects therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043201A KR0161462B1 (ko) 1995-11-23 1995-11-23 액정 디스플레이에서의 게이트 패드 형성방법

Publications (2)

Publication Number Publication Date
KR970028665A KR970028665A (ko) 1997-06-24
KR0161462B1 true KR0161462B1 (ko) 1999-01-15

Family

ID=19435370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043201A KR0161462B1 (ko) 1995-11-23 1995-11-23 액정 디스플레이에서의 게이트 패드 형성방법

Country Status (2)

Country Link
US (1) US5851918A (ko)
KR (1) KR0161462B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
KR100682691B1 (ko) * 2001-02-28 2007-02-15 가부시끼가이샤 어드번스트 디스플레이 액정표시장치
KR100741896B1 (ko) * 2000-10-18 2007-07-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190041B1 (ko) 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP3019053B2 (ja) * 1997-12-25 2000-03-13 日本電気株式会社 液晶表示装置及びその製造方法
KR100333248B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터 제조방법
JP4497601B2 (ja) * 1999-11-01 2010-07-07 シャープ株式会社 液晶表示装置の製造方法
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
KR100690001B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6791144B1 (en) * 2000-06-27 2004-09-14 International Business Machines Corporation Thin film transistor and multilayer film structure and manufacturing method of same
KR20020011716A (ko) * 2000-08-04 2002-02-09 한승국 도금방식에 의한 도체박막을 사용하는 터치판넬
US6559051B1 (en) * 2000-10-05 2003-05-06 Advanced Micro Devices, Inc. Electroless deposition of dielectric precursor materials for use in in-laid gate MOS transistors
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100471394B1 (ko) * 2000-12-30 2005-02-21 비오이 하이디스 테크놀로지 주식회사 접촉저항을 감소시킨 액정 디스플레이 제조방법
CN100378551C (zh) * 2001-10-22 2008-04-02 三星电子株式会社 液晶显示器及其制造方法
KR100788310B1 (ko) * 2002-03-07 2007-12-27 엘지.필립스 엘시디 주식회사 인듐-틴-옥사이드 전극 위에 은을 무전해 도금하는 방법
US7148508B2 (en) * 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
JP3918741B2 (ja) * 2002-03-28 2007-05-23 セイコーエプソン株式会社 電気光学装置の製造方法、及び半導体装置の製造方法
US7029529B2 (en) 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
KR100744396B1 (ko) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 어레이기판의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3989606A (en) * 1975-09-26 1976-11-02 Aluminum Company Of America Metal plating on aluminum
US4205428A (en) * 1978-02-23 1980-06-03 The United States Of America As Represented By The Secretary Of The Air Force Planar liquid crystal matrix array chip
US4325990A (en) * 1980-05-12 1982-04-20 Macdermid Incorporated Electroless copper deposition solutions with hypophosphite reducing agent
JPS59198271A (ja) * 1983-04-26 1984-11-10 株式会社東芝 エレベ−タの群管理制御方法
JPS61239647A (ja) * 1985-04-16 1986-10-24 Nec Corp 半導体装置
JPS62158881A (ja) * 1985-12-28 1987-07-14 Metaretsukusu:Kk 無電解ニツケル・りんめつき浴
JPS63164447A (ja) * 1986-12-26 1988-07-07 Fujitsu Ltd 半導体装置およびその製造方法
JP2673460B2 (ja) * 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
US5260234A (en) * 1990-12-20 1993-11-09 Vlsi Technology, Inc. Method for bonding a lead to a die pad using an electroless plating solution
ES2118987T3 (es) * 1993-02-10 1998-10-01 Bayer Ag Procedimiento para la obtencion de plasticos celulares a base de isocianato.
US5384284A (en) * 1993-10-01 1995-01-24 Micron Semiconductor, Inc. Method to form a low resistant bond pad interconnect

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
KR100741896B1 (ko) * 2000-10-18 2007-07-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 제조 방법
KR100682691B1 (ko) * 2001-02-28 2007-02-15 가부시끼가이샤 어드번스트 디스플레이 액정표시장치

Also Published As

Publication number Publication date
KR970028665A (ko) 1997-06-24
US5851918A (en) 1998-12-22

Similar Documents

Publication Publication Date Title
KR0161462B1 (ko) 액정 디스플레이에서의 게이트 패드 형성방법
US7166502B1 (en) Method of manufacturing a thin film transistor
KR100412619B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
US6897135B2 (en) Method for fabricating metal interconnections
TWI405336B (zh) 使用鋁合金之低接觸電性阻抗型電極及其之製造方法以及顯示裝置
US20030207567A1 (en) Metal film pattern and manufacturing method thereof
EP2012350A2 (en) Method of forming metal pattern, patterned metal structure, and thin film transistor-liquid crystal displays using the same
KR20040060042A (ko) 액정표시장치 제조방법
US20030124851A1 (en) Etching solution for etching Cu and Cu/Ti metal layer of liquid crystal display device and method of fabricating the same
KR100396830B1 (ko) 금속 배선 및 금속 배선을 사용한 액티브 매트릭스 기판
US9136047B2 (en) Method of forming low-resistance metal pattern, patterned metal structure, and display devices using the same
JP3429440B2 (ja) 半導体装置およびその製造方法
TWI227343B (en) Metal line, method for fabricating the metal line, thin film transistor employing the metal line and display device
US4666078A (en) Electroless plated terminals of display panel
JPH11126907A (ja) 薄膜トランジスタおよびその製造方法
KR100385109B1 (ko) 금속 배선의 제조방법
US20190103423A1 (en) Manufacturing method for thin film transistor array substrate
JP2778133B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JPH0470613B2 (ko)
US11830887B2 (en) Array substrate, manufacturing method of the array substrate, and display panel
JP3047183B2 (ja) 液晶装置の製造方法
JPH11186558A (ja) 薄膜トランジスタおよびその製造方法
JPH06324349A (ja) 半導体装置の製造方法および製造装置
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
JPS58180054A (ja) マトリツクス画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 16

EXPY Expiration of term