JPS61239647A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61239647A JPS61239647A JP60080810A JP8081085A JPS61239647A JP S61239647 A JPS61239647 A JP S61239647A JP 60080810 A JP60080810 A JP 60080810A JP 8081085 A JP8081085 A JP 8081085A JP S61239647 A JPS61239647 A JP S61239647A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- film
- pad electrode
- protective insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はギヤングポンディング用パンク型電極をもつ半
導体装置に関するものである。
導体装置に関するものである。
従来、この種のバンプ型電極は第３図に示すような構造
をとっていた。すなわち、半導体基板１８上に絶縁膜１
９を介して所定形状のパッド電極２０があり、その上に
開孔部をもつ保護絶縁膜２１を介して金属層２２および
バンプ型電極２３とが電気的に接続されている。
をとっていた。すなわち、半導体基板１８上に絶縁膜１
９を介して所定形状のパッド電極２０があり、その上に
開孔部をもつ保護絶縁膜２１を介して金属層２２および
バンプ型電極２３とが電気的に接続されている。
このパッド電極２０の周囲は保護絶縁膜２１で被覆さｎ
１バツド電極下の絶稼膜１９が開孔部形成時に除去さｎ
ないようにしている。
１バツド電極下の絶稼膜１９が開孔部形成時に除去さｎ
ないようにしている。
このためパッド電極２０上にコンタクトおよびバリア用
金属層２２を介して形成されるバンプ型電極２３の上部
は保護絶縁膜２１の端の段差を反映して中央が凹となっ
た形状をしている。
金属層２２を介して形成されるバンプ型電極２３の上部
は保護絶縁膜２１の端の段差を反映して中央が凹となっ
た形状をしている。
上述した従来のバンプ型電極はバンプ型電極の上面が中
央に四部を有するため、フィルムキャリヤ方式での組立
を行なう際、インナーリードポンディング（Ｉｎｎｅｒ
Ｌｅａｄ Ｂｏｎｄｉｎｇ、今後はＩＬＢと略称する
）で、リードの熱圧着がバンプ型電極上面全体に均一な
圧力で行なわ扛ず、パッド゛電極う 周縁が高い圧力を９ける形となる。このだめパッド電極
下の酸化膜やシリコン基板にクラックが入っだり、パッ
ド電極上の周辺のオーバーラツプした保護膜にクラック
が入って耐湿性などの信頼性を低下させるなどの欠点が
あった。
央に四部を有するため、フィルムキャリヤ方式での組立
を行なう際、インナーリードポンディング（Ｉｎｎｅｒ
Ｌｅａｄ Ｂｏｎｄｉｎｇ、今後はＩＬＢと略称する
）で、リードの熱圧着がバンプ型電極上面全体に均一な
圧力で行なわ扛ず、パッド゛電極う 周縁が高い圧力を９ける形となる。このだめパッド電極
下の酸化膜やシリコン基板にクラックが入っだり、パッ
ド電極上の周辺のオーバーラツプした保護膜にクラック
が入って耐湿性などの信頼性を低下させるなどの欠点が
あった。
本発明の半導体装置は、半導体基板上に絶縁膜を介して
所定状のパッド電極を有し、前記パッド電極上に前記パ
ッド電極よりも小さな開孔部をもつ保護膜を介して前記
パッド電極とバンプ型電極とが電気的に接続されている
半導体装置において、前記保護絶縁膜の開孔部直下の前
記絶縁膜と前記パッド電極との間に、前記保護絶縁膜と
ほぼ同じ膜厚でかつ前記開孔部とほぼ同じ形状をもつ物
質を介在せしめて前記バンプ型電極上面をほぼ平坦１
にしたことを特徴としている。
所定状のパッド電極を有し、前記パッド電極上に前記パ
ッド電極よりも小さな開孔部をもつ保護膜を介して前記
パッド電極とバンプ型電極とが電気的に接続されている
半導体装置において、前記保護絶縁膜の開孔部直下の前
記絶縁膜と前記パッド電極との間に、前記保護絶縁膜と
ほぼ同じ膜厚でかつ前記開孔部とほぼ同じ形状をもつ物
質を介在せしめて前記バンプ型電極上面をほぼ平坦１
にしたことを特徴としている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
半導体基板１上に絶縁膜２を介して多結晶シリコン層３
が形成さｎている。この多結晶シリコン層３は保護絶縁
膜６とほぼ同じ膜厚をもちかつ保護絶縁膜の開孔部とほ
ぼ同じ形状をもって、との開孔部の直下に形成されてい
る。そして、前記多結晶シリコン層３上に層間絶縁膜４
を介して所定も 形状のパッド電極５が形成さｎている。さ卆にこのパッ
ド電極５上に前記開孔部をもつ保護絶縁膜６を介して、
コンタクト用およびバリア用の金属層７並びにバンプ型
電極８が形成されている。
が形成さｎている。この多結晶シリコン層３は保護絶縁
膜６とほぼ同じ膜厚をもちかつ保護絶縁膜の開孔部とほ
ぼ同じ形状をもって、との開孔部の直下に形成されてい
る。そして、前記多結晶シリコン層３上に層間絶縁膜４
を介して所定も 形状のパッド電極５が形成さｎている。さ卆にこのパッ
ド電極５上に前記開孔部をもつ保護絶縁膜６を介して、
コンタクト用およびバリア用の金属層７並びにバンプ型
電極８が形成されている。
このように、多結晶シリコン層３は保護絶縁膜６の開孔
部とほぼ同じ形状および膜厚に形成さ扛ているので、そ
の上のパッド電極も上に盛り上がり、バット電極表面と
、パッド電極周辺を覆っている保護絶縁膜の表面とは連
続した凹凸のない面となる。従ってバンプ型電極の上面
が平坦なバンプ型電極構造がえらｎる。
部とほぼ同じ形状および膜厚に形成さ扛ているので、そ
の上のパッド電極も上に盛り上がり、バット電極表面と
、パッド電極周辺を覆っている保護絶縁膜の表面とは連
続した凹凸のない面となる。従ってバンプ型電極の上面
が平坦なバンプ型電極構造がえらｎる。
第２図（ａ）〜（ｆ）は第１図に示した実施例の製造方
法゛を説明するだめの工程順の縦断面図である。
法゛を説明するだめの工程順の縦断面図である。
まず半導体基板９上に絶縁膜１０たとえば熱酸化膜を１
μｍ程度形成し、その上にパッド電極を形成する予定領
域の中央に多結晶シリコン層１１を選択的に形成する（
第２図（ａ））。
μｍ程度形成し、その上にパッド電極を形成する予定領
域の中央に多結晶シリコン層１１を選択的に形成する（
第２図（ａ））。
さらに、全面に層間絶縁膜１２、例えばリンを含む酸化
シリコン膜を約１μｍ化学凶相成長法で形成し、その上
にアルミニウムを主成分とする金属をスパッタ法で被着
し、フォトエツチング法により選択的に除去してパッド
電極１３を形成する（第２図（ｂ））。
シリコン膜を約１μｍ化学凶相成長法で形成し、その上
にアルミニウムを主成分とする金属をスパッタ法で被着
し、フォトエツチング法により選択的に除去してパッド
電極１３を形成する（第２図（ｂ））。
次にデバイスの保護絶縁膜１４を前記多結晶シリコン層
１１とほぼ等しい膜厚で形成する。次いで前記多結晶シ
リコン層１１と同じ領域及びその周縁の一定幅の領域の
保護絶縁膜１４をフォトエツチング法により選択的に除
去する。ここで前記一定幅は層間絶縁膜１２の膜厚とパ
ッド電極１３の膜厚との和に設定する。と牡によってパ
ッド電極１３の露出した表面と、パッド電極周縁部のパ
ッド電極上にオーバーラツプした保護絶縁膜１４の表面
は平担な一平面上に連なって形成される（第２図（Ｃ）
）。
１１とほぼ等しい膜厚で形成する。次いで前記多結晶シ
リコン層１１と同じ領域及びその周縁の一定幅の領域の
保護絶縁膜１４をフォトエツチング法により選択的に除
去する。ここで前記一定幅は層間絶縁膜１２の膜厚とパ
ッド電極１３の膜厚との和に設定する。と牡によってパ
ッド電極１３の露出した表面と、パッド電極周縁部のパ
ッド電極上にオーバーラツプした保護絶縁膜１４の表面
は平担な一平面上に連なって形成される（第２図（Ｃ）
）。
次に表面にコンタクト用金属層１５およびバリア用金属
層１６を順次被層形成する。コンタクト用金属層として
はＣｒ 、Ｔｉ などを用いバリア用金属層としては
、Ｃｕ、Ｐｄ などを用いる。これらはＣｒ−Ｃｕ−
Ａｕ 、 Ｔ ｉ −Ｐ ｄなどの組合せで用いる（第
２図（ｄ））。
層１６を順次被層形成する。コンタクト用金属層として
はＣｒ 、Ｔｉ などを用いバリア用金属層としては
、Ｃｕ、Ｐｄ などを用いる。これらはＣｒ−Ｃｕ−
Ａｕ 、 Ｔ ｉ −Ｐ ｄなどの組合せで用いる（第
２図（ｄ））。
更にフォトレジスト１７をマスクとしてパッド電極１３
上およびその周縁を覆った保護絶縁膜１４上に、コンタ
クト用金属層１５とバリア用金属層 １６を
介して金メッキによりバンプ型電極２４を形成する（第
２図（ｅ））。
上およびその周縁を覆った保護絶縁膜１４上に、コンタ
クト用金属層１５とバリア用金属層 １６を
介して金メッキによりバンプ型電極２４を形成する（第
２図（ｅ））。
フォトレジスト除去後、バリア用金属層１６お
、よびコンタクト用金属層１５をバンプ型電極２４
をマスクにしてエツチング除去し、バンプ電極構造を完
成する（第２図（ｆ））。
、よびコンタクト用金属層１５をバンプ型電極２４
をマスクにしてエツチング除去し、バンプ電極構造を完
成する（第２図（ｆ））。
“ また、以上の実施列ではバット電極の下に、現在
の集積回路において一般的に用いられている多結晶シリ
コン層を選択的に残しておくことにより、下地の形状を
変えて最終的なバンプ型電極の中央−６＝ の凹部をなくしたものであるが、多結晶シリコン層の代
りに絶縁膜または金属膜などを用いても良い。さらに層
間絶縁膜１２は使わずにす壕すこともできる。
の集積回路において一般的に用いられている多結晶シリ
コン層を選択的に残しておくことにより、下地の形状を
変えて最終的なバンプ型電極の中央−６＝ の凹部をなくしたものであるが、多結晶シリコン層の代
りに絶縁膜または金属膜などを用いても良い。さらに層
間絶縁膜１２は使わずにす壕すこともできる。
以上説明したように本発明は、パッド電極上の保護絶縁
膜の除去される部分とほぼ同一形状かつ同一膜厚をもつ
物質をパッド電極下に介在せしめた構造である。これに
よりバンプ型電極の表面が平坦になるのでＩＬＢにおけ
るバンプ型電極の圧力の均一化がはかれ、パッド電極下
の酸化膜、シリコン基板へのダメージが緩和され、クラ
ックすなわちリードのハガレも少なくなる。また保護絶
縁膜のクラックも少なくなり、信頼性の向上も計ｎるな
どの効果がある。
膜の除去される部分とほぼ同一形状かつ同一膜厚をもつ
物質をパッド電極下に介在せしめた構造である。これに
よりバンプ型電極の表面が平坦になるのでＩＬＢにおけ
るバンプ型電極の圧力の均一化がはかれ、パッド電極下
の酸化膜、シリコン基板へのダメージが緩和され、クラ
ックすなわちリードのハガレも少なくなる。また保護絶
縁膜のクラックも少なくなり、信頼性の向上も計ｎるな
どの効果がある。
１ 第１図は本発明の一実施例のバンプ型電
極部の縦断面図、第２図は実施例のバンプ型電極部の製
造方法を示す各工程の縦断面図、第３図は従来のバンプ
型電極部の縦断面図である５゜ １．９．１８ ・・・・・・半導体基板、２ 、１０
、１９・・・・・・絶縁膜、３．１１・・・・・・多結
晶シリコン層、４．１２・・・・・・層間絶縁膜、５，
１３．２０・・・・・・パッド電極、６．１４゜２１・
・・・・・保護絶縁膜、７，２２・・・・・・金属層、
１５・・・・・・コンタクト用金＠１ｍ、１６・・・・
・・バリア用金属層、１７・・・・・・フォトレジスト
、８，２３．２４・・・・・・バンプ型電極。
極部の縦断面図、第２図は実施例のバンプ型電極部の製
造方法を示す各工程の縦断面図、第３図は従来のバンプ
型電極部の縦断面図である５゜ １．９．１８ ・・・・・・半導体基板、２ 、１０
、１９・・・・・・絶縁膜、３．１１・・・・・・多結
晶シリコン層、４．１２・・・・・・層間絶縁膜、５，
１３．２０・・・・・・パッド電極、６．１４゜２１・
・・・・・保護絶縁膜、７，２２・・・・・・金属層、
１５・・・・・・コンタクト用金＠１ｍ、１６・・・・
・・バリア用金属層、１７・・・・・・フォトレジスト
、８，２３．２４・・・・・・バンプ型電極。
Claims (1)
- 半導体基板上に絶縁膜を介して所定形状のパッド電極
を有し、前記パッド電極上に前記パッド電極よりも小さ
な開孔部をもつ保護絶縁膜を介して前記パッド電極とバ
ンプ型電極とが電気的に接続されている半導体装置にお
いて、前記保護絶縁膜の開孔部直下の前記絶縁膜と前記
パッド電極との間に、前記保護絶縁膜とほぼ同じ膜厚で
かつ前記開孔部とほぼ同じ形状をもつ物質を介在せしめ
て前記バンプ型電極上面をほぼ平坦にしたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60080810A JPS61239647A (ja) | 1985-04-16 | 1985-04-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60080810A JPS61239647A (ja) | 1985-04-16 | 1985-04-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61239647A true JPS61239647A (ja) | 1986-10-24 |
Family
ID=13728821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60080810A Pending JPS61239647A (ja) | 1985-04-16 | 1985-04-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61239647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851918A (en) * | 1995-11-23 | 1998-12-22 | Samsung Electronics Co., Ltd. | Methods of fabricating liquid crystal display elements and interconnects therefor |
-
1985
- 1985-04-16 JP JP60080810A patent/JPS61239647A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851918A (en) * | 1995-11-23 | 1998-12-22 | Samsung Electronics Co., Ltd. | Methods of fabricating liquid crystal display elements and interconnects therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63177463A (ja) | 電力用半導体構成要素の微細構造にされた接触電極の製造方法 | |
| JPH058570B2 (ja) | ||
| JP2000150518A (ja) | 半導体装置の製造方法 | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH0555228A (ja) | 半導体装置 | |
| JPS61239647A (ja) | 半導体装置 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| EP1061570A1 (en) | Semiconductor device | |
| JPH0758112A (ja) | 半導体装置 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP3263859B2 (ja) | 半導体装置 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0629296A (ja) | バンプパッドを備える半導体装置 | |
| JPH0766207A (ja) | 表面実装型電子部品及びその製造方法並びに半田付け方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPS621249A (ja) | 半導体装置 | |
| JP2002164381A (ja) | 半導体装置及びその製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
| JPH02159033A (ja) | 半導体装置 | |
| JPH07221102A (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPH0732157B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02198141A (ja) | 半導体装置のバンプ電極の製造方法 | |
| JPS5823940B2 (ja) | 半導体装置の電極形成方法 | |
| JPH04216631A (ja) | 半導体装置及びその製造方法 |