JPH04326723A - 半導体装置の製造方法及びその製造装置 - Google Patents

半導体装置の製造方法及びその製造装置

Info

Publication number
JPH04326723A
JPH04326723A JP3097481A JP9748191A JPH04326723A JP H04326723 A JPH04326723 A JP H04326723A JP 3097481 A JP3097481 A JP 3097481A JP 9748191 A JP9748191 A JP 9748191A JP H04326723 A JPH04326723 A JP H04326723A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
metal layer
manufacturing
ito
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3097481A
Other languages
English (en)
Inventor
Kazunori Takada
和典 高田
Shigeo Kondo
繁雄 近藤
Toshio Kawamura
河村 敏雄
Mayumi Inoue
井上 真弓
Hideo Koseki
小関 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3097481A priority Critical patent/JPH04326723A/ja
Publication of JPH04326723A publication Critical patent/JPH04326723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタ、液
晶ディスプレイー等の透明電極層を有する半導体装置の
製造方法に関し、特にフォトリソグラフィー等で使用さ
れるフォトレジスト現像液中に浸漬する際に生じる透明
電極層の変質、変色を防止する半導体装置の製造方法、
及びこの半導体装置の製造方法を使用するための製造装
置に関する。
【0002】
【従来の技術】従来、薄膜トランジスタ、液晶ディスプ
レイー等の透明電極層を有する半導体装置が提案されて
いる。この透明電極層は、(1) 光の透過性が良いこ
と、(2) 電気伝導性が良好なこと、等の性質が要求
され、一般に、ITO(In2 O3 +SnO2 )
,In2 O3 ,SnO2 などの酸化物半導体で形
成されている。これらの半導体装置は、CVD法やスッ
パタリング法による薄膜の堆積工程、ウェットエッチン
グ又はドライエッチング等の薄膜の加工工程、フォトリ
ソグラフィーなどの印刷工程、等を繰り返すことにより
製造される。
【0003】以下、半導体装置として、薄膜トランジス
タ(Thin  FilmTransistor、以下
単に「TFT」と略す)を例にとって、その製造方法に
ついて説明する。
【0004】まず、ガラス基板上にITO層をスッパタ
リング法により蒸着し、ウェットエッチングによりパタ
ーンを形成する。その後SiO2 層をCVD法により
形成する。次に、Cr層をスパッタリング法により形成
し、パターン加工しゲート電極とする。その後、SiN
x /a−Si/SiNx 層をCVD法により形成し
、パターン形成後、n+ a−Si層を堆積する。そし
て、ドライエッチングによりITOとのコンタクト用の
穴をあけ、Ti/Al層を順次スパッタリング法により
堆積し、フォトリソグラフィーによりTi/Al層のパ
ターンを形成し、ソース、ドレインとする。最後に、パ
ッシベーション膜を形成し、半導体装置の製造が終了す
る。
【0005】他の液晶ディスプレイー等の半導体装置に
おいても、電極層としては、半導体とオーミックコンタ
クトを得るなどの目的で、アルミニウムなどの金属が用
いられており、透明電極としてはITO等の酸化物半導
体が用いられている。
【0006】
【発明が解決しようとする課題】しかしながら、アルミ
ニウムなどの金属とITOなどの酸化物半導体の電気化
学的性質を考えると、一般に、電解液中で金属は酸化物
に比べ電気化学的に低い電位を示す傾向にある。そのた
め、金属と酸化物半導体を有する半導体装置が、フォト
リソグラフィー工程での現像液や、エッチング工程での
エッチング液の中に浸漬された場合には、現像液やエッ
チング液は、イオン導電性を示すため、電解液としての
働きをし、金属と酸化物半導体を両極とする一種の電池
を構成することになる。前述したTFTの例によれば、
アルミニウムは電気化学的な酸化反応によりイオン化し
て液中に溶解するとともに、ITOは電気化学的な還元
反応を受け、変色等の変質、変色が生じ、透明電極とし
ての機能を失うという課題があった。
【0007】特に、このような課題は、フォトリソグラ
フィー工程での現像液に浸漬する際に、より顕著に発生
する。
【0008】本発明は、これらの課題を解決し、フォト
レジスト現像液中に浸漬する際に生じる透明電極層の変
質、変色を防止する半導体装置の製造方法及びその製造
装置を提供することを目的とする。
【0009】
【課題を解決するための手段】前記目的を達成するため
、本発明の半導体装置の製造方法は、少なくとも酸化物
半導体層と金属層を有する半導体装置を、イオン導電性
液体の中に浸漬する工程において、前記金属層が前記イ
オン導電性液体の中で示す平衡電位より高い電位を、前
記酸化物半導体層又は前記金属層に印加してアノード分
極することを特徴とする。
【0010】前記構成においては、金属層がアルミニウ
ムからなるのが好ましい。また、前記構成において、酸
化物半導体層が酸化インジウム、酸化錫又はこれらを成
分とする組成物からなるのが好ましい。また、前記構成
においては、半導体装置が酸化物半導体層に順次積層し
てなる複数の金属層を有し、最後の金属層がアルミニウ
ムからなるのが好ましい。また、前記構成においては、
イオン導電性液体がフォトレジスト現像液であるのが好
ましい。
【0011】また、本発明の半導体装置の製造装置は、
少なくとも酸化物半導体層と金属層を有する半導体装置
と、電極を、イオン導電性液体の中に浸漬する手段、前
記金属層が前記イオン導電性液体の中で示す平衡電位よ
り高い電位を、前記酸化物半導体層又は前記金属層と前
記電極の間に印加する手段、を備えたものである。
【0012】
【作用】前記した本発明の構成によれば、少なくとも酸
化物半導体層と金属層を有する半導体装置を、イオン導
電性液体の中に浸漬する工程において、前記金属層が前
記イオン導電性液体の中で示す平衡電位より高い電位を
、前記酸化物半導体層又は前記金属層に印加してアノー
ド分極することにより、半導体装置中の酸化物半導体の
電気化学的還元反応は抑制される。
【0013】特に、本発明者らが種々の酸化物半導体を
用いて調査したところ、その還元電流についてAl,T
i等の金属の平衡電位までは、電荷移動反応が律速とな
った還元電流が観測された。一方、金属層においては電
気化学的な酸化反応が進行し、金属のイオン化による液
中への溶解が促進されるが、酸化電流はしだいに溶解し
た金属イオンの拡散の限界電流値に近づくため、分極が
ある程度大きなものとなると酸化反応の速度は一定値に
収束する。従って、酸化物半導体層と金属層を有する半
導体装置を、イオン導電性液体の中に浸漬してアノード
分極すると、次第に、酸化物半導体の電気化学的な還元
は急速に減少していくのに対して、金属層の溶解もそれ
ほど増加しなくなる。
【0014】以上のことから、少なくとも酸化物半導体
層と金属層を有する半導体装置を、イオン導電性液体の
中に浸漬する工程において、前記金属層が前記イオン導
電性液体の中で示す平衡電位より高い電位を、前記酸化
物半導体層又は前記金属層に印加してアノード分極する
ことにより、酸化物半導体層の変質がない半導体装置の
製造方法を得ることができる。
【0015】また、半導体装置に用いられる金属層とし
ては、Al,Tiが代表的なものであるが、Alの場合
には特に電気化学的な酸化反応が起こり易く、それにと
もなう酸化物半導体層の変質も起き易い。従って、特に
Al層を有する半導体装置に本発明の製造方法を適用す
ると、電気化学的還元反応の抑制作用がより顕著になる
。なお、この金属層が、Alを主体にして形成され他の
成分を含んでいてもこれらの作用は有効である。
【0016】また、半導体装置に用いられる透明電極層
は、一般に、光学窓としての無色性、透明性が要求され
るため、その製造工程における変質、変色を避けなけれ
ばならない。この透明電極層は、酸化インンジウム、酸
化錫又はITOなどの酸化物半導体で形成されるため、
本発明の製造方法を適用すると、電気化学的還元反応の
抑制作用がより顕著になる。
【0017】また、酸化物半導体の変質はTFTのIC
の実装部等で生ずる傾向にあるが、例えば、ITO/T
i/Alの積層構成の場合、Ti/Al層にピンホール
が発生すると、そのピンホール中に現像液が流れ込み、
ITO/Al構成の一種の電池が形成される。一方、I
TOとAl層の間も電気的に接続された状態となってい
ることから、あたかも電池短絡などのような大電流が流
れ、現像液が流れ込んだピンホール周辺がより強い電気
化学的還元反応を受ける。従って、複数の金属層を有す
る半導体装置において、最後の金属層がAlからなる場
合に、特に電気化学的な酸化反応が起こり易く、それに
ともなう酸化物半導体層の変質も起き易いため、本発明
の製造方法を適用すると、電気化学的還元反応の抑制作
用がより顕著になる。
【0018】また、イオン導電性液体のpH値が大きく
なるほど、金属の平衡電位と酸化物半導体の平衡電位と
の差は大きくなり、酸化物半導体がより還元され易くな
る。特に、フォトリソグラフィー工程で用いられるレジ
スト現像液などのイオン導電性液体がアルカリ性の場合
、本発明の製造方法を適用すると、電気化学的還元反応
の抑制作用がより顕著になる。
【0019】また、少なくとも酸化物半導体層と金属層
を有する半導体装置と、別のカソード電極をイオン導電
性液体の中に浸漬させる手段と、前記金属層が前記イオ
ン導電性液体の中で示す平衡電位より高い電位を、前記
酸化物半導体層又は前記金属層と前記電極の間に印加す
る手段を備える半導体装置の製造装置を用いれば、簡単
で容易にアノード分極することができる。また、印加電
位を可変にすることで、使用する酸化物半導体、金属、
イオン導電性液体の種々の組み合わせに迅速に対応する
ことが可能になる。
【0020】
【実施例】以下、本発明のいくつかの実施例を用いて詳
細に説明する。 (実施例1)本実施例では、ガラス基板/ITO層/T
i層/Al層からなる半導体装置を、イオン導電性液体
であるフォトリソグラフィーの現像液に浸漬した際に発
生したITOの変質について調べた結果を説明する。
【0021】図1は、ガラス基板/ITO層/Ti層/
Al層からなる半導体装置の断面図である。ガラス基板
1上にITO層2をスパッタリング法により100nm
形成の後、Ti層3の厚みを200nm、Al層4の厚
みを800nmに、スパッタリング法を用いて形成して
、半導体装置のサンプル6を製造した。
【0022】図2は、本発明に係る、半導体装置をアノ
ード分極するための製造装置の断面図と電気接続図であ
る。このサンプル6を所定の時間、現像液9に浸漬する
と共にアノード分極した。図中5はポテンシオスタット
で、このサンプル6を動作極とし、参照極7にはアルミ
ニウムの線、対極8には白金の箔を用いた。また、フォ
トリソグラフィーの現像液9としてはSHIPLEY製
のマイクロポジット・デベロッパーを用いた。分極は、
アルミニウム参照極7に対して印加電位を+1Vに設定
し、浸漬時間は45秒とした。そして、サンプル6のI
TO層2の変質の評価は、ITO面からの目視により行
った。その結果、得られたサンプルにはITO層2の変
質は認められなかった。
【0023】同様に、比較のため、同一のサンプルを用
いて、印加電位を0Vに設定し、浸漬時間を45秒とし
た。このサンプルのITO層2の変質の評価を、同様に
、ITO面からの目視により行ったところ、1cm2 
あたり平均で2カ所にITO層2の変質が認められた。
【0024】次に、同じ条件下で浸漬時間を90秒とし
たところ、印加電位+1Vのアノード分極下で浸漬した
ものについては、ITO層2の変質がみられなかったの
に対し、分極しなかったものに対しては1cm2 あた
り平均で9カ所にITO層2の変質が認められた。以上
、本発明を適用することにより、ITO層を変質させる
こと無く、フォトリソグラフィーの現像工程を行うこと
ができた。
【0025】(実施例2)次に、ガラス基板/ITO層
/Ti層/Al層からなる半導体装置を、イオン導電性
液体である基板洗浄用の発煙硝酸に浸漬した際に発生し
たITOの変質について調べた結果を説明する。その他
の条件は実施例1と同じである。
【0026】その結果、浸漬時間90秒でアノード分極
下で浸漬したものについてはITO層2の変質がみられ
なかったのに対し、分極しなかったものに対しては1c
m2 あたり平均で1カ所にITO層2の変質が認めら
れた。以上、本発明を適用することにより、ITO層を
変質させること無く、発煙硝酸を用いた基板洗浄工程を
行うことができた。
【0027】(実施例3)本実施例では、ガラス基板/
SnO2 層/Cr層/Ag層からなる半導体装置を、
イオン導電性液体であるフォトリソグラフィーの現像液
に浸漬した際に発生したSnO2 の変質について調べ
た結果を説明する。なお、アノード分極のための印加電
位を+0.5Vに設定した。その他の条件は実施例1と
同じである。
【0028】その結果、浸漬時間90秒でアノード分極
下で浸漬したものについては、SnO2 層の変質がみ
られなかったのに対し、アノード分極しなかったものは
、1cm2 あたり平均で7カ所にSnO2 層の変質
が認められた。以上、本発明を適用することにより、S
nO2 層を変質させること無く、フォトリソグラフィ
ーの現像工程を行うことができた。
【0029】なお、表1に、実施例1から3までの評価
結果を示す。
【表1】
【0030】(実施例4)本実施例では、半導体装置と
して液晶ディスプレィー用基板を製造する工程の中のフ
ォトリソグラフィー工程において本発明を適用した例を
説明する。
【0031】図3は、液晶ディスプレィー用基板の製造
途中の断面図である。まず、ガラス基板10上にITO
層11をスパッタリング法により蒸着し、ウェットエッ
チングによりパターンを形成し、次に、SiO2 層1
2をCVD法により形成した。その後、Cr層13をス
パッタリング法により形成し、パターン加工しゲート電
極とした。次に、TaOx 層14を形成した後、Si
Nx /a−Si/SiNx 層15をCVD法により
形成し、パターン加工した後、n+ a−Si層16を
堆積した。 そして、ドライエッチングによりITOとのコンタクト
用の穴17をあけ、Ti層18、Al層19を順次スパ
ッタリング法により堆積した。その後、フォトリソグラ
フィー用のレジスト20を表面に塗布し、露光した。
【0032】図4は、本発明の半導体装置の製造装置で
あるフォトレジスト現像装置の断面図である。図中21
は半導体装置であり、固定冶具22に吸引固定されてい
る。現像液を保持するための冶具23には、半導体装置
をアノード分極するための一対の電極24、25が固定
されており、外部電源26に接続する。この外部電源2
6により一対の電極24、25の間に電位を印加するこ
とができる。なお、この一対の電極24、25は、ガラ
ス状カーボンにより構成した。
【0033】この装置に半導体装置21を固定し、現像
液27を注入すると共に、外部電源26により半導体装
置21が正電位となるように+1Vの電位を印加して、
所定時間、現像処理を行った。現像の終了と共に、現像
液27を排出し、水で半導体装置21を洗浄した。
【0034】次に、エッチングによりTi/Al層のパ
ターンを形成し、ソース、ドレインとし、レジストを剥
離した後、最後にパッシベーション膜を形成し、液晶基
板を製造した。比較のために、上記と同様の方法で、電
位を印加しない条件の下での液晶基板も製造した。
【0035】その結果、このようにして得た液晶基板に
駆動用のICを実装して、特性を評価したところ、本発
明により電位を印加しつつ現像を行ったものは正常に動
作したのに対し、電位を印加しなかったものには色むら
などの動作不良がみられた。その不良解析を行ったとこ
ろ、ICを実装する部分にITOの変色がみられた。以
上、本発明を適用することにより、ITO層を変質させ
ること無く、フォトリソグラフィーの現像工程を行うこ
とができた。
【0036】(実施例5)本実施例では、半導体装置と
してアモルファスシリコン太陽電池を製造する工程の中
のフォトリソグラフィー工程において本発明を適用した
例を説明する。
【0037】図5は、アモルファスシリコン太陽電池の
製造途中の断面図である。まず、ガラス基板28上にI
TO層29をスパッタリング法により蒸着し、ウェット
エッチングによりパターンを形成し、次に、P−aSi
/I−aSi/N−aSi層30をCVD法により形成
した。ドライエッチングによりパターン形成し、Al層
31を電極としてスパッタリング法により形成した。そ
して、フォトリソグラフィー用のレジスト32を表面に
塗布し感光した。なお、フォトレジストの現像工程は実
施例3と同じ条件で行った。また、比較のために、電位
を印加しなかったものについても同様に製造した。
【0038】その結果、このようにして得たアモルファ
スシリコン太陽電池を目視により検査したところ、アノ
ード分極しつつ現像を行ったものには異常がみられなか
ったのに対し、アノード分極しなかったものにはITO
パターンの周辺部に変色がみられた。以上、本発明を適
用することにより、ITO層を変質させること無く、フ
ォトリソグラフィーの現像工程を行うことができた。
【0039】なお、本発明の実施例においては、酸化物
半導体としてITO,SnO2 を用いたものについて
説明を行ったが、酸化インジウム(In2 O3 )等
の他の酸化物半導体についても同様の効果が得られる。 また、本発明は、ITO,SnO2 以外の酸化物半導
体にも適用され得るものである。
【0040】また、本発明の実施例においては、半導体
装置として液晶基板、アモルファスシリコン太陽電池に
ついて説明を行ったが、フォトダイオードやエレクトロ
ルミネッセンス素子等の他の半導体装置についても同様
の効果が得られる。また、本発明は、液晶基板、アモル
ファスシリコン太陽電池以外の半導体装置にも適用され
得るものである。
【0041】なお、本発明の実施例においては、半導体
装置の製造装置として電位印加のための一対の電極を有
する2極構成のものを用いたが、電位測定の基準となる
参照極を有する3極構成、又はそれ以上の電極構成のも
のを用いても同様の効果が得られる。
【0042】
【発明の効果】以上、詳説したように、本発明の半導体
装置の製造方法を用いれば、少なくとも酸化物半導体層
と金属層を有する半導体装置を、フォトレジスト現像液
などのイオン導電性液体の中に浸漬する際に、生じる透
明電極層の変質、変色を容易に防止することができ、半
導体装置の製造歩留まりを上げることができる。従って
、半導体装置の製造コストを低くすることができるとい
う効果がある。
【0043】また、本発明の半導体装置の製造装置を用
いれば、簡単な構成で、アノード分極することができ、
製造装置のコストを低くすることができるという効果が
ある。特に、アノード分極のための印加電位を可変にす
ることが容易になり、各種の製造工程において、種々の
酸化物半導体や金属を有する半導体装置、種々のイオン
導電性液体、など様々な製造パラメータに迅速に対応で
きるという効果がある。
【図面の簡単な説明】
【図1】本発明が適用されるガラス基板/ITO層/T
i層/Al層からなる半導体装置の断面図である。
【図2】本発明に係る、半導体装置をアノード分極する
ための製造装置の断面図と電気接続図である。
【図3】本発明が適用される液晶ディスプレィー用基板
の製造途中の断面図である。
【図4】本発明の半導体装置の製造装置であるフォトレ
ジスト現像装置の断面図である。
【図5】本発明が適用されるアモルファスシリコン太陽
電池の製造途中の断面図である。
【符号の説明】
1  ガラス基板 2  ITO層 3  Ti層 4  Al層 5  ポテンシオスタット 6  動作極(測定サンプル) 7  参照極(アルミニウムの線) 8  対極(白金箔) 9  フォトリソグラフィーの現像液 10  ガラス基板上 11  ITO層 12  SiO2 層 13  Cr層 14  TaOx (酸化タンタル)層15  SiN
x /a−Si/SiNx 層16  n+ a−Si
層 17  ITOとのコンタクト用の穴 18  Ti層 19  Al層 20  フォトリソグラフィー用のレジスト21  半
導体装置 22  固定冶具 23  現像液保持のための冶具 24  電極 25  電極 26  外部電源 27  現像液 28  ガラス基板 29  ITO層 30  P−aSi/I−aSi/N−aSi層31 
 Al層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  少なくとも酸化物半導体層と金属層を
    有する半導体装置を、イオン導電性液体の中に浸漬する
    工程において、前記金属層が前記イオン導電性液体の中
    で示す平衡電位より高い電位を、前記酸化物半導体層又
    は前記金属層に印加してアノード分極することを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】  金属層が、アルミニウムからなる請求
    項1記載の半導体装置の製造方法。
  3. 【請求項3】  酸化物半導体層が、酸化インジウム、
    酸化錫又はこれらを成分とする組成物からなる請求項1
    記載の半導体装置の製造方法。
  4. 【請求項4】  半導体装置が、酸化物半導体層に順次
    積層してなる複数の金属層を有し、最後の金属層がアル
    ミニウムからなる請求項1又は3に記載の半導体装置の
    製造方法。
  5. 【請求項5】  イオン導電性液体が、フォトレジスト
    現像液である請求項1,2,3又は4に記載の半導体装
    置の製造方法。
  6. 【請求項6】  少なくとも酸化物半導体層と金属層を
    有する半導体装置と、電極を、イオン導電性液体の中に
    浸漬する手段、前記金属層が前記イオン導電性液体の中
    で示す平衡電位より高い電位を、前記酸化物半導体層又
    は前記金属層と前記電極の間に印加する手段、を備えた
    半導体装置の製造装置。
JP3097481A 1991-04-26 1991-04-26 半導体装置の製造方法及びその製造装置 Pending JPH04326723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3097481A JPH04326723A (ja) 1991-04-26 1991-04-26 半導体装置の製造方法及びその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3097481A JPH04326723A (ja) 1991-04-26 1991-04-26 半導体装置の製造方法及びその製造装置

Publications (1)

Publication Number Publication Date
JPH04326723A true JPH04326723A (ja) 1992-11-16

Family

ID=14193470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3097481A Pending JPH04326723A (ja) 1991-04-26 1991-04-26 半導体装置の製造方法及びその製造装置

Country Status (1)

Country Link
JP (1) JPH04326723A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5660971A (en) * 1993-08-26 1997-08-26 Matsushita Electric Industrial Co., Ltd. Thin film device and a method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5660971A (en) * 1993-08-26 1997-08-26 Matsushita Electric Industrial Co., Ltd. Thin film device and a method for fabricating the same

Similar Documents

Publication Publication Date Title
US6461978B1 (en) Method of manufacturing a substrate for an electronic device by using etchant and electronic device having the substrate
KR101211293B1 (ko) 전계를 이용한 미세패턴이 형성된 인쇄판의 제조방법
JP3318652B2 (ja) 液晶表示装置およびこれに用いられるtftアレイ基板の製造方法
JPH04171767A (ja) 薄膜トランジスタ及びその製造方法
KR100242498B1 (ko) 액정표시장치와 이에 사용되는 박막트랜지스터의 제조방법
JPH04326723A (ja) 半導体装置の製造方法及びその製造装置
JP3234168B2 (ja) Tftアレイ基板の製造方法
JP3094610B2 (ja) 薄膜トランジスタの製造方法
JPH11509989A (ja) 薄膜電子デバイス及びこのデバイスの製造方法
JP2000171834A (ja) 液晶表示装置とその製造方法
JPH0629206A (ja) 半導体装置の製造方法およびそのための装置
JPH05323380A (ja) 薄膜トランジスタパネルの製造方法
JP3842088B2 (ja) 液晶画面表示装置
JPH05249490A (ja) Tftアレイ基板の製造方法
JP3217203B2 (ja) 液晶表示素子の製法
JPH0629205A (ja) 半導体装置の製造方法およびそのための装置
JPH04346215A (ja) 半導体装置の製造方法
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
JPH06324349A (ja) 半導体装置の製造方法および製造装置
KR100305734B1 (ko) 액정표시소자의제조방법
KR0167448B1 (ko) 박막 트랜지스터-액정표시장치
JP3339133B2 (ja) 陽極酸化方法とそれを用いた薄膜トランジスタ
JPH02232935A (ja) 薄膜半導体素子及びその製造方法
JP3341399B2 (ja) 液晶表示装置のアクティブマトリクス基板の陽極酸化方法
JPH07169966A (ja) 電子部品及びその製造方法