JP3341399B2 - 液晶表示装置のアクティブマトリクス基板の陽極酸化方法 - Google Patents

液晶表示装置のアクティブマトリクス基板の陽極酸化方法

Info

Publication number
JP3341399B2
JP3341399B2 JP26218093A JP26218093A JP3341399B2 JP 3341399 B2 JP3341399 B2 JP 3341399B2 JP 26218093 A JP26218093 A JP 26218093A JP 26218093 A JP26218093 A JP 26218093A JP 3341399 B2 JP3341399 B2 JP 3341399B2
Authority
JP
Japan
Prior art keywords
substrate
gate electrode
electrode
gate
hours
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26218093A
Other languages
English (en)
Other versions
JPH07115089A (ja
Inventor
弘 江崎
伸行 坪井
真弓 井上
守 竹田
達彦 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP26218093A priority Critical patent/JP3341399B2/ja
Publication of JPH07115089A publication Critical patent/JPH07115089A/ja
Application granted granted Critical
Publication of JP3341399B2 publication Critical patent/JP3341399B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置等に利用で
きる薄膜トランジスタに係わり、特に、ゲート電極・ソ
ース電極間の短絡、絶縁耐圧の低下を抑えた、歩留まり
向上を可能とした陽極酸化方法及びこれを用いた薄膜ト
ランジスタに関する。
【0002】
【従来の技術】従来の液晶表示装置を構成するアクティ
ブマトリクス基板における非晶質シリコン薄膜トランジ
スタ(以下a−SiTFTと略する)の構造を、図5の
部分断面図を用いて説明する。
【0003】非晶質シリコン薄膜トランジスタは、ガラ
スや石英などの絶縁性基板1上に例えばアルミニウムか
らなるゲ−ト電極3(ゲート配線も兼ねる、以下ゲート
電極と記す)が形成され、そのゲ−ト電極3を覆うよう
にしてアルミニウムを陽極酸化することによって形成さ
れた第1のゲ−ト絶縁膜5が形成され、さらに窒化シリ
コンからなる第2のゲ−ト絶縁膜6を介して非晶質シリ
コン半導体層7が形成され、チャネル保護膜8を形成
し、チタン及びアルミニウムからなるソ−ス(信号配線
も兼ねる、以下ソース電極と記す),ドレイン電極10
a,10bがリンを含む非晶質シリコン半導体層9a,
9bを介して形成されている。
【0004】次にこのようなa−SiTFTの製造工程
について簡単に説明する。まず、ガラス基板1上にアル
ミニウムAlを成膜して、フォトリソグラフィ技術によ
りゲ−ト電極3を形成する。次に前述のゲ−ト電極3の
必要部分を陽極酸化することにより、酸化アルミニウム
AlOxからなる第1のゲ−ト絶縁膜5を形成する。次
に窒化シリコンSiNxからなる第2ゲ−ト絶縁膜6、
非晶質半導体層7(a−Si)、及びチャネル保護膜と
なる窒化シリコンをプラズマCVD法により連続成膜
し、その後チャネル保護膜8をパターン形成する。ソ−
スドレイン電極と半導体間でオ−ミック接触を得るため
のn+a−Si層9a,9bをプラズマCVD法により
成膜した後、TFTを形成する部分以外のa−Si層及
びn+a−Si層をエッチング除去する。最後にAlを
成膜してフォトリソグラフィ技術によりソ−ス電極10
a,ドレイン電極10bを形成しTFTが完成する。
【0005】尚、この様なa−SiTFTは従来より公
知の技術であり、例えばTaやAlの陽極酸化技術は
(電気化学便覧、昭和39年12月発行、第874〜8
92頁参照)に記載されており、金属の表面を電気化学
的に酸化する技術であり、従来キャパシタや表面コート
に使われていたものである。この技術による酸化膜の
(絶縁膜)の利点はゴミによる欠陥が生じにくい点にあ
る。これをTFTに利用した従来技術として、例えば
(特開昭58−147069号公報参照)や、改良され
た従来技術として例えば(特開平2−85826号公報
参照)等が知られている。
【0006】
【発明が解決しようとする課題】上記従来技術はプロセ
スの簡略化、ゲート電極・そのほかの電極との短絡ある
いはゲート配線抵抗について配慮され、表示特性、歩留
まり、コストの面で改善されたものであるが、しかしな
がら、未だに十分な歩留まりを常時得ることができてい
ないのが現状であり、その原因が以下の理由にあること
が判った。
【0007】(1)本来、a−SiTFTのゲート・ソ
ース間の絶縁耐圧は第1のゲート絶縁膜と第2のゲート
絶縁膜により決まり高い絶縁耐圧が得られるように設計
されているものの、窒化シリコンからなる第2のゲート
絶縁膜は薄膜であり、且つプラズマCVD法により成膜
されるためゴミ等によりピンホールが発生し易く、よっ
てピンホール箇所は第1のゲート絶縁膜の絶縁耐圧で一
義的に決まり、所期の耐圧が得られない。
【0008】(2)更に、上記従来技術では、陽極酸化
によって形成された第1のゲ−ト絶縁膜が、後工程のフ
ッ酸系エッチング液によるエッチングの最中に第2のゲ
−ト絶縁膜のピンホール欠陥部などで陽極酸化膜がフッ
酸によってエッチングされ、ゲ−ト絶縁膜が薄くなるこ
とにより、ゲート・ソース電極間の短絡あるいは低耐圧
部が発生するという問題点があった。
【0009】(3)よって、上記(1)(2)の観点か
ら陽極酸化により形成される第1のゲート絶縁膜は、で
きるだけ厚くし(但し、層間のカバレージを考慮し最適
値は2000〜3000Å)高い耐圧が得られるように
することが非常に重要である。ところが陽極酸化による
第の1ゲート絶縁膜を厚膜化したところ(化成電圧を高
くし高耐圧化する)日々の製造ロットで耐圧が大きく変
動し、高耐圧のロットもあれば(陽極酸化時の化成電圧
相当)、低耐圧のロット(化成電圧の半分以下)も発生
するという不具合が生じた。この耐圧変動は種々検討の
結果、陽極酸化直前のゲート電極表面に大きく依存して
おり、即ちゲート電極パターン形成後、陽極酸化するま
での時間およびその時の保管状況で生成する自然酸化膜
が悪影響を与えていることを突き止めた。
【0010】以上(1)〜(3)の原因により、ゲート
・ソース間の短絡あるいは低耐圧化を引き起こし、a−
SiTFTを製造する際の歩留まりを低下させていた。
【0011】本発明は、上記課題とりわけ陽極酸化によ
るゲート絶縁膜の厚膜形成において、その耐圧が変動す
ることに対して、簡単なプロセスで、所期の高い耐圧が
安定して得られ、短絡あるいは低耐圧部発生のない第1
ゲート絶縁膜を得ることのできる陽極酸化方法を提供す
ると共に、歩留まりの高いa−SiTFTを提供するす
るものである。
【0012】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の液晶表示装置のアクティブマトリクス基
板の陽極酸化方法は、液晶表示装置のアクティブマトリ
クス基板に用いられる絶縁性基板上にAlからなる電極
を部分的に形成した後に、前記電極をポジレジスト用ア
ルカリ現像液にて45秒から135秒間エッチングして
から水洗し、次に前記絶縁性基板を保管し、前記絶縁性
基板の保管環境がクリーンルーム保管の場合は、前記絶
縁性基板の保管の時間を48時間以内とし、前記絶縁性
基板の保管環境がクリーンで乾燥した不活性なガスの窒
素でパージされた環境の場合は、前記絶縁性基板の保管
の時間を64時間以内とし、前記保管後に前記絶縁性基
板の前記電極を陽極酸化させることを特徴とする
【0013】
【作用】本発明では、Al薄膜からなるゲート電極を形
成した後、このゲート電極を陽極酸化する際、ゲート電
極表面をエッチングした後、陽極酸化することにより、
陽極酸化されるゲート電極表面が常に清浄であるため、
安定して、均質なAlOx膜が形成されるため、化成電
圧相当の高い絶縁耐圧が得られ、結果としてゲート・ソ
ース電極間の短絡あるいは低圧部発生のないa−SiT
FTを製作することができる。
【0014】
【実施例】以下本発明の実施例について、図1〜4を用
いて説明する。図1、図3は本発明による陽極酸化方法
のプロセスフローを示すフローチャート、図2、図4は
フローチャートの各工程を示した薄膜トランジスタの部
分断面図である。
【0015】(実施例1) 以下、本発明の一実施例について、図1、図2を参照し
ながら説明する。
【0016】まず、スパッタリングによりガラス基板等
からなる透光性絶縁基板1上にAl薄膜2を約3000
Å成膜する(図1、図2(a))。
【0017】次にゲート電極3を通常のフォトリソ、エ
ッチング技術により形成する。尚、ここで使用したレジ
ストを剥離する際、例えば発煙硝酸を使用すればゲート
電極3表面に薄い酸化膜4が形成される。また、この種
の一般的製造工場においては、通常連続操業運転してい
るが、例えば装置トラブル、定期メンテナンス、長期休
暇などでプロセスがストップすると、Al薄膜2成膜後
あるいはゲート電極3形成後、時間の経過と共に自然酸
化膜4がわずかではあるが形成され、後工程の陽極酸化
工程で悪影響を与える(図1、図2(b))。
【0018】また、陽極酸化までの時間が長ければ長い
程ダストの付着も多くなり、陽極酸化工程においてダス
トを核にしたAlOxのピンホールが発生し、ゲート・
ソース間の短絡あるいは絶縁耐圧低下の原因となる。
【0019】次に前工程までで形成された自然酸化膜4
をポジレジスト用アルカリ現像液(例えば、東京応化
(株)製造 商品名NMD−3、2.38%)でわずか
にエツチング除去し、清浄なAl表面を露出させる(図
1、図2(c))。
【0020】設備・方法としては、通常のポジレジスト
ラインを使用し、レジストは塗布せず、現像部で例えば
パドル現像処理、その後水洗すればよい(アルカリ現像
液に浸漬されAl表面がエッチングされる)。
【0021】ここで重要なことはエッチング時間であ
る。本実施例でのエッチング時間45秒では約100
Å、90秒では約400Å、135秒では約700Åエ
ッチングされる。何れも後述する絶縁耐圧の評価(表1
参照)では良好な結果が得られた。エッチング時間が短
いと酸化膜が残り本発明の効果が得られず、また長すぎ
るとAlの膜厚が薄くなり配線抵抗値が高くなり好まし
くない。
【0022】次にゲート電極3表面を陽極酸化しAlO
xからなる第1のゲート絶縁膜5を形成する(図1、図
2(d))。
【0023】陽極酸化の方法としては、直流安定化電源
を用い、陽極酸化開始からまず一定の電流密度で所定の
電圧になるまで電流を印加し、所定の電圧になったと同
時に一定の直流電圧に切り替え、電流が初期の1%にな
るまで化成した。電界液としては例えば、1重量%酒石
酸アンモニウムとエチレングリコールを体積比3:7に
混合した中性液を用い、電流密度5mA/cm2、化成
電圧157VでAlOxの膜厚としては約2200Åが
得られる。ここで重要なことはAlOxの膜厚である。
前述の通り、後工程でのフッ酸系エッチャントに対する
第2絶縁膜ピンホール部でのAlOxの膜減りを考える
と厚い方が良いが、段差を考慮するとその最適値は20
00〜3000Åである。
【0024】ここで更に重要なことはゲート電極2表面
をエッチングしてから陽極酸化するまでの時間とその保
管環境である。陽極酸化までの時間は後述の比較結果か
ら48時間以内(表2、表3参照)が良く、好ましくは
24時間以内が良い。なぜなら、陽極酸化までの時間は
本発明の特徴から短ければ短い程良く、陽極酸化までの
時間が長ければ長い程清浄なAl表面に自然酸化膜が形
成され、またダストの付着も多くなり、陽極酸化におい
てピンホールのない致密で均質なAlOxの生成を阻害
し、絶縁耐圧の低下を招くので好ましくない。また、保
管環境はクリーンで乾燥した不活性なガス、例えば窒素
などでパージされた環境であれば48時間以上経過して
も良い結果(表4参照)が得られる。
【0025】ここで本発明の陽極酸化方法と従来の陽極
酸酸化方法によって得られた第1のゲート絶縁膜の比較
結果について説明する。簡便な比較方法として図1
(a)〜(d)工程を通した本発明基板と、図1(c)
工程のない従来基板にAlを成膜し、ソース電極配線パ
ターンを形成した後(半導体層は省略して)、ゲート・
ソース電極間の絶縁耐圧を測定した。
【0026】サンプルは、通常のクリーンルーム保管
で、本発明にかかるポジレジスト用アルカリ現像液によ
り45秒、90秒、135秒エッチングしたもの、ま
た、エッチング後陽極酸化までの時間を、直後、12時
間後、24時間後、48時間後、64時間後、168時
間後としたものである。
【0027】また、エッチング後の保管環境として窒素
パージし、エッチング後陽極酸化までの時間を48時
間、64時間、168時間としたもの、および従来の製
造方法(即ちアルカリ現像液処理を行わない0秒のも
の)により製作したものを比較した。尚、何れもゲート
電極3パターン形成後、本発明に係るアリカリ現像液処
理迄の時間は3日間(約72時間)クリーンルーム内に
放置した基板を使用した。比較結果を表1〜4に示す。
表2および3はクリーンルーム保管の場合、表4は窒素
パージ保管の場合である。
【0028】この表1〜4より明かなように、本実施例
によれば絶縁耐圧の高い陽極酸化膜が得られる。
【0029】
【表1】
【0030】
【表2】
【0031】
【表3】
【0032】
【表4】
【0033】次に窒化シリコンからなる第2のゲート絶
縁膜6・a−Si層7・窒化シリコンからなるチャネル
保護膜をプラズマCVD法により連続成膜する。そし
て、フォトリソ・エッチング技術によりチャネル保護膜
8をパターン形成する(図1、図2(e))。
【0034】次にプラズマCVD法によりn+a−Si
層を成膜し、そしてフォトリソ・エッチング技術によ
り、前記a−Si層7とn+a−Si層9a,9bを同
時に形成する(図1、図2(f))。
【0035】次にソース・ドレイン電極としてスパッタ
リングによりTi・Alの積層膜を成膜し、そしてフォ
トリソ・エッチング技術によりソース・ドレイン電極1
0a,10bをパターン形成して薄膜トランジスタが完
成する(図1、図2(g))。
【0036】斯くして得られた薄膜トランジスタの特性
を以下の方法で評価した。前述の陽極酸化により形成し
た第1のゲート絶縁膜5の評価においては、その絶縁耐
圧を評価したが、ここでは液晶表示装置としての評価方
法によった。
【0037】通常液晶表示装置に使用される薄膜トラン
ジスタ(基板)はスクリーニングテストが行われる。即
ち、実駆動電圧(〜30v)に対し、更に高い電圧(+
20v)を加えて約50vで試験し、ゲート・ソース電
極間の短絡の有無を調べ、実駆動時における不良の発生
を未然に防ぐものである。
【0038】よって、本実施例により得られた薄膜トラ
ンジスタのゲート・ソース電極間に最大50vの電圧を
印加し短絡の有無を調べたところ、ゲート・ソース電極
間の短絡は全くなかった。
【0039】ここで、本実施例の薄膜トランジスタがな
ぜ全く短絡が発生しないかについて説明する。前述の通
り本実施例による第1のゲート絶縁膜の絶縁耐圧は15
0〜160vであるが、そのAlOxの膜厚は約220
0Åである。後工程で使用されるフッ酸系エッチャント
(バッファード弗化水素酸、以下BHFと記す)に対す
るエッチングレートは約1000Å/分であり、例え
ば、仮にBHFにより1分処理し、ピンホールがあった
としてAlOxがエッチングされたとしても2200−
1000=1200Å残る。残った1200Åのゲート
絶縁膜の耐圧は約85vであり、前述の薄膜トランジス
タ(基板)の検査では全く問題ない。
【0040】同様に従来の陽極酸化方法により得られた
第1のゲート絶縁膜の絶縁耐圧は90〜100vであっ
た。100vとした場合のAlOxの膜厚は約1400
Å、BHFにより1000Åエッチングされると残り4
00Åとなり、その耐圧は約30vとなり、薄膜トラン
ジスタ(基板)のスクリーニングテストにおいて短絡と
なる箇所が発生する。
【0041】このように、BHFによるAlOxの膜減
りを考えるとAlOxの膜厚は厚ければ厚い方がよい
が、厚すぎると段差が大きくなり新たな不具合が発生す
るので好ましくない。よって、本実施例の如く、例えば
2200Å程度が最適であり、かつ、その膜厚において
常に安定して化成電圧相当の高い絶縁耐圧が再現よく得
られることが重要なことが判る。
【0042】以上のように本実施例によれば、薄膜トラ
ンジスタを構成する陽極酸化により形成された第1のゲ
ート絶縁膜の絶縁耐圧が、ロット変動するという不具合
に対し、陽極酸化する際、Alゲート電極表面をポジレ
ジスト用アルカリ現像液でわずかにエッチングした後、
絶縁性基板の保管環境がクリーンルーム保管の場合は
8時間以内に陽極酸化し、絶縁性基板の保管環境がクリ
ーンで乾燥した不活性なガスの窒素でパージされた環境
の場合は64時間以内に陽極酸化することにより、常に
安定して化成電圧相当の高い絶縁耐圧を得ることがで
き、結果としてゲート・ソース電極間ショート不良のな
い高歩留まりa−SiTFTを得ることができる。ま
た、エッチング後、窒素パージされた環境下に保管する
ことでも同様の効果をえることができる。
【0043】(実施例2) 以下本発明の第2の実施例について、図3、図4を参照
しながら説明する。
【0044】図3において(a)(b)(d)(e)
(f)(g)は図1と同じプロセスである。
【0045】図4において、1はガラス基板、2は成膜
されたAl、3はゲート電極、4は自然酸化膜、5は第
1のゲート絶縁膜、6は第2のゲート絶縁膜、7はa−
Si層、8はチャネル保護膜、9a,9bはn+a−S
i層、10a,10bはソース・ドレイン電極で、以上
は図2と同様なものである。同図(b)では、ゲート電
極3の他にゲート電極3と接続延長されたゲート電極引
出し部11を併せて記載している。
【0046】図3、図4において、図1、図2と異なる
のは図3、図4(c)のプロセスである。
【0047】ゲート電極3が形成された後、ゲート電極
引出し部11をポジレジストにより被覆するため、ポジ
レジストを約2μm塗布、プリベーク乾燥、露光、その
後、現像処理しゲート電極の一部を被覆するレジスト膜
12が形成される(図3、図4(c))。
【0048】このレジスト膜12で被覆されたゲート電
極表面は、薄膜トランジスタ(基板)としての給電端子
となり、後工程の陽極酸化工程では陽極酸化されない。
この工程では、ポジレジスト用アルカリ現像液でレジス
トの現像と同時に、ゲート電極3表面に形成された自然
酸化膜4をエッチング除去し清浄なAl表面を露出させ
る。
【0049】その後、絶縁性基板の保管環境がクリーン
ルーム保管の場合は48時間以内に陽極酸化し、絶縁性
基板の保管環境がクリーンで乾燥した不活性なガスの窒
素で パージされた環境の場合は64時間以内に陽極酸化
する(表1、表2、表3、表4、図3、図4(d)参
照)。ここでの現像処理時間はレジストの現像に加えて
ゲート電極2表面のエッチングを行うので多少オーバー
現像が好ましい。
【0050】次に実施例1同様の工程を経て薄膜トラン
ジスタが完成する(図3、図4(e)(f)(g))。
【0051】実施例2で得られた第1のゲート絶縁膜の
絶縁耐圧を実施例1同様評価したところ、実施例1同様
化成電圧相当の高い絶縁耐圧が得られた。また、薄膜ト
ランジスタのゲート・ソース電極間の短絡も全くなかっ
た。
【0052】以上のように、本実施例の特徴はゲート電
極表面を陽極酸化する際、ゲート電極の一部をポジレジ
ストで被覆するフォトリソ工程を有し、このフォトリソ
工程において、ポジレジスト用アルカリ現像液でレジス
トの現像と同時に、ゲート電極表面の被覆されない電極
表面をエッチングするので工程の簡略化が図れ、その後
に絶縁性基板の保管環境がクリーンルーム保管の場合は
48時間以内に陽極酸化し、絶縁性基板の保管環境がク
リーンで乾燥した不活性なガスの窒素でパージされた環
境の場合は64時間以内に陽極酸化することにより、絶
縁耐圧の高い第1のゲート絶縁膜を得ることができる。
【0053】なお、実施例1、2において、ゲート電極
3はAl薄膜からなることとしたが、Al薄膜は、Al
の層と、Taが添加されたAlの層とを積層した薄膜で
あってもよい。
【0054】また、実施例1において、ゲート電極3表
面をポジレジスト用アルカリ現像液でエッチングした後
陽極酸化したが、ゲート電極3表面をエッチングした
後、ゲート電極の一部を被覆するためのポジレジストに
よるフォトリソ工程を行った後陽極酸化してもよい。
【0055】また、実施例2において、ゲート電極の一
部を被覆するフォトリソ工程の現像処理と同時にゲート
電極表面をエッチングしたが、更に前処理として前期フ
ォトリソ工程の前にポジレジスト用アルカリ現像液でゲ
ート電極表面をわずかにエッチングしてもよい。
【0056】また、実施例1、2において、ゲート電極
3表面のエッチングにはポジレジスト用アルカリ現像液
を使用したが、そのほか例えば無機の酸(硝酸、塩酸)
やアルカリ(水酸化ナトリウム、水酸化カリウム)の低
濃度水溶液であってもよい。
【0057】
【発明の効果】以上のように本発明は、絶縁性基板上に
Al薄膜からなるゲート電極を部分的に形成した後、前
記ゲート電極を陽極酸化する際、前記ゲート電極表面を
ポジレジスト用アルカリ現像液でエッチングした後、
縁性基板の保管環境がクリーンルーム保管の場合は48
時間以内に陽極酸化し、絶縁性基板の保管環境がクリー
ンで乾燥した不活性なガスの窒素でパージされた環境の
場合は64時間以内に陽極酸化することにより、常に清
浄化されたAl電極表面から致密で均質なAlOx膜が
形成されるため、化成電圧相当の高い絶縁耐圧が再現よ
く安定して得られ、結果ゲート・ソース電極間の短絡の
ない高歩留まりのa−SiTFTを製造することができ
る。
【図面の簡単な説明】
【図1】本発明の実施例1における陽極酸化方法および
薄膜トランジスタの製造工程を示すフローチャート
【図2】第1の実施例における陽極酸化方法および薄膜
トランジスタの製造工程を示す部分断面図
【図3】本発明の第2の実施例における陽極酸化方法お
よび薄膜トランジスタの製造工程を示すフローチャート
【図4】第2の実施例における陽極酸化方法および薄膜
トランジスタの製造工程を示す部分断面図
【図5】従来の薄膜トランジスタの構成を示す部分断面
【符号の説明】
1 ガラス基板 2 Al薄膜 3 ゲート電極 4 自然酸化膜 5 第1のゲート絶縁膜 6 第2のゲート絶縁膜 7 a−Si層 8 チャネル保護膜 9a,9b n+a−Si層 10a,10b ソース,ドレイン電極 11 ゲート電極引出し部 12 レジスト膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹田 守 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 田村 達彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平2−140928(JP,A) 特開 平5−271993(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 G02F 1/1368 H01L 29/78

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 液晶表示装置のアクティブマトリクス基
    板の陽極酸化方法において、 前記アクティブマトリクス基板に用いられる 絶縁性基板
    上にAlからなる電極を部分的に形成した後に、前記電
    極をポジレジスト用アルカリ現像液にて45秒から13
    5秒間エッチングしてから水洗し、 次に前記絶縁性基板を保管し、 前記絶縁性基板の保管環境がクリーンルーム保管の場合
    は、前記絶縁性基板の保管の時間を48時間以内とし、 前記絶縁性基板の保管環境がクリーンで乾燥した不活性
    なガスの窒素でパージされた環境の場合は、前記絶縁性
    基板の保管の時間を64時間以内とし、 前記保管後に前記絶縁性基板の前記電極を陽極酸化させ
    ことを特徴とする液晶表示装置のアクティブマトリク
    ス基板の陽極酸化方法。
JP26218093A 1993-10-20 1993-10-20 液晶表示装置のアクティブマトリクス基板の陽極酸化方法 Expired - Fee Related JP3341399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26218093A JP3341399B2 (ja) 1993-10-20 1993-10-20 液晶表示装置のアクティブマトリクス基板の陽極酸化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26218093A JP3341399B2 (ja) 1993-10-20 1993-10-20 液晶表示装置のアクティブマトリクス基板の陽極酸化方法

Publications (2)

Publication Number Publication Date
JPH07115089A JPH07115089A (ja) 1995-05-02
JP3341399B2 true JP3341399B2 (ja) 2002-11-05

Family

ID=17372186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26218093A Expired - Fee Related JP3341399B2 (ja) 1993-10-20 1993-10-20 液晶表示装置のアクティブマトリクス基板の陽極酸化方法

Country Status (1)

Country Link
JP (1) JP3341399B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064043A (ko) * 1999-12-24 2001-07-09 구본준, 론 위라하디락사 박막트랜지스터 및 액정표시장치용 어레이기판제조방법

Also Published As

Publication number Publication date
JPH07115089A (ja) 1995-05-02

Similar Documents

Publication Publication Date Title
US4420497A (en) Method of detecting and repairing latent defects in a semiconductor dielectric layer
JP3341399B2 (ja) 液晶表示装置のアクティブマトリクス基板の陽極酸化方法
US20130307092A1 (en) Semiconductor device and method of manufacturing the same
JPH07326766A (ja) 半導体装置およびその作製方法
JP2996025B2 (ja) 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子
JP3023040B2 (ja) 薄膜トランジスタ素子の製造方法
JP2570607B2 (ja) キャパシタの製造方法
JPH06244417A (ja) 薄膜トランジスタおよびその製造方法
JP3217203B2 (ja) 液晶表示素子の製法
JPS61164267A (ja) 薄膜トランジスタの製造方法
JP3056927B2 (ja) 薄膜トランジスタ素子およびその製造方法
JP2987043B2 (ja) 薄膜トランジスタ素子およびその製造方法
JP3339133B2 (ja) 陽極酸化方法とそれを用いた薄膜トランジスタ
JP3228591B2 (ja) 薄膜トランジスタの製造方法
JPS62221159A (ja) 薄膜トランジスタマトリツクスの形成方法
JPH06216389A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
JPH05203989A (ja) 短絡解消方法
JPH07169966A (ja) 電子部品及びその製造方法
JPS63126277A (ja) 電界効果型薄膜トランジスタ
JPH021134A (ja) 薄膜半導体素子の製造方法
JPH038212A (ja) 膜配線及びその製造方法
JPH02140928A (ja) 半導体装置の製造方法
KR100305734B1 (ko) 액정표시소자의제조방법
JPH06324349A (ja) 半導体装置の製造方法および製造装置
JPH05152285A (ja) 金属薄膜の選択的陽極酸化方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees