JPH06244417A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH06244417A JPH06244417A JP2530993A JP2530993A JPH06244417A JP H06244417 A JPH06244417 A JP H06244417A JP 2530993 A JP2530993 A JP 2530993A JP 2530993 A JP2530993 A JP 2530993A JP H06244417 A JPH06244417 A JP H06244417A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- gate
- electrode
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート・ソース間及びゲート・ドレイン間の
リークを起こさないＴＦＴを提供する。 【構成】 フォトレジストを用いてパターニングしてゲ
ート電極を形成した後、残ったフォトレジストを除去せ
ずにマスクとして使用して第１回目の陽極酸化をする。
この時ゲート電極のパターンエッジを局所的に陽極酸化
する。次いでフォトレジストを除去してからゲート電極
の表面を第２回目の陽極酸化をして、ゲート絶縁膜の端
部をリークを起こさない程度に厚くすることによってゲ
ート・ソース間及びゲート・ドレイン間の距離を離間さ
せる。
リークを起こさないＴＦＴを提供する。 【構成】 フォトレジストを用いてパターニングしてゲ
ート電極を形成した後、残ったフォトレジストを除去せ
ずにマスクとして使用して第１回目の陽極酸化をする。
この時ゲート電極のパターンエッジを局所的に陽極酸化
する。次いでフォトレジストを除去してからゲート電極
の表面を第２回目の陽極酸化をして、ゲート絶縁膜の端
部をリークを起こさない程度に厚くすることによってゲ
ート・ソース間及びゲート・ドレイン間の距離を離間さ
せる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置などに利用
される薄膜トランジスタおよびその製造方法に関する。
される薄膜トランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】従来、アモルファスシリコンを用いた薄
膜トランジスタ（以下ＴＦＴと称する）の１つとして、
ゲート電極がチャネル領域の下に形成された逆スタッガ
型が知られている。
膜トランジスタ（以下ＴＦＴと称する）の１つとして、
ゲート電極がチャネル領域の下に形成された逆スタッガ
型が知られている。
【０００３】図２に従来の逆スタッガ型ＴＦＴを示す。
このＴＦＴは透明ガラス基板１上にゲート電極２が形成
され、その上に第１層のゲート電極表面を陽極酸化した
陽極酸化膜（第１層のゲート絶縁膜）３、更にその上に
第２層のＳｉ3Ｎ4等から成るゲート絶縁膜４が形成され
ている。
このＴＦＴは透明ガラス基板１上にゲート電極２が形成
され、その上に第１層のゲート電極表面を陽極酸化した
陽極酸化膜（第１層のゲート絶縁膜）３、更にその上に
第２層のＳｉ3Ｎ4等から成るゲート絶縁膜４が形成され
ている。
【０００４】更にその上にチャネル部を構成するｉ型
(真性)アモルファスシリコン膜５、エッチングストッパ
ー６が順次形成され、エッチングストッパー６の両端部
にオーミックコンタクトを作るための高濃度不純物をド
ープしたｎ+−シリコン膜７、ソース電極８、ドレイン
電極膜８´、これに接して液晶の表示電極を構成する透
明導電膜９、パッシベーション膜１０が図示するように
積層形成されて、逆スタッガ型ＴＦＴとなっている。
(真性)アモルファスシリコン膜５、エッチングストッパ
ー６が順次形成され、エッチングストッパー６の両端部
にオーミックコンタクトを作るための高濃度不純物をド
ープしたｎ+−シリコン膜７、ソース電極８、ドレイン
電極膜８´、これに接して液晶の表示電極を構成する透
明導電膜９、パッシベーション膜１０が図示するように
積層形成されて、逆スタッガ型ＴＦＴとなっている。
【０００５】
【発明が解決しようとする課題】上記構造のＴＦＴにお
いては、ゲート電極２端部でゲート絶縁膜３，４の膜厚
が薄くなっていること、あるいはこの部分では他の部分
と膜質が異なっているなどのため、通電エージング等の
信頼性試験を行っている間に、あるいは長期間の使用に
よりゲート電極２とソース８、又はドレイン電極８´と
の間がリークするという不良が発生していた。その改善
策として、絶縁性が高い陽極酸化膜ができる窒素のドー
プされたＴａ膜をゲート電極に用いたり、あるいはリー
ク不良を起こしにくいβ構造−Ｔａをゲート電極として
用いたりしていた。しかし、これでもエージングを高温
で行う場合等には不充分であった。
いては、ゲート電極２端部でゲート絶縁膜３，４の膜厚
が薄くなっていること、あるいはこの部分では他の部分
と膜質が異なっているなどのため、通電エージング等の
信頼性試験を行っている間に、あるいは長期間の使用に
よりゲート電極２とソース８、又はドレイン電極８´と
の間がリークするという不良が発生していた。その改善
策として、絶縁性が高い陽極酸化膜ができる窒素のドー
プされたＴａ膜をゲート電極に用いたり、あるいはリー
ク不良を起こしにくいβ構造−Ｔａをゲート電極として
用いたりしていた。しかし、これでもエージングを高温
で行う場合等には不充分であった。
【０００６】本発明は上述の問題点を解決するためにな
されたものであり、ゲート・ソース間、あるいはゲート
・ドレイン間で良好な絶縁耐圧を保つことができ、リー
ク不良を起こしにくいＴＦＴおよびその製造方法を提供
することを目的とする。
されたものであり、ゲート・ソース間、あるいはゲート
・ドレイン間で良好な絶縁耐圧を保つことができ、リー
ク不良を起こしにくいＴＦＴおよびその製造方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】本発明のＴＦＴはフォト
レジストを用いてゲート電極をパターニングした後、残
ったフォトレジストをマスクとして第１回目の陽極酸化
をする。この時ゲート電極のパターンエッジを局所的に
陽極酸化し、その膜厚は次の工程の第２回目の陽極酸化
膜より厚く形成する。次いでフォトレジストを除去して
からゲート電極の表面を第２回目の陽極酸化をしてゲー
ト絶縁膜を形成する。
レジストを用いてゲート電極をパターニングした後、残
ったフォトレジストをマスクとして第１回目の陽極酸化
をする。この時ゲート電極のパターンエッジを局所的に
陽極酸化し、その膜厚は次の工程の第２回目の陽極酸化
膜より厚く形成する。次いでフォトレジストを除去して
からゲート電極の表面を第２回目の陽極酸化をしてゲー
ト絶縁膜を形成する。
【０００８】上記構造及び製造方法を採用することによ
り上記目的を達成する。
り上記目的を達成する。
【０００９】
【作用】ゲート電極端部とゲート電極表面の陽極酸化条
件を変化させることによって、ゲート電極端部の酸化膜
厚をゲート電極中央部のそれより大きくすることができ
る。従ってゲート電極端部ではゲート電極とアモルファ
アスシリコン膜の距離が大きくなり、ＴＦＴのゲート・
ソース間あるいはゲート・ドレイン間のリークの発生が
起こりにくくなる。
件を変化させることによって、ゲート電極端部の酸化膜
厚をゲート電極中央部のそれより大きくすることができ
る。従ってゲート電極端部ではゲート電極とアモルファ
アスシリコン膜の距離が大きくなり、ＴＦＴのゲート・
ソース間あるいはゲート・ドレイン間のリークの発生が
起こりにくくなる。
【００１０】
【実施例】以下、本発明を実施例に従って図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の１実施例である逆スタッガ
型ＴＦＴの断面図である。このＴＦＴは透明ガラス基板
１上にゲート電極２が形成され、その上に陽極酸化によ
って端部の体積が膨張した第１のゲート絶縁膜３および
第２のゲート絶縁膜４が形成されている。その上にアモ
ルファスシリコンの真性半導体層５、エッチングストッ
パー層６が積層されている。エッチングストッパー層６
は、エッチングによってソース、ドレイン電極８、８´
を分離する際に真性半導体層５をエッチング液から保護
するものである。ゲート電極２の端部の上方で半導体層
５の両端に位置する部分には、アモルファスシリコン５
に接して、オーミックコンタクトをとるため高濃度不純
物をドープしたｎ+−シリコン膜７、その上にソース、
ドレイン電極８、８´が形成されている。ドレイン電極
８´の上に接する状態で液晶の表示電極となる透明導電
膜９が形成される。このようにして得られたＴＦＴの表
面は全てパッシベーション膜１０で覆われている。
型ＴＦＴの断面図である。このＴＦＴは透明ガラス基板
１上にゲート電極２が形成され、その上に陽極酸化によ
って端部の体積が膨張した第１のゲート絶縁膜３および
第２のゲート絶縁膜４が形成されている。その上にアモ
ルファスシリコンの真性半導体層５、エッチングストッ
パー層６が積層されている。エッチングストッパー層６
は、エッチングによってソース、ドレイン電極８、８´
を分離する際に真性半導体層５をエッチング液から保護
するものである。ゲート電極２の端部の上方で半導体層
５の両端に位置する部分には、アモルファスシリコン５
に接して、オーミックコンタクトをとるため高濃度不純
物をドープしたｎ+−シリコン膜７、その上にソース、
ドレイン電極８、８´が形成されている。ドレイン電極
８´の上に接する状態で液晶の表示電極となる透明導電
膜９が形成される。このようにして得られたＴＦＴの表
面は全てパッシベーション膜１０で覆われている。
【００１２】このＴＦＴの製造方法を以下に示す。
【００１３】まず図３（Ａ）に示すように透明ガラス基
板１上にゲート電極膜としてＴａまたはＣｒをスパッタ
リング等の方法により３４５０Å成膜し、ゲート電極と
ゲート電極の引き出し線であるゲートバスラインのパタ
ーンにエッチングする。エッチングのときフォトレジス
ト１１は図３（Ａ）に示すように５０００〜２００００
Å程度の膜厚に被覆されているが、これを除去すること
なく、このレジストをマスクにして、ゲート電極２の端
部を局所的に陽極酸化する。このとき、陽極酸化を４０
０Ｖ程度の高電圧で行うと、図３（Ｂ）に示すようにゲ
ートメタルの端部では、五酸化タンタル（Ｔａ2Ｏ5）ま
たは酸化クロム（Ｃｒ2Ｏ3）よりなる陽極酸化膜が形成
され、その陽極酸化膜の厚みは４６５０Åとなる。次い
で上記フォトレジスト１１を剥離して、ゲート電極２を
露出させた状態で陽極酸化液に浸し、再度１５０〜２０
０Ｖの電圧で陽極酸化を行うと図３（Ｃ）に示すように
五酸化タンタル（Ｔａ2Ｏ5）または酸化クロム（Ｃｒ2
Ｏ3）よりなる陽極酸化膜３はゲート電極２表面の全領
域に形成される。このときゲート電極２の中央部付近の
絶縁層の膜厚は２２００Å程度、ゲート電極として残存
する金属部分の膜厚は１８００Å程度である。ゲート電
極端部の絶縁膜とゲート電極２の中央部の陽極酸化膜は
同質であるから一体化し、この両者の膜厚の差Ｌは６５
０Å程度である。ゲート電極端部の膜厚は４１００〜６
０００Å、ゲート電極端部と中央部の膜厚の差は１００
〜２０００Åの範囲で良好な絶縁特性が得られた。この
ようにしてゲート・ソース間またはゲート・ドレイン間
のリークを防止するのに充分な膜厚をパターンエッジに
形成すると共にゲート電極表面にはＴＦＴの動作に必要
な膜厚を、それぞれ独立して制御された第１層ゲート絶
縁膜３が形成される。この実施例は陽極酸化の印加電圧
を変化させて膜厚を変化させたが、その他の膜厚変更手
段を用いても良い。例えば陽極酸化をするときの電解質
成分を異ならせて膜厚を変更することも可能である。
板１上にゲート電極膜としてＴａまたはＣｒをスパッタ
リング等の方法により３４５０Å成膜し、ゲート電極と
ゲート電極の引き出し線であるゲートバスラインのパタ
ーンにエッチングする。エッチングのときフォトレジス
ト１１は図３（Ａ）に示すように５０００〜２００００
Å程度の膜厚に被覆されているが、これを除去すること
なく、このレジストをマスクにして、ゲート電極２の端
部を局所的に陽極酸化する。このとき、陽極酸化を４０
０Ｖ程度の高電圧で行うと、図３（Ｂ）に示すようにゲ
ートメタルの端部では、五酸化タンタル（Ｔａ2Ｏ5）ま
たは酸化クロム（Ｃｒ2Ｏ3）よりなる陽極酸化膜が形成
され、その陽極酸化膜の厚みは４６５０Åとなる。次い
で上記フォトレジスト１１を剥離して、ゲート電極２を
露出させた状態で陽極酸化液に浸し、再度１５０〜２０
０Ｖの電圧で陽極酸化を行うと図３（Ｃ）に示すように
五酸化タンタル（Ｔａ2Ｏ5）または酸化クロム（Ｃｒ2
Ｏ3）よりなる陽極酸化膜３はゲート電極２表面の全領
域に形成される。このときゲート電極２の中央部付近の
絶縁層の膜厚は２２００Å程度、ゲート電極として残存
する金属部分の膜厚は１８００Å程度である。ゲート電
極端部の絶縁膜とゲート電極２の中央部の陽極酸化膜は
同質であるから一体化し、この両者の膜厚の差Ｌは６５
０Å程度である。ゲート電極端部の膜厚は４１００〜６
０００Å、ゲート電極端部と中央部の膜厚の差は１００
〜２０００Åの範囲で良好な絶縁特性が得られた。この
ようにしてゲート・ソース間またはゲート・ドレイン間
のリークを防止するのに充分な膜厚をパターンエッジに
形成すると共にゲート電極表面にはＴＦＴの動作に必要
な膜厚を、それぞれ独立して制御された第１層ゲート絶
縁膜３が形成される。この実施例は陽極酸化の印加電圧
を変化させて膜厚を変化させたが、その他の膜厚変更手
段を用いても良い。例えば陽極酸化をするときの電解質
成分を異ならせて膜厚を変更することも可能である。
【００１４】次に図１を参照して説明すると、第２のゲ
ート絶縁層４としてＳｉ3Ｎ4をＣＶＤ法やスパッタリン
グ法により成膜して２０００〜４０００Å程度の厚さに
形成する。次に従来と同じ方法により真性アモルファス
シリコン膜５を３００〜１０００Å、エッチングストッ
パー層６を１０００〜３０００Å、高濃度不純物をドー
プしたｎ+−シリコン膜７を３００〜２０００Å程度の
厚さでそれぞれ形成し、ソース電極８、ドレイン電極８
´、透明導電膜９、パッシベーション膜１０をそれぞれ
適当な厚さだけ形成する。このようにして形成された逆
スタガ型ＴＦＴはゲート電極端部の真上の第１層ゲート
絶縁膜をリークを起こさない程度に厚くしたのでゲート
・ソース間又はゲート・ドレイン間の絶縁耐圧を大きく
することができる。
ート絶縁層４としてＳｉ3Ｎ4をＣＶＤ法やスパッタリン
グ法により成膜して２０００〜４０００Å程度の厚さに
形成する。次に従来と同じ方法により真性アモルファス
シリコン膜５を３００〜１０００Å、エッチングストッ
パー層６を１０００〜３０００Å、高濃度不純物をドー
プしたｎ+−シリコン膜７を３００〜２０００Å程度の
厚さでそれぞれ形成し、ソース電極８、ドレイン電極８
´、透明導電膜９、パッシベーション膜１０をそれぞれ
適当な厚さだけ形成する。このようにして形成された逆
スタガ型ＴＦＴはゲート電極端部の真上の第１層ゲート
絶縁膜をリークを起こさない程度に厚くしたのでゲート
・ソース間又はゲート・ドレイン間の絶縁耐圧を大きく
することができる。
【００１５】
【発明の効果】以上の説明から明らかなように、本発明
によればゲート・ソース間あるいはゲート・ドレイン間
に長時間直流又は交流の電界を印加する高温の通電エー
ジングによっても、また長期間の使用によっても、リー
クを起こすことなく、信頼性の高いＴＦＴを得ることが
できる。
によればゲート・ソース間あるいはゲート・ドレイン間
に長時間直流又は交流の電界を印加する高温の通電エー
ジングによっても、また長期間の使用によっても、リー
クを起こすことなく、信頼性の高いＴＦＴを得ることが
できる。
【図１】本発明の１実施例である逆スタッガ型ＴＦＴの
断面図である。
断面図である。
【図２】従来の逆スタッガ型ＴＦＴの断面図である。
【図３】本発明の１実施例である逆スタッガ型ＴＦＴの
製造工程図である。
製造工程図である。
１ 透明ガラス基板 ２ ゲート電極 ３ 第１層ゲート絶縁膜 ４ 第２層ゲート絶縁膜 ５ 真性アモルファスシリコン半導体膜 ６ エッチングストッパ ７ ｎ+アモルファスシリコン膜 ８ ソース電極、 ８´ドレイン電極 ９ 透明導電膜 １０ パッシベーション膜 １１ フォトレジスト
Claims (2)
- 【請求項１】 ゲート電極、第１の絶縁層、第２の絶縁
層、真性アモルファスシリコン半導体層が順次重畳形成
され、前記アモルファスシリコン半導体層の両端にｎ+
アモルファスシリコン膜を介して、ソース電極及びドレ
イン電極が形成されて成る薄膜トランジスタにおいて、
前記第１の絶縁層の少なくとも一方の端部が厚く形成さ
れて成ることを特徴とする薄膜トランジスタ。 - 【請求項２】 基板上にゲート電極をスパッタリング又
は蒸着によって形成し、フォトレジストを塗布してエッ
チングした後、前記フォトレジストを被覆した状態で、
ゲート電極の端部を陽極酸化した後、前記フォトレジス
トを除去して再び陽極酸化して、第１の絶縁層を形成
し、次に第２の絶縁層、真性アモルファスシリコン半導
体層、ｎ+アモルファスシリコン膜、ソース及びドレイ
ン電極を形成することを特徴とする薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2530993A JPH06244417A (ja) | 1993-02-15 | 1993-02-15 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2530993A JPH06244417A (ja) | 1993-02-15 | 1993-02-15 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244417A true JPH06244417A (ja) | 1994-09-02 |
Family
ID=12162406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2530993A Pending JPH06244417A (ja) | 1993-02-15 | 1993-02-15 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244417A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989000915A1 (en) * | 1987-07-24 | 1989-02-09 | Fanuc Ltd | Injection molding machine having resin pressure detection function |
| WO1991001869A1 (en) * | 1989-07-27 | 1991-02-21 | Fanuc Ltd | Injection pressure controller of motor-operated injection molding machine |
| US10649290B2 (en) | 2014-05-07 | 2020-05-12 | Innolux Corporation | Display device comprising a second metal layer having a sidewall region with a first thickness and a non-sidewall region with a second thickness larger than the first thickness |
-
1993
- 1993-02-15 JP JP2530993A patent/JPH06244417A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989000915A1 (en) * | 1987-07-24 | 1989-02-09 | Fanuc Ltd | Injection molding machine having resin pressure detection function |
| WO1991001869A1 (en) * | 1989-07-27 | 1991-02-21 | Fanuc Ltd | Injection pressure controller of motor-operated injection molding machine |
| US10649290B2 (en) | 2014-05-07 | 2020-05-12 | Innolux Corporation | Display device comprising a second metal layer having a sidewall region with a first thickness and a non-sidewall region with a second thickness larger than the first thickness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5427962A (en) | Method of making a thin film transistor | |
| JPH06188419A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06244417A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3023040B2 (ja) | 薄膜トランジスタ素子の製造方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPH05152327A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JPH09232585A (ja) | 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法 | |
| JPH04302438A (ja) | 薄膜トランジスタ | |
| JP3104356B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP2762383B2 (ja) | 薄膜トランジスタ | |
| JP2716106B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0548101A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63126277A (ja) | 電界効果型薄膜トランジスタ | |
| JPH06265933A (ja) | 液晶表示装置及びその製造方法 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JPH05203989A (ja) | 短絡解消方法 | |
| JPH0548102A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1090723A (ja) | 液晶表示装置 |