JPH1090723A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1090723A JPH1090723A JP27240397A JP27240397A JPH1090723A JP H1090723 A JPH1090723 A JP H1090723A JP 27240397 A JP27240397 A JP 27240397A JP 27240397 A JP27240397 A JP 27240397A JP H1090723 A JPH1090723 A JP H1090723A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate
- film
- electrode
- gate wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート電極、ゲート配線とその他の電極との
短絡を防止する。 【解決手段】 薄膜トランジスタのチャネル部分に第2
の絶縁層を設ける液晶表示装置であって、信号配線がゲ
ート配線の陽極化成膜と、第1の絶縁層と、非晶質シリ
コン層及び上記第2の絶縁層と同一材料よりなる絶縁層
とを介して上記ゲート配線と交差して設けられている。
短絡を防止する。 【解決手段】 薄膜トランジスタのチャネル部分に第2
の絶縁層を設ける液晶表示装置であって、信号配線がゲ
ート配線の陽極化成膜と、第1の絶縁層と、非晶質シリ
コン層及び上記第2の絶縁層と同一材料よりなる絶縁層
とを介して上記ゲート配線と交差して設けられている。
Description
【0001】
【発明の属する技術分野】本発明は液晶表示装置等に利
用できる表示パネルに係り、特にその特性向上、歩留向
上を可能にする構造および製造方法に関する。
用できる表示パネルに係り、特にその特性向上、歩留向
上を可能にする構造および製造方法に関する。
【0002】
【従来の技術】従来の表示パネル(例えば液晶パネル)
では図4に示すような構造が用いられていた。同図にお
いて、21は基板、22はCr、23はAl、24はS
iN、25はa−Si、26はソース電極、29はドレ
イン電極を兼ねる信号配線、27は透明電極からなる画
素電極を示す。
では図4に示すような構造が用いられていた。同図にお
いて、21は基板、22はCr、23はAl、24はS
iN、25はa−Si、26はソース電極、29はドレ
イン電極を兼ねる信号配線、27は透明電極からなる画
素電極を示す。
【0003】同図に示すように従来はゲート電極にCr
を用い、ゲート絶縁物にはSiNが用いられている。一
方、ゲート配線にはCrとAlとの2層の金属が使用さ
れている。このようにゲート電極とゲート配線とが異な
った材料で形成されている理由を以下に説明する。先
ず、ゲート金属22は基板との接着性が良いこと、表面
に凹凸がないことと、ゲート絶縁膜であるSiNを形成
する過程で変質しないことが条件になる。この条件とし
てはCrが適している。一方、ゲート配線は抵抗の低い
ことが要求される。CrはAlに比較して固有低効率が
一桁以上高く、ゲート配線には適していない。逆にAl
はヒロツクが発生しやすく、表面に針状に凸形になった
欠陥ができやすい。さらにゲート絶縁膜であるSiN
(通常、プラズマCVD法で基板温度200〜350℃
で堆積される)の形成工程でこのヒロックが成長すると
いう問題点があり、ゲート電極に使えない。したがっ
て、従来はゲート電極にCr、ゲート配線にはCrとA
lの2層構造の金属を用いていた。さらに従来構造の問
題点を挙げるならば、図4より明らかなようにゲート電
極(22)・配線28とドレイン電極・信号配線29、
ソース電極26との間にはゲート絶縁膜であるSiN
(24)とa−Si(25)とが介在し、これがゲート
電極(22)とドレイン電極(29)、ソース電極26
とを電気的に分離している。しかし、SiNおよびa−
Siとも通常、薄膜であるため(SiN〜0.3μm,
a−Si〜0.2μmが多用されている)と、プラズマ
CVD法で形成しているために膜にゴミが原因のピンホ
ールが発生しやすく、ゲート電極・配線とその他の電極
・配線との間が短絡するため、表示パネルの制作上大き
な障害となっている。
を用い、ゲート絶縁物にはSiNが用いられている。一
方、ゲート配線にはCrとAlとの2層の金属が使用さ
れている。このようにゲート電極とゲート配線とが異な
った材料で形成されている理由を以下に説明する。先
ず、ゲート金属22は基板との接着性が良いこと、表面
に凹凸がないことと、ゲート絶縁膜であるSiNを形成
する過程で変質しないことが条件になる。この条件とし
てはCrが適している。一方、ゲート配線は抵抗の低い
ことが要求される。CrはAlに比較して固有低効率が
一桁以上高く、ゲート配線には適していない。逆にAl
はヒロツクが発生しやすく、表面に針状に凸形になった
欠陥ができやすい。さらにゲート絶縁膜であるSiN
(通常、プラズマCVD法で基板温度200〜350℃
で堆積される)の形成工程でこのヒロックが成長すると
いう問題点があり、ゲート電極に使えない。したがっ
て、従来はゲート電極にCr、ゲート配線にはCrとA
lの2層構造の金属を用いていた。さらに従来構造の問
題点を挙げるならば、図4より明らかなようにゲート電
極(22)・配線28とドレイン電極・信号配線29、
ソース電極26との間にはゲート絶縁膜であるSiN
(24)とa−Si(25)とが介在し、これがゲート
電極(22)とドレイン電極(29)、ソース電極26
とを電気的に分離している。しかし、SiNおよびa−
Siとも通常、薄膜であるため(SiN〜0.3μm,
a−Si〜0.2μmが多用されている)と、プラズマ
CVD法で形成しているために膜にゴミが原因のピンホ
ールが発生しやすく、ゲート電極・配線とその他の電極
・配線との間が短絡するため、表示パネルの制作上大き
な障害となっている。
【0004】以上、説明したように従来は ゲート電極とゲート配線に異なる材料が用いられてい
た。これは工程の増加をもたらしていた。
た。これは工程の増加をもたらしていた。
【0005】ゲート電極・配線とその他の電極・配線
との間が短絡しやすかった。これは歩留低下の原因とな
る。
との間が短絡しやすかった。これは歩留低下の原因とな
る。
【0006】一方、周知の技術として、TaやAlの陽
極化成技術がある(例えば電気科学便覧(丸善)昭和3
9年12月発行、第874頁〜第892頁参照)。これ
は金属の表面を電気化学的に酸化する技術であり、従
来、キャパシタや表面コートに使われているものであ
る。
極化成技術がある(例えば電気科学便覧(丸善)昭和3
9年12月発行、第874頁〜第892頁参照)。これ
は金属の表面を電気化学的に酸化する技術であり、従
来、キャパシタや表面コートに使われているものであ
る。
【0007】この技術による酸化膜(絶縁膜)の利点は
ゴミによる欠陥が生じにくい点にある。このため、この
技術をTFTに利用した従来技術がある(特開昭58−
147069号参照)。
ゴミによる欠陥が生じにくい点にある。このため、この
技術をTFTに利用した従来技術がある(特開昭58−
147069号参照)。
【0008】尚、本発明に関する従来技術としては、陽
極酸化に関するものとして特開昭63−164号、蓄積
容量の電極あるいは誘電体に関するものとして特開昭5
8−90770号、特開昭58−93092号をあげる
ことができる。なお、特開昭61−133662号公報
には酒石酸をプロピレングリコールで希釈した化成液を
用いてAlを陽極酸化する記載はあるが、酒石酸をエチ
レングリコールで希釈した化成液を用いる記載はない。
極酸化に関するものとして特開昭63−164号、蓄積
容量の電極あるいは誘電体に関するものとして特開昭5
8−90770号、特開昭58−93092号をあげる
ことができる。なお、特開昭61−133662号公報
には酒石酸をプロピレングリコールで希釈した化成液を
用いてAlを陽極酸化する記載はあるが、酒石酸をエチ
レングリコールで希釈した化成液を用いる記載はない。
【0009】特開昭57−153427号公報には、ア
ルミニウムを陽極酸化法によって酸化し、更に酸素雰囲
気中で加熱する記載はあるが、Alの陽極酸化膜を20
0〜400℃の温度で加熱処理することにより、Alの
陽極酸化膜のリーク電流が一桁以上減少することは記載
がない。
ルミニウムを陽極酸化法によって酸化し、更に酸素雰囲
気中で加熱する記載はあるが、Alの陽極酸化膜を20
0〜400℃の温度で加熱処理することにより、Alの
陽極酸化膜のリーク電流が一桁以上減少することは記載
がない。
【0010】特開昭58−93092号公報には、蓄積
コンデンサー電極の構成材料にAlを用い、この表面を
陽極酸化して蓄積コンデンサーの誘電体とすることが記
載されているが、薄膜トランジスタのゲート絶縁膜はゲ
ート電極の表面酸化膜と窒化シリコン膜あるいは酸化シ
リコン膜の複合膜で形成する点は記載がない。
コンデンサー電極の構成材料にAlを用い、この表面を
陽極酸化して蓄積コンデンサーの誘電体とすることが記
載されているが、薄膜トランジスタのゲート絶縁膜はゲ
ート電極の表面酸化膜と窒化シリコン膜あるいは酸化シ
リコン膜の複合膜で形成する点は記載がない。
【0011】特開昭62−297892号公報には、ア
ドレス配線とデータ配線の交差部に陽極酸化膜とCVD
・SiO2膜の蓄積層膜に更に半導体薄膜を重ねて層間
絶縁膜とする記載はあるが、薄膜トランジスタのチャン
ネル部分を覆う第2の絶縁層と同一材料よりなる絶縁層
を介してゲート配線と信号配線とが交差して設けられる
記載はない。
ドレス配線とデータ配線の交差部に陽極酸化膜とCVD
・SiO2膜の蓄積層膜に更に半導体薄膜を重ねて層間
絶縁膜とする記載はあるが、薄膜トランジスタのチャン
ネル部分を覆う第2の絶縁層と同一材料よりなる絶縁層
を介してゲート配線と信号配線とが交差して設けられる
記載はない。
【0012】
【発明が解決しようとする課題】上記従来技術はプロセ
スの簡略化、ゲート電極・配線とその他の電極との短絡
等の点について配慮がなされておらず、表示パネルの特
性、歩留、コストの面で問題があった。
スの簡略化、ゲート電極・配線とその他の電極との短絡
等の点について配慮がなされておらず、表示パネルの特
性、歩留、コストの面で問題があった。
【0013】本発明はこれらの問題を解決する技術を提
供することを目的とする。すなわち、簡単なプロセス
で、上記短絡を防止し、しかも薄膜トランジスタの特性
および表示パネルの特性を向上することを実現し得る技
術を提供するものである。
供することを目的とする。すなわち、簡単なプロセス
で、上記短絡を防止し、しかも薄膜トランジスタの特性
および表示パネルの特性を向上することを実現し得る技
術を提供するものである。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、液晶表示装置において絶縁基板と、該絶
縁基板上に形成されたゲート配線と、該ゲート配線に接
続された薄膜トランジスタのゲート電極と、上記ゲート
配線及びゲート電極を覆う絶縁層と、該絶縁層上に形成
され非晶質シリコンよりなる薄膜トランジスタの半導体
層、該半導体層上に形成され上記薄膜トランジスタのチ
ャネル部分を覆う第2の絶縁層、該第2の絶縁層が除去
された部分で上記半導体層と電気的に接続されるソース
電極及びドレイン電極、該ドレイン電極に接続し上記絶
縁層を介して上記ゲート配線と交差する信号配線、上記
ソース電極に接続された画素電極とを有し、上記ゲート
配線とゲート電極は同一金属により一体に設けられ、端
子部分を除く上記ゲート配線とゲート電極の表面に上記
金属の陽極化成膜が設けられ、上記信号配線は上記金属
陽極化成膜と、上記絶縁層と、非晶質シリコン層及び上
記第2の絶縁層と同一材料よりなる絶縁膜とを介して上
記ゲート配線と交差して設けられていることを特徴とす
る。
に、本発明は、液晶表示装置において絶縁基板と、該絶
縁基板上に形成されたゲート配線と、該ゲート配線に接
続された薄膜トランジスタのゲート電極と、上記ゲート
配線及びゲート電極を覆う絶縁層と、該絶縁層上に形成
され非晶質シリコンよりなる薄膜トランジスタの半導体
層、該半導体層上に形成され上記薄膜トランジスタのチ
ャネル部分を覆う第2の絶縁層、該第2の絶縁層が除去
された部分で上記半導体層と電気的に接続されるソース
電極及びドレイン電極、該ドレイン電極に接続し上記絶
縁層を介して上記ゲート配線と交差する信号配線、上記
ソース電極に接続された画素電極とを有し、上記ゲート
配線とゲート電極は同一金属により一体に設けられ、端
子部分を除く上記ゲート配線とゲート電極の表面に上記
金属の陽極化成膜が設けられ、上記信号配線は上記金属
陽極化成膜と、上記絶縁層と、非晶質シリコン層及び上
記第2の絶縁層と同一材料よりなる絶縁膜とを介して上
記ゲート配線と交差して設けられていることを特徴とす
る。
【0015】本発明によれば、ゲート電極・配線部の金
属膜を陽極化成することによって、その表面は陽極化成
膜で被覆される。これにより、平坦で欠陥のない酸化膜
(絶縁膜)でゲート電極・配線および付加容量部を被覆
することができる。
属膜を陽極化成することによって、その表面は陽極化成
膜で被覆される。これにより、平坦で欠陥のない酸化膜
(絶縁膜)でゲート電極・配線および付加容量部を被覆
することができる。
【0016】したがって、ゲート電極・配線における他
の電極および配線間の短絡を防止できる。
の電極および配線間の短絡を防止できる。
【0017】さらに、これらの絶縁膜の上にプラズマC
VD法によるSiNもしくはSiO2を堆積して2層構
造とすることにより、短絡を防止すると同時にTFTの
しきい値を安定にすることができる。
VD法によるSiNもしくはSiO2を堆積して2層構
造とすることにより、短絡を防止すると同時にTFTの
しきい値を安定にすることができる。
【0018】また、ゲート電極・ゲート配線にAlもし
くはAlを主体とする金属を用いることによりゲート配
線抵抗を低くできる。
くはAlを主体とする金属を用いることによりゲート配
線抵抗を低くできる。
【0019】特にAl−Si、Al−Pdを用いればさ
らにヒロックのない平坦なゲート電極・配線が得られ、
より歩留の良いパネルが製作できる。
らにヒロックのない平坦なゲート電極・配線が得られ、
より歩留の良いパネルが製作できる。
【0020】
【発明の実施の形態】図5にTFT基板の2画素分に対
応する部分回路図を示す。(a)は付加容量がない場
合、(b)は隣接したゲート配線との間に付加容量を形
成した場合、(c)は自段のゲート配線との間で付加容
量を形成した場合を示す。(d)は隣接したゲート配線
との間に付加容量を形成する場合の別の例を示す。同図
において、30はゲート配線、31は隣接したゲート配
線、32は薄膜トランジスタ、33は液晶表示部、G,
S,Dは各々薄膜トランジスタのゲート、ソース、ドレ
インである。34は対向電極、35は配線交差部、36
は付加容量、37、38は信号配線である。例としてこ
の図5(b)の回路に対応するゲート電極、ゲート配
線、付加容量電極のレイアウト図の一例を図6に示す。
ここでは隣接の画素が同ピッチの例を示しているが、半
ピッチずらしたレイアウトでも本技術は全く同様に使用
できる。
応する部分回路図を示す。(a)は付加容量がない場
合、(b)は隣接したゲート配線との間に付加容量を形
成した場合、(c)は自段のゲート配線との間で付加容
量を形成した場合を示す。(d)は隣接したゲート配線
との間に付加容量を形成する場合の別の例を示す。同図
において、30はゲート配線、31は隣接したゲート配
線、32は薄膜トランジスタ、33は液晶表示部、G,
S,Dは各々薄膜トランジスタのゲート、ソース、ドレ
インである。34は対向電極、35は配線交差部、36
は付加容量、37、38は信号配線である。例としてこ
の図5(b)の回路に対応するゲート電極、ゲート配
線、付加容量電極のレイアウト図の一例を図6に示す。
ここでは隣接の画素が同ピッチの例を示しているが、半
ピッチずらしたレイアウトでも本技術は全く同様に使用
できる。
【0021】また、ここではゲート部(A)、配線交差
部(B)が分離している例を示したが、分離してなくて
も良い。絶縁性基板上にAlもしくはAlを主体とする
金属を形成し、ホトエッチング工程により、例えば、図
6のようにパターン化する。この一回のホトエッチング
工程によりゲート配線30、ゲート電極(領域A)、付
加容量電極(領域C)が形成できる。続いて、陽極酸化
を行ない上記パターン化された金属の表面に酸化アルミ
(Al2O3)を成長させる。TFT基板において特に
Al2O3膜が必要な部分は図6に示したように薄膜ト
ランジスタ部(A)配線交差部(B)、付加容量部
(C)の3ヶ所である。
部(B)が分離している例を示したが、分離してなくて
も良い。絶縁性基板上にAlもしくはAlを主体とする
金属を形成し、ホトエッチング工程により、例えば、図
6のようにパターン化する。この一回のホトエッチング
工程によりゲート配線30、ゲート電極(領域A)、付
加容量電極(領域C)が形成できる。続いて、陽極酸化
を行ない上記パターン化された金属の表面に酸化アルミ
(Al2O3)を成長させる。TFT基板において特に
Al2O3膜が必要な部分は図6に示したように薄膜ト
ランジスタ部(A)配線交差部(B)、付加容量部
(C)の3ヶ所である。
【0022】1回の陽極酸化でこれらの必要な部分にA
l2O3を形成するのも本技術の特徴である。これらの
部分においては上記金属30と信号配線あるいは画素電
極とが重なった構造となり、層間絶縁膜あるいは誘電体
膜が必要となるためである。
l2O3を形成するのも本技術の特徴である。これらの
部分においては上記金属30と信号配線あるいは画素電
極とが重なった構造となり、層間絶縁膜あるいは誘電体
膜が必要となるためである。
【0023】従って、ここで必要とされるAl2O3膜
としては欠陥のない、リークの小さなことが要求され
る。
としては欠陥のない、リークの小さなことが要求され
る。
【0024】陽極酸化はウエットプロセスであるため、
ゴミなどの異物付着に対して影響を受けにくく、欠陥の
ない酸化膜を得やすい特徴があるが、酸化膜の構造やリ
ーク特性に対しては化成液に大きく左右される。このた
め、化成液の選択が重要である。
ゴミなどの異物付着に対して影響を受けにくく、欠陥の
ない酸化膜を得やすい特徴があるが、酸化膜の構造やリ
ーク特性に対しては化成液に大きく左右される。このた
め、化成液の選択が重要である。
【0025】Alを陽極酸化した場合、大別して2種類
のAl2O3膜が得られる。ひとつは多孔質のAl2O
3であり、他のひとつは無孔質のものである。前者は化
成液としてリン酸、蓚酸のような強酸系の液で、後者は
硼酸、酒石酸のような弱酸系で得られることは周知(上
述の電気化学便覧等)の通りである。本発明の目的のた
めには後者の無孔質のものが適している。しかし弱酸系
の液を用いた場合に得られる無孔質のAl2O3にもそ
の表面の粗れ方に差異のあることがわかった。例えば化
成液として、主として濃度数%の酒石酸水溶液を用いた
場合、得られるAl2O3の表面には数百Å程度の凹凸
が生じる。この凹凸は図7にl1で示すようにAl2O
3の耐圧およびリーク特性を著しく損なうものであり望
ましくない。この酒石酸を例えばエチレングリコールも
しくはプロピレングリコールで希釈したPH7.0±
0.5の化成液を用いることによって、この凹凸をなく
せることがわかった。凹凸のないAl2O3は図7にl
2で示すように極めて良好な耐圧特性、リーク特性を有
することがわかった。エチレングリコールとプロピレン
グリコールとの比較では、前者の方が通常の半導体プロ
セスで汎用されており入手しやすいこと、液の安定性が
良いことなどの観点から見てより望ましい。Al2O3
膜をゲート絶縁膜として単独で使用することもできる
が、しきい値電圧のドリフトを小さくするためには窒化
シリコン膜(SiN膜)や酸化シリコン膜( SiO2
膜)との複合膜にすることが有効である。SiN膜やS
iO2膜は活性層であるa−Siと連続形成ができるの
で清浄な界面がえやすいからである。一方SiN膜やS
iO2膜の形成には通常、200℃以上の温度を必要と
するが、Al電極の場合この温度でヒロックが発生し表
面が粗れる。しかしながら、Al表面をAl2O3膜で
被覆した場合には、このヒロック発生が抑止される。
のAl2O3膜が得られる。ひとつは多孔質のAl2O
3であり、他のひとつは無孔質のものである。前者は化
成液としてリン酸、蓚酸のような強酸系の液で、後者は
硼酸、酒石酸のような弱酸系で得られることは周知(上
述の電気化学便覧等)の通りである。本発明の目的のた
めには後者の無孔質のものが適している。しかし弱酸系
の液を用いた場合に得られる無孔質のAl2O3にもそ
の表面の粗れ方に差異のあることがわかった。例えば化
成液として、主として濃度数%の酒石酸水溶液を用いた
場合、得られるAl2O3の表面には数百Å程度の凹凸
が生じる。この凹凸は図7にl1で示すようにAl2O
3の耐圧およびリーク特性を著しく損なうものであり望
ましくない。この酒石酸を例えばエチレングリコールも
しくはプロピレングリコールで希釈したPH7.0±
0.5の化成液を用いることによって、この凹凸をなく
せることがわかった。凹凸のないAl2O3は図7にl
2で示すように極めて良好な耐圧特性、リーク特性を有
することがわかった。エチレングリコールとプロピレン
グリコールとの比較では、前者の方が通常の半導体プロ
セスで汎用されており入手しやすいこと、液の安定性が
良いことなどの観点から見てより望ましい。Al2O3
膜をゲート絶縁膜として単独で使用することもできる
が、しきい値電圧のドリフトを小さくするためには窒化
シリコン膜(SiN膜)や酸化シリコン膜( SiO2
膜)との複合膜にすることが有効である。SiN膜やS
iO2膜は活性層であるa−Siと連続形成ができるの
で清浄な界面がえやすいからである。一方SiN膜やS
iO2膜の形成には通常、200℃以上の温度を必要と
するが、Al電極の場合この温度でヒロックが発生し表
面が粗れる。しかしながら、Al表面をAl2O3膜で
被覆した場合には、このヒロック発生が抑止される。
【0026】さらにAl2O3の絶縁特性を良くするに
はAl2O3形成後熱処理することが有効である。図8
にAl2O3のリーク電流と熱処理温度との関係を示
す。熱処理温度としては200℃〜400℃が望まし
い。これ以上高温になるとAl膜に剥離が生じる。
はAl2O3形成後熱処理することが有効である。図8
にAl2O3のリーク電流と熱処理温度との関係を示
す。熱処理温度としては200℃〜400℃が望まし
い。これ以上高温になるとAl膜に剥離が生じる。
【0027】ここで重要なことはAl2O3の膜厚であ
る。薄膜トランジスタの相互コンダクタンスgmから言
えばゲート絶縁膜は薄い程良い。一方、薄くなれば絶縁
耐圧が下がる。図9にAl2O3膜厚と耐圧(VL)の
関係を示す。通常の液晶パネルではゲートとドレイン
(信号配線)間には最大25V程度の電圧が引加され
る。したがってAl2O3膜厚としては500Å以上が
必要である。これはゲート絶縁膜をAl2O3とSiN
やSiO2との2層の構造にした場合でも同じである。
SiN膜やSiO2膜にピンホールが生じた場合、電圧
はAl2O3のみに印加されるからである。
る。薄膜トランジスタの相互コンダクタンスgmから言
えばゲート絶縁膜は薄い程良い。一方、薄くなれば絶縁
耐圧が下がる。図9にAl2O3膜厚と耐圧(VL)の
関係を示す。通常の液晶パネルではゲートとドレイン
(信号配線)間には最大25V程度の電圧が引加され
る。したがってAl2O3膜厚としては500Å以上が
必要である。これはゲート絶縁膜をAl2O3とSiN
やSiO2との2層の構造にした場合でも同じである。
SiN膜やSiO2膜にピンホールが生じた場合、電圧
はAl2O3のみに印加されるからである。
【0028】以上、ゲート電極・配線に純Alを用いる
場合について説明したが、純Alは極めて活性な金属で
あり、真空蒸着で形成する場合に再現性が得にくいこ
と、また、通常のホトエッチングプロセスに必要な百数
十度の温度でもヒロックが発生しやすく突起状の面にな
りやすい等の欠点を有する。これらの欠点はSiあるい
はPdを数%以下の微量混入したAlを用いることによ
り解消できる。このAl−SiあるいはAl−Pd材料
も前述した方法により全く同様に陽極化成でき、同じ特
性のAl2O3膜が得られることがわかった。したがっ
てAl−Si材料あるいはSi−Pdも純Alと全く同
様にパネルに適用できる。
場合について説明したが、純Alは極めて活性な金属で
あり、真空蒸着で形成する場合に再現性が得にくいこ
と、また、通常のホトエッチングプロセスに必要な百数
十度の温度でもヒロックが発生しやすく突起状の面にな
りやすい等の欠点を有する。これらの欠点はSiあるい
はPdを数%以下の微量混入したAlを用いることによ
り解消できる。このAl−SiあるいはAl−Pd材料
も前述した方法により全く同様に陽極化成でき、同じ特
性のAl2O3膜が得られることがわかった。したがっ
てAl−Si材料あるいはSi−Pdも純Alと全く同
様にパネルに適用できる。
【0029】さらに、ゲート電極・配線として2層構造
の金属を用いた場合の例を図10に示す。この例は2層
の金属に同種の金属を用いた場合であり、ここではAl
を示している。ゲート電極・配線41として第1のAl
をパターン化し、その上にすべてAl2O3に変えてし
まうための第2のAl42を全面に堆積する。その後、
陽極酸化によりこの第2のAlをすべてAl2O343
にする。 Al2O3膜は透過率80%以上の透明体で
あり、しかも基板側からの不純物を阻止するための層と
して使用でき、基板の保護膜としても利用できるもので
ある。したがって、この方法により、ゲート絶縁膜用の
Al2O3、配線被覆用のAl2O3、不純物阻止層、
基板保護層を同時に一回の陽極酸化で得ることができ
る。さらにゲート電極・配線の段差をAl2O3の膜厚
分だけ小さくできる利点もある。この手法はAl−S
i、Al−Pdでも同様に利用できることは勿論であ
る。
の金属を用いた場合の例を図10に示す。この例は2層
の金属に同種の金属を用いた場合であり、ここではAl
を示している。ゲート電極・配線41として第1のAl
をパターン化し、その上にすべてAl2O3に変えてし
まうための第2のAl42を全面に堆積する。その後、
陽極酸化によりこの第2のAlをすべてAl2O343
にする。 Al2O3膜は透過率80%以上の透明体で
あり、しかも基板側からの不純物を阻止するための層と
して使用でき、基板の保護膜としても利用できるもので
ある。したがって、この方法により、ゲート絶縁膜用の
Al2O3、配線被覆用のAl2O3、不純物阻止層、
基板保護層を同時に一回の陽極酸化で得ることができ
る。さらにゲート電極・配線の段差をAl2O3の膜厚
分だけ小さくできる利点もある。この手法はAl−S
i、Al−Pdでも同様に利用できることは勿論であ
る。
【0030】以上の説明ではゲート電極・配線、付加容
量部の表面を全て陽極酸化する場合について述べたがゲ
ート電極・付加容量部およびゲート配線部と信号線との
交差部のみを局部的に陽極酸化したも良いことは勿論で
ある。この場合、図6で示したように前記Alもしくは
Alを主体とした金属をパターン化してゲート配線30
を形成した後ホトレジストを全面に塗布した後、領域
(A)、(B)、(C)の部分のレジストを除去した状
態で陽極化成を行う。この場合、レジストの耐圧特性か
ら(耐圧以上の電圧が印加されると、Alが放電のため
消失する)、化成電圧を高くすることは適当ではなく1
50V(この時Al2O3膜厚は約2100Å)以下が
望ましい。より望ましくは120V(この時Al2O3
膜厚は約1600Å)以下が良い。
量部の表面を全て陽極酸化する場合について述べたがゲ
ート電極・付加容量部およびゲート配線部と信号線との
交差部のみを局部的に陽極酸化したも良いことは勿論で
ある。この場合、図6で示したように前記Alもしくは
Alを主体とした金属をパターン化してゲート配線30
を形成した後ホトレジストを全面に塗布した後、領域
(A)、(B)、(C)の部分のレジストを除去した状
態で陽極化成を行う。この場合、レジストの耐圧特性か
ら(耐圧以上の電圧が印加されると、Alが放電のため
消失する)、化成電圧を高くすることは適当ではなく1
50V(この時Al2O3膜厚は約2100Å)以下が
望ましい。より望ましくは120V(この時Al2O3
膜厚は約1600Å)以下が良い。
【0031】このように局所的に陽極化成することによ
って配線抵抗をさらに低くすることが可能になる。
って配線抵抗をさらに低くすることが可能になる。
【0032】〈実施例1〉図1を用いて説明する。図1
(a)は本実施例による薄膜トランジスタアレイ基板の
断面を示し、図1(b)は平面図を示す。同図におい
て、1は絶縁性基板、2はAl、3はAlの陽極化成膜
(Al2O3)、4は窒化シリコン(1)、5は水素化
非晶質シリコン膜、6は窒化シリコン膜(2)、7はリ
ンドープ水素化非晶質シリコン膜、8はCr膜、9はA
l膜、10は透明電極、11は保護膜、12はゲート配
線バスライン、13、14はゲート配線、15、15’
は信号線(薄膜トランジスタのドレイン電極をも兼ね
る)。AはTFT部の陽極化成領域、Bは配線交差部の
陽極化成領域を示す。
(a)は本実施例による薄膜トランジスタアレイ基板の
断面を示し、図1(b)は平面図を示す。同図におい
て、1は絶縁性基板、2はAl、3はAlの陽極化成膜
(Al2O3)、4は窒化シリコン(1)、5は水素化
非晶質シリコン膜、6は窒化シリコン膜(2)、7はリ
ンドープ水素化非晶質シリコン膜、8はCr膜、9はA
l膜、10は透明電極、11は保護膜、12はゲート配
線バスライン、13、14はゲート配線、15、15’
は信号線(薄膜トランジスタのドレイン電極をも兼ね
る)。AはTFT部の陽極化成領域、Bは配線交差部の
陽極化成領域を示す。
【0033】絶縁性基板1上にAlを1700Å抵抗加
熱蒸着もしくはスパッタ蒸着により形成し、パターン化
して、ゲート配線バスライン、ゲート電極およびゲート
配線2を形成する。この時、各ゲート配線13、14は
ゲート配線バスライン12に接続しておく。ゲート配線
バスラインは同じAlで形成するものであり、陽極化成
時の電圧供給ラインとして使用する。その後、ホトレジ
ストを3.0μm塗布し、ホトエッチングプロセスによ
り、図1(b)に破線で囲んだ領域A、Bの部分のレジ
ストを除去する。領域AはTFTの部分、Bは配線交差
部である。図1(a)の断面図は図6のa−a’および
b−b’の部分に対応する。
熱蒸着もしくはスパッタ蒸着により形成し、パターン化
して、ゲート配線バスライン、ゲート電極およびゲート
配線2を形成する。この時、各ゲート配線13、14は
ゲート配線バスライン12に接続しておく。ゲート配線
バスラインは同じAlで形成するものであり、陽極化成
時の電圧供給ラインとして使用する。その後、ホトレジ
ストを3.0μm塗布し、ホトエッチングプロセスによ
り、図1(b)に破線で囲んだ領域A、Bの部分のレジ
ストを除去する。領域AはTFTの部分、Bは配線交差
部である。図1(a)の断面図は図6のa−a’および
b−b’の部分に対応する。
【0034】この状態で、基板を化成液に浸し、ゲート
配線バスラインに+72Vの電圧を供給する。約30分
後領域A、BにあるAlの表面に約1000ÅのAl2
O3膜3が得られる。この時Al1700Åの内700
Åが酸化される。化成液としては3%酒石酸溶液をエチ
レングリコールもしくはプロピレングリコールで希釈
し、アンモニア水を添加してPH7.0±0.5に調整
した溶液を用いる。このように局所的に陽極化成するこ
とにより、ゲート配線13、14の大部分のAlが陽極
化成されずに済むため、配線抵抗を低くおさえることが
できる。また、AlとAl2O3の選択エッチング技術
も不要となる。レジストを除去した後、大気中あるいは
真空中で200〜400℃で60分加熱する。この加熱
によってAl2O3のリーク電流が一桁以上減少する。
この上にプラズマCVD法により、第1の窒化シリコン
4を1000〜3000Å、水素化非晶質シリコン(a
−Si)5を200〜1000Å、第2の窒化シリコン
6を1000〜2000Å堆積する。この時、基板温度
は150〜320℃を多用する。その後、第2の窒化シ
リコン6をパターン化し、TFTのチャネル上と配線交
差部のみに残す(図1(a))。
配線バスラインに+72Vの電圧を供給する。約30分
後領域A、BにあるAlの表面に約1000ÅのAl2
O3膜3が得られる。この時Al1700Åの内700
Åが酸化される。化成液としては3%酒石酸溶液をエチ
レングリコールもしくはプロピレングリコールで希釈
し、アンモニア水を添加してPH7.0±0.5に調整
した溶液を用いる。このように局所的に陽極化成するこ
とにより、ゲート配線13、14の大部分のAlが陽極
化成されずに済むため、配線抵抗を低くおさえることが
できる。また、AlとAl2O3の選択エッチング技術
も不要となる。レジストを除去した後、大気中あるいは
真空中で200〜400℃で60分加熱する。この加熱
によってAl2O3のリーク電流が一桁以上減少する。
この上にプラズマCVD法により、第1の窒化シリコン
4を1000〜3000Å、水素化非晶質シリコン(a
−Si)5を200〜1000Å、第2の窒化シリコン
6を1000〜2000Å堆積する。この時、基板温度
は150〜320℃を多用する。その後、第2の窒化シ
リコン6をパターン化し、TFTのチャネル上と配線交
差部のみに残す(図1(a))。
【0035】リンを0.6〜2.5%ドーピングした非
晶質シリコン(n+層)7を200〜500Å堆積し、
パターン化してTFTのソース・ドレイン部のみに残
す。この時a−Si5も同時に除去する。Cr8を50
0〜1000Å、Al9を3000〜8000Å抵抗加
熱蒸着あるいはスパッタ蒸着にて堆積し、パターン化し
て、信号線15、TFTのドレイン・ソース電極等を形
成する。このAl(9)加工時に先に形成したゲート線
バスラインを除去し、各々のゲート配線を分離する。次
に酸化インジウムよりなる透明電極10を約1000Å
スパッタ蒸着により堆積しパターン化して、画素電極、
端子等を形成する。
晶質シリコン(n+層)7を200〜500Å堆積し、
パターン化してTFTのソース・ドレイン部のみに残
す。この時a−Si5も同時に除去する。Cr8を50
0〜1000Å、Al9を3000〜8000Å抵抗加
熱蒸着あるいはスパッタ蒸着にて堆積し、パターン化し
て、信号線15、TFTのドレイン・ソース電極等を形
成する。このAl(9)加工時に先に形成したゲート線
バスラインを除去し、各々のゲート配線を分離する。次
に酸化インジウムよりなる透明電極10を約1000Å
スパッタ蒸着により堆積しパターン化して、画素電極、
端子等を形成する。
【0036】最後にプラズマCVD法により窒化シリコ
ン11を約1μm堆積し、ホトエッチングプロセスによ
り端子部上の窒化シリコンを除去して、薄膜トランジス
タアレイ基板が完成する(図1)。
ン11を約1μm堆積し、ホトエッチングプロセスによ
り端子部上の窒化シリコンを除去して、薄膜トランジス
タアレイ基板が完成する(図1)。
【0037】この基板と対向基板とを合わせ、間に液晶
を封止することにより、表示パネルが完成する。
を封止することにより、表示パネルが完成する。
【0038】こうして得られた表示パネルはゲート配線
抵抗が低く、TFT部、および配線交差部での電極間短
絡がなく、また、Al2O3の比誘電率は8.7と窒化
シリコンの6.9より25%高く、この分、TFTのg
mが向上し、付加容量部の面積が小さくでき透過率が向
上した。このように、高歩留、高性能の表示パネルを得
た。
抵抗が低く、TFT部、および配線交差部での電極間短
絡がなく、また、Al2O3の比誘電率は8.7と窒化
シリコンの6.9より25%高く、この分、TFTのg
mが向上し、付加容量部の面積が小さくでき透過率が向
上した。このように、高歩留、高性能の表示パネルを得
た。
【0039】ここではゲート電極配線としてAlを用い
た場合の例で示したが、Alの変わりにSiを1〜3%
含んだAl−SiさらにはPdを微量含んだAl−Pd
でも全く同様に使用できる。また、信号線にAl/Cr
を用いたがAlの代わりに先のAl−Si、Al−Pd
を使用できる。さらに、Crは必ずしも必要ではない。
た場合の例で示したが、Alの変わりにSiを1〜3%
含んだAl−SiさらにはPdを微量含んだAl−Pd
でも全く同様に使用できる。また、信号線にAl/Cr
を用いたがAlの代わりに先のAl−Si、Al−Pd
を使用できる。さらに、Crは必ずしも必要ではない。
【0040】本実施例では局部的に陽極酸化したが、端
子部を除いて全面陽極酸化しても良いことは勿論であ
る。また、本実施例ではTFT領域Aと配線交差領域B
とを分離して示しているが領域Aと領域Bとは連続した
領域であっても良い。
子部を除いて全面陽極酸化しても良いことは勿論であ
る。また、本実施例ではTFT領域Aと配線交差領域B
とを分離して示しているが領域Aと領域Bとは連続した
領域であっても良い。
【0041】さらに本実施例では、第2の窒化シリコン
6をパターン化し、TFTのチャネル上に残しているの
で、不純物ドープ非晶質半導体7をTFTのソース・ド
レイン部に形成することが出来る。その理由は、もし第
2の窒化シリコン6をTFTのチャネル上に残さない
と、本実施例ではa−Si5を200〜1000Åの薄
膜で形成するので、不純物ドープ非晶質半導体7をパタ
ーン化する時にa−Siのチャネル部も同時に除去され
てしまうからである。
6をパターン化し、TFTのチャネル上に残しているの
で、不純物ドープ非晶質半導体7をTFTのソース・ド
レイン部に形成することが出来る。その理由は、もし第
2の窒化シリコン6をTFTのチャネル上に残さない
と、本実施例ではa−Si5を200〜1000Åの薄
膜で形成するので、不純物ドープ非晶質半導体7をパタ
ーン化する時にa−Siのチャネル部も同時に除去され
てしまうからである。
【0042】また本実施例では、第2の窒化シリコン6
をパターン化し、図1(a)に示すように、ゲート配線
2と信号線15(Cr膜8,Al膜9より成る。)の配
線交差部に残しているので、TFTのソース・ドレイン
電極とゲート電極間を絶縁する絶縁膜の層数に比べ、配
線交差部の信号線15とゲート配線2を絶縁する絶縁膜
の層数を、第2の窒化シリコン6の分だけ常に多くする
ことが出来る。
をパターン化し、図1(a)に示すように、ゲート配線
2と信号線15(Cr膜8,Al膜9より成る。)の配
線交差部に残しているので、TFTのソース・ドレイン
電極とゲート電極間を絶縁する絶縁膜の層数に比べ、配
線交差部の信号線15とゲート配線2を絶縁する絶縁膜
の層数を、第2の窒化シリコン6の分だけ常に多くする
ことが出来る。
【0043】すなわち、各電極の層間の絶縁耐圧を最大
にする為には、TFT基板の構成上可能な限り多くの絶
縁膜を用いる必要があるので、本実施例ではTFTのソ
ース・ドレイン電極とゲート電極間には陽極化成膜3及
び第1の窒化シリコン4を設け、配線交差部の信号線1
5とゲート配線2間には陽極化成膜3,第1の窒化シリ
コン4に加え第2の窒化シリコン6も設けている。さら
に水素化非晶質シリコン5も層間の絶縁に寄与するので
本実施例では、図1(a)に示すように、TFTのソー
ス・ドレイン電極とゲート電極間ならびに配線交差部の
信号線15とゲート配線2間に設けている。
にする為には、TFT基板の構成上可能な限り多くの絶
縁膜を用いる必要があるので、本実施例ではTFTのソ
ース・ドレイン電極とゲート電極間には陽極化成膜3及
び第1の窒化シリコン4を設け、配線交差部の信号線1
5とゲート配線2間には陽極化成膜3,第1の窒化シリ
コン4に加え第2の窒化シリコン6も設けている。さら
に水素化非晶質シリコン5も層間の絶縁に寄与するので
本実施例では、図1(a)に示すように、TFTのソー
ス・ドレイン電極とゲート電極間ならびに配線交差部の
信号線15とゲート配線2間に設けている。
【0044】従って本実施例の構成を有するTFT基板
は、TFTのソース・ドレイン電極とゲート電極間なら
びに配線交差部の信号線15とゲート配線2間に、可能
な限り多くの絶縁膜からなる多層絶縁膜を設けて絶縁し
ているので、異物などによりピンホールが生じて各電極
間が短絡することがなく、信号線とゲート配線間の絶縁
耐圧も最も高くなる。
は、TFTのソース・ドレイン電極とゲート電極間なら
びに配線交差部の信号線15とゲート配線2間に、可能
な限り多くの絶縁膜からなる多層絶縁膜を設けて絶縁し
ているので、異物などによりピンホールが生じて各電極
間が短絡することがなく、信号線とゲート配線間の絶縁
耐圧も最も高くなる。
【0045】また、本実施例ではTFTのソース・ドレ
イン電極とゲート電極間の層間絶縁膜の数よりも、配線
交差部の信号線15とゲート配線2間の層間絶縁膜の数
の方が、第2の窒化シリコン6の分多いので、信号線1
5とゲート配線2の間にTFTのソース・ドレイン電極
とゲート電極間の耐圧限界までの電圧を加えても、配線
交差部でリーク電流が流れることがない。従ってリーク
電流により、対応する信号線、またはゲート線に接続さ
れる画素がすべて表示出来なくなることがない。
イン電極とゲート電極間の層間絶縁膜の数よりも、配線
交差部の信号線15とゲート配線2間の層間絶縁膜の数
の方が、第2の窒化シリコン6の分多いので、信号線1
5とゲート配線2の間にTFTのソース・ドレイン電極
とゲート電極間の耐圧限界までの電圧を加えても、配線
交差部でリーク電流が流れることがない。従ってリーク
電流により、対応する信号線、またはゲート線に接続さ
れる画素がすべて表示出来なくなることがない。
【0046】さらに本実施例では、配線交差部に設ける
第2の窒化シリコンは、TFTのチャネル上に形成する
第2の窒化シリコン6と同時に形成するので、TFT基
板を構成する層数が少なくて済み、製造工程も増えるこ
とがない。
第2の窒化シリコンは、TFTのチャネル上に形成する
第2の窒化シリコン6と同時に形成するので、TFT基
板を構成する層数が少なくて済み、製造工程も増えるこ
とがない。
【0047】〈実施例2〉本実施例は陽極化成膜を薄膜
トランジスタのゲート絶縁膜、配線交差部及び付加容量
部での絶縁膜の少なくとも一部に使用するものである。
トランジスタのゲート絶縁膜、配線交差部及び付加容量
部での絶縁膜の少なくとも一部に使用するものである。
【0048】図2、図3を用いて説明する。図2(a)
は本実施例によるTFT基板の断面を示し、図2(b)
は平面を示す。図3は各工程における断面図を示す。各
部の記号は実施例1と同様である。
は本実施例によるTFT基板の断面を示し、図2(b)
は平面を示す。図3は各工程における断面図を示す。各
部の記号は実施例1と同様である。
【0049】本実施例は図2(b)中に破線で示した領
域Cが存在している点のみが実施例1と異なる。領域C
は図5で説明したように画素電極10と隣接するゲート
配線とで容量を形成する部分である。
域Cが存在している点のみが実施例1と異なる。領域C
は図5で説明したように画素電極10と隣接するゲート
配線とで容量を形成する部分である。
【0050】製法は実施例1の場合と全く同様である。
図3(a)は陽極化成後の断面を、(b)は第2の窒化
シリコン6をパターン化した時の断面を、(c)はn+
層をパターン化した時の断面を、(d)はCr8および
Al9をパターン化した時の断面を、(e)は画素電極
10をパターン化した時の断面を各々示す。
図3(a)は陽極化成後の断面を、(b)は第2の窒化
シリコン6をパターン化した時の断面を、(c)はn+
層をパターン化した時の断面を、(d)はCr8および
Al9をパターン化した時の断面を、(e)は画素電極
10をパターン化した時の断面を各々示す。
【0051】図2(a)に示すように付加容量の誘電体
としてはAl2O3と窒化シリコン膜との2層構造とし
ているが、Al2O3と窒化シリコン膜は選択エッチが
しやすいため、Al2O3のみを誘電体として使用でき
ることは勿論である。
としてはAl2O3と窒化シリコン膜との2層構造とし
ているが、Al2O3と窒化シリコン膜は選択エッチが
しやすいため、Al2O3のみを誘電体として使用でき
ることは勿論である。
【0052】本実施例でも、図3(b)に示すように、
第2の窒化シリコン6をパターン化して、TFTのチャ
ネル上に残しているので、図3(c)に示すように、不
純物ドープ非晶質半導体7をTFTのソース・ドレイン
部に形成することができる。
第2の窒化シリコン6をパターン化して、TFTのチャ
ネル上に残しているので、図3(c)に示すように、不
純物ドープ非晶質半導体7をTFTのソース・ドレイン
部に形成することができる。
【0053】また実施例でも、図3(b)に示すよう
に、第2の窒化シリコン6をパターン化し、ゲート配線
2と信号線の配線交差部に残しているので、TFTのソ
ース・ドレイン電極とゲート電極間を絶縁する絶縁膜の
層数に比べ、配線交差部の信号線とゲート配線2間を絶
縁する絶縁膜の層数を、第2の窒化シリコン6の分だけ
常に多くすることが出来る。
に、第2の窒化シリコン6をパターン化し、ゲート配線
2と信号線の配線交差部に残しているので、TFTのソ
ース・ドレイン電極とゲート電極間を絶縁する絶縁膜の
層数に比べ、配線交差部の信号線とゲート配線2間を絶
縁する絶縁膜の層数を、第2の窒化シリコン6の分だけ
常に多くすることが出来る。
【0054】さらに本実施例でも、配線交差部に設ける
第2の窒化シリコンは、TFTのチャネル上に形成する
第2の窒化シリコン6と同時に形成するので、TFT基
板を構成する層数が少なくて済み、製造工程も増えるこ
とがない。
第2の窒化シリコンは、TFTのチャネル上に形成する
第2の窒化シリコン6と同時に形成するので、TFT基
板を構成する層数が少なくて済み、製造工程も増えるこ
とがない。
【0055】従って、本実施例でも信号線とゲート配線
2の間にTFTのソース・ドレイン電極とゲート電極間
の耐圧限界までの電圧を加えても、配線交差部でリーク
電流が流れることがない。
2の間にTFTのソース・ドレイン電極とゲート電極間
の耐圧限界までの電圧を加えても、配線交差部でリーク
電流が流れることがない。
【0056】〈実施例3〉実施例1、2ではAl2O3
の上に窒化シリコン膜を形成する場合について述べた
が、実施例1、2で窒化シリコンの代わりにSiO2を
使うことができる。
の上に窒化シリコン膜を形成する場合について述べた
が、実施例1、2で窒化シリコンの代わりにSiO2を
使うことができる。
【0057】SiO2は次の方法で形成する。SiH4
とN2Oとを主成分とする混合ガスを用いたプラズマC
VD法にて1000〜3000ÅのSiO2膜を形成す
る基板温度は200〜300℃とする。このSiO2膜
を用いた場合の構造は図1および図2の窒化シリコン膜
4がSiO2膜になるところのみが違う。その他は実施
例1、2と全く同様である。
とN2Oとを主成分とする混合ガスを用いたプラズマC
VD法にて1000〜3000ÅのSiO2膜を形成す
る基板温度は200〜300℃とする。このSiO2膜
を用いた場合の構造は図1および図2の窒化シリコン膜
4がSiO2膜になるところのみが違う。その他は実施
例1、2と全く同様である。
【0058】〈実施例4〉実施例1、2ではプラズマC
VD法によりAl2O3膜の上に第1の窒化シリコン、
非晶質シリコン、第2の窒化シリコンの順に堆積した
が、本実施例では第2の窒化シリコンを使用しない。図
11を用いて説明する。図11は図6で示した薄膜トラ
ンジスタ部(領域A)、配線交差部(領域B)、付加容
量部(領域C)に対応する部分の断面図を各々(a),
(b),(c)に示したものである。図の記号は図2と
同様である。平面レイアウトは図2と同様である。
VD法によりAl2O3膜の上に第1の窒化シリコン、
非晶質シリコン、第2の窒化シリコンの順に堆積した
が、本実施例では第2の窒化シリコンを使用しない。図
11を用いて説明する。図11は図6で示した薄膜トラ
ンジスタ部(領域A)、配線交差部(領域B)、付加容
量部(領域C)に対応する部分の断面図を各々(a),
(b),(c)に示したものである。図の記号は図2と
同様である。平面レイアウトは図2と同様である。
【0059】絶縁基板1上にAlもしくはAl(Si3
%)、Al(0.3%Pd)を2300Å形成する。パ
ターン化して、ゲート電極・配線(付加容量電極も含
む)2を形成する。陽極化成にて、Al2O33を形成
する。化成電圧144Vとする。この時Al2O33の
膜厚は約2000Åとなり、化成されないAl2の膜厚
は約1000Åである。この上にプラズマCVD法によ
り窒化シリコンもしくは酸化シリコンを1000〜30
00Å形成する。続いて、非晶質シリコンを200〜2
000Å形成する。さらにリンを0.5〜2.5%含ん
だ非晶質シリコンを堆積する。その後ホトエッチングプ
ロセスにて、薄膜トランジスタ部、配線交差部以外の部
分の非晶質シリコン膜を除去する。その後、Crを40
0〜1000Å、Alを3000〜5000Å形成し、
パターン化して、信号配線、薄膜トランジスタのソース
・ドレイン電極8、9を形成する。次でこれをマスクに
リンドープ非晶質シリコン7を加工する。
%)、Al(0.3%Pd)を2300Å形成する。パ
ターン化して、ゲート電極・配線(付加容量電極も含
む)2を形成する。陽極化成にて、Al2O33を形成
する。化成電圧144Vとする。この時Al2O33の
膜厚は約2000Åとなり、化成されないAl2の膜厚
は約1000Åである。この上にプラズマCVD法によ
り窒化シリコンもしくは酸化シリコンを1000〜30
00Å形成する。続いて、非晶質シリコンを200〜2
000Å形成する。さらにリンを0.5〜2.5%含ん
だ非晶質シリコンを堆積する。その後ホトエッチングプ
ロセスにて、薄膜トランジスタ部、配線交差部以外の部
分の非晶質シリコン膜を除去する。その後、Crを40
0〜1000Å、Alを3000〜5000Å形成し、
パターン化して、信号配線、薄膜トランジスタのソース
・ドレイン電極8、9を形成する。次でこれをマスクに
リンドープ非晶質シリコン7を加工する。
【0060】本実施例でもリンドープ非晶質シリコン7
を加工する時に、非晶質シリコン5も同時に一部除去さ
れるが、非晶質シリコン5をあらかじめ厚く形成し、リ
ンドープ非晶質シリコン7を加工する時に、非晶質シリ
コン5が完全に除去されないように工夫することによ
り、図11(a)のように非晶質シリコン5を残すこと
が出来る。
を加工する時に、非晶質シリコン5も同時に一部除去さ
れるが、非晶質シリコン5をあらかじめ厚く形成し、リ
ンドープ非晶質シリコン7を加工する時に、非晶質シリ
コン5が完全に除去されないように工夫することによ
り、図11(a)のように非晶質シリコン5を残すこと
が出来る。
【0061】その後、酸化インジウム透明電極(ITO
電極)を500〜2000Åスパッタ法により形成し画
素電極10を形成する。このITO電極はAlの上全域
に残しても良い。これで図11に示した断面構造を持つ
TFT基板が完成する。この上に保護膜(窒化シリコン
約1μm)を形成し、後は実施例1と同様の方法でパネ
ルが完成する。
電極)を500〜2000Åスパッタ法により形成し画
素電極10を形成する。このITO電極はAlの上全域
に残しても良い。これで図11に示した断面構造を持つ
TFT基板が完成する。この上に保護膜(窒化シリコン
約1μm)を形成し、後は実施例1と同様の方法でパネ
ルが完成する。
【0062】配線交差部と付加容量部はこの構造のみで
なく、例えば図11(b’),(c’)のような構造を
とることができる。(b’)は配線交差部の層間絶縁膜
をAl2O3のみにしした例、(c’)は付加容量部の
誘電体をAl2O3のみにした例を示したものである。
このようにAl2O3、SiNもしくはSiO2、a−
Siのどれを挟み込むかはマスクを変えることによって
選択できることは勿論である。
なく、例えば図11(b’),(c’)のような構造を
とることができる。(b’)は配線交差部の層間絶縁膜
をAl2O3のみにしした例、(c’)は付加容量部の
誘電体をAl2O3のみにした例を示したものである。
このようにAl2O3、SiNもしくはSiO2、a−
Siのどれを挟み込むかはマスクを変えることによって
選択できることは勿論である。
【0063】本実施例では非晶質シリコンとリンドープ
非晶質シリコン膜とが連続で形成でき、薄膜トランジス
タの特性が安定できるところが特徴となる。
非晶質シリコン膜とが連続で形成でき、薄膜トランジス
タの特性が安定できるところが特徴となる。
【0064】ここでは信号配線にCrとAlとの2層膜
を使用したがAlのみでも良い。
を使用したがAlのみでも良い。
【0065】〈実施例5〉さらなる実施例を図12に示
す。絶縁性基板60上に第1のAl61を1500Å堆
積し、パターン化する。その上に第2のAl62を70
0Å全面に堆積する。この状態で実施例1、2と同様、
化成電圧72Vで陽極酸化する。これで第2のAlすべ
てがAl2O363になり、透明のAl2O3になる。
以下、実施例1、2と全く同様にパネルを製作する。
す。絶縁性基板60上に第1のAl61を1500Å堆
積し、パターン化する。その上に第2のAl62を70
0Å全面に堆積する。この状態で実施例1、2と同様、
化成電圧72Vで陽極酸化する。これで第2のAlすべ
てがAl2O363になり、透明のAl2O3になる。
以下、実施例1、2と全く同様にパネルを製作する。
【0066】本発明の利点は、ゲート段差が小さくでき
ること、Al2O3膜で基板全面が保護されることであ
る。
ること、Al2O3膜で基板全面が保護されることであ
る。
【0067】以上の実施例では図4(b)に示した例の
場合を示したが、他の場合でも全く同様の技術でパネル
が製作できることは勿論である。
場合を示したが、他の場合でも全く同様の技術でパネル
が製作できることは勿論である。
【0068】
【発明の効果】本発明は以上に説明したようにゲート電
極・配線の金属膜を陽極化成することによって得られる
陽極化成膜でコートすると同時にこれをゲート絶縁膜・
配線交差部の層間絶縁膜として利用するため、簡単なプ
ロセスで短絡による不良のない、高性能のパネルが得ら
れた。歩留は従来のSiNのみを用いる場合の倍以上向
上した。また、ゲート配線を局所的に陽極化成すること
により、さらに配線抵抗を下げることもできた。
極・配線の金属膜を陽極化成することによって得られる
陽極化成膜でコートすると同時にこれをゲート絶縁膜・
配線交差部の層間絶縁膜として利用するため、簡単なプ
ロセスで短絡による不良のない、高性能のパネルが得ら
れた。歩留は従来のSiNのみを用いる場合の倍以上向
上した。また、ゲート配線を局所的に陽極化成すること
により、さらに配線抵抗を下げることもできた。
【0069】また本発明では、第2の窒化シリコンをパ
ターン化して、TFTのチャネル上に残しているので、
不純物ドープ非晶質半導体をTFTのソース・ドレイン
部に形成することが出来る。
ターン化して、TFTのチャネル上に残しているので、
不純物ドープ非晶質半導体をTFTのソース・ドレイン
部に形成することが出来る。
【0070】また本発明では、第2の窒化シリコンをパ
ターン化し、ゲート配線と信号線の配線交差部に残して
いるので、TFTのソース・ドレイン電極とゲート電極
間を絶縁する絶縁膜の層数に比べ、配線交差部の信号線
とゲート配線間を絶縁する絶縁膜の層数を多くすること
が出来る。従って、信号線とゲート配線2の間にTFT
のソース・ドレイン電極とゲート電極間の耐圧限界まで
の電圧を加えても、配線交差部でリーク電流が流れるこ
とがなく、液晶表示装置の画素欠陥を生じることがな
い。
ターン化し、ゲート配線と信号線の配線交差部に残して
いるので、TFTのソース・ドレイン電極とゲート電極
間を絶縁する絶縁膜の層数に比べ、配線交差部の信号線
とゲート配線間を絶縁する絶縁膜の層数を多くすること
が出来る。従って、信号線とゲート配線2の間にTFT
のソース・ドレイン電極とゲート電極間の耐圧限界まで
の電圧を加えても、配線交差部でリーク電流が流れるこ
とがなく、液晶表示装置の画素欠陥を生じることがな
い。
【0071】さらに本発明では、配線交差部に設ける第
2の窒化シリコンは、TFTのチャネル上に形成する第
2の窒化シリコンと同時形成するので、TFT基板を構
成する層数が少なくて済み、製造工程も増えることがな
い。
2の窒化シリコンは、TFTのチャネル上に形成する第
2の窒化シリコンと同時形成するので、TFT基板を構
成する層数が少なくて済み、製造工程も増えることがな
い。
【0072】ここではTFTの活性層として非晶質シリ
コンの例について述べたが、この材料はこれに限るもの
ではなく、TeやポリSi等の材料であってもよいこと
は無論である
コンの例について述べたが、この材料はこれに限るもの
ではなく、TeやポリSi等の材料であってもよいこと
は無論である
【図1】本発明の第1の実施例を示す図である。
【図2】本発明の第2の実施例を示す図である。
【図3】本発明の第2の実施例の工程を示す図である。
【図4】従来技術を示す図である。
【図5】TFT基板の部分回路図である。
【図6】本発明の説明図である。
【図7】化成液とリーク特性との関係を示す図である。
【図8】熱処理の効果を示す図である。
【図9】Al2O3膜厚と耐圧との関係を示す図であ
る。
る。
【図10】第1のAlと第2のAlとの2層金属を用い
た場合の説明図である。
た場合の説明図である。
【図11】本発明の第4の実施例を示す図である。
【図12】本発明の第5の実施例を示す図である。
1…基板、2…Al(Al−Si)、3…Al2O3、
4…窒化シリコン(1)、5…a−Si、6…窒化シリ
コン(2)、7…不純物a−Si、8…Cr、9…A
l、10…透明電極、12…ゲート配線バスライン、A
…TFT部、13、14…ゲート配線、15…信号線、
B…配線交差部、C…付加容量部。
4…窒化シリコン(1)、5…a−Si、6…窒化シリ
コン(2)、7…不純物a−Si、8…Cr、9…A
l、10…透明電極、12…ゲート配線バスライン、A
…TFT部、13、14…ゲート配線、15…信号線、
B…配線交差部、C…付加容量部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 617U 627Z (72)発明者 田中 靖夫 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 筒井 謙 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
Claims (1)
- 【請求項1】 絶縁基板と、該絶縁基板上に形成された
ゲート配線と、該ゲート配線に接続された薄膜トランジ
スタのゲート電極と、上記ゲート配線及びゲート電極を
覆う絶縁層と、該絶縁層上に形成された非晶質シリコン
よりなる薄膜トランジスタの半導体層、該半導体層上に
形成され上記薄膜トランジスタのチャネル部分を覆う第
2の絶縁層、該第2の絶縁層が除去された部分で上記半
導体層と電気的に接続されるソース電極及びドレイン電
極、該ドレイン電極に接続し上記絶縁層を介して上記ゲ
ート配線と交差する信号配線、上記ソース電極に接続さ
れた画素電極とを有し、 上記ゲート配線とゲート電極は同一金属により一体に設
けられ、端子部分を除く上記ゲート配線とゲート電極の
表面に上記金属の陽極化成膜が設けられ、上記信号配線
は上記金属の陽極化成膜と、上記絶縁層と、非晶質シリ
コン層及び上記第2の絶縁層と同一の材料よりなる絶縁
膜とを介して上記ゲート配線と交差して設けられている
ことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27240397A JP2817737B2 (ja) | 1997-10-06 | 1997-10-06 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27240397A JP2817737B2 (ja) | 1997-10-06 | 1997-10-06 | 液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63236403A Division JPH0285826A (ja) | 1988-09-22 | 1988-09-22 | 表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1090723A true JPH1090723A (ja) | 1998-04-10 |
JP2817737B2 JP2817737B2 (ja) | 1998-10-30 |
Family
ID=17513423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27240397A Expired - Lifetime JP2817737B2 (ja) | 1997-10-06 | 1997-10-06 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2817737B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093974A (ja) * | 2003-09-18 | 2005-04-07 | Ind Technol Res Inst | 薄膜トランジスタ素子活性層の半導体材料とその製造方法 |
JP2018037665A (ja) * | 2009-02-25 | 2018-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1997
- 1997-10-06 JP JP27240397A patent/JP2817737B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093974A (ja) * | 2003-09-18 | 2005-04-07 | Ind Technol Res Inst | 薄膜トランジスタ素子活性層の半導体材料とその製造方法 |
JP2018037665A (ja) * | 2009-02-25 | 2018-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2817737B2 (ja) | 1998-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3009438B2 (ja) | 液晶表示装置 | |
JPH1195261A (ja) | 液晶表示装置およびその作製方法 | |
KR970004885B1 (ko) | 평판표시장치 및 그 제조방법 | |
KR950008931B1 (ko) | 표시패널의 제조방법 | |
JPH06188419A (ja) | 薄膜トランジスタの製造方法 | |
JPH0285826A (ja) | 表示パネル | |
KR930005549B1 (ko) | 표시패널 및 그의 제조방법 | |
KR100309630B1 (ko) | 반도체장치제조방법 | |
JP3137839B2 (ja) | アクティブマトリクス回路 | |
KR960006110B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2817737B2 (ja) | 液晶表示装置 | |
JP3024387B2 (ja) | 半導体装置 | |
JP2914336B2 (ja) | 液晶表示装置 | |
JP3085305B2 (ja) | 液晶表示装置の製造方法 | |
JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
JPH01219721A (ja) | 金属絶縁物構造体及び液晶表示装置 | |
JP3480791B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3099915B2 (ja) | 半導体装置とこれを用いた液晶表示装置 | |
JPH05315615A (ja) | 薄膜トランジスタ | |
JP3149034B2 (ja) | 薄膜トランジスタ | |
JPH05315329A (ja) | アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法 | |
JP3003687B2 (ja) | 液晶表示装置の製造方法 | |
JPH05152572A (ja) | 金属配線、及びそれを用いた半導体装置及びtft液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |