JPH05203989A - 短絡解消方法 - Google Patents
短絡解消方法Info
- Publication number
- JPH05203989A JPH05203989A JP3286892A JP3286892A JPH05203989A JP H05203989 A JPH05203989 A JP H05203989A JP 3286892 A JP3286892 A JP 3286892A JP 3286892 A JP3286892 A JP 3286892A JP H05203989 A JPH05203989 A JP H05203989A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- short circuit
- metal film
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】基板上に形成した複数の配線が互いに短絡した
状態となっている場合でも、この配線の短絡を解消して
短絡欠陥のない良品とする。 【構成】基板１上に成膜した金属膜１０をパターニング
して複数の配線ＧＬ，ＣＬを形成した後、これら配線Ｇ
Ｌ，ＣＬの上にレジストマスク１１を形成し、前記パタ
ーニングした金属膜１０のレジストマスク１１で覆われ
ていない部分をその全厚にわたって陽極酸化して、この
部分の全厚を絶縁性をもつ酸化膜１０ａとする。
状態となっている場合でも、この配線の短絡を解消して
短絡欠陥のない良品とする。 【構成】基板１上に成膜した金属膜１０をパターニング
して複数の配線ＧＬ，ＣＬを形成した後、これら配線Ｇ
Ｌ，ＣＬの上にレジストマスク１１を形成し、前記パタ
ーニングした金属膜１０のレジストマスク１１で覆われ
ていない部分をその全厚にわたって陽極酸化して、この
部分の全厚を絶縁性をもつ酸化膜１０ａとする。
Description
【０００１】
【産業上の利用分野】本発明は基板上に形成された複数
の配線間の短絡欠陥を解消するための短絡解消方法に関
するものである。
の配線間の短絡欠陥を解消するための短絡解消方法に関
するものである。
【０００２】
【従来の技術】例えばアクティブマトリックス液晶表示
素子に用いられる薄膜トランジスタパネル（以下、ＴＦ
Ｔパネルという）は、図１１および図１２に示すよう
に、ガラスからなる透明基板１の上に、複数の透明画素
電極２と、これら画素電極２にそれぞれつながる複数の
薄膜トランジスタ３と、これら薄膜トランジスタ３につ
ながる複数本のゲート配線ＧＬとデータ配線ＤＬとを設
けた構成となっている。
素子に用いられる薄膜トランジスタパネル（以下、ＴＦ
Ｔパネルという）は、図１１および図１２に示すよう
に、ガラスからなる透明基板１の上に、複数の透明画素
電極２と、これら画素電極２にそれぞれつながる複数の
薄膜トランジスタ３と、これら薄膜トランジスタ３につ
ながる複数本のゲート配線ＧＬとデータ配線ＤＬとを設
けた構成となっている。
【０００３】上記薄膜トランジスタ３は、一般に逆スタ
ガー構造とされている。この逆スタガー構造の薄膜トラ
ンジスタ３は、基板１上に形成したゲート配線ＧＬに形
成されたゲート電極Ｇと、このゲート電極Ｇを覆うゲー
ト絶縁膜４と、このゲート絶縁膜４の上に形成されたｉ
型半導体層５と、このｉ型半導体層５の上にｎ型半導体
層６を介して形成されたソース，ドレイン電極Ｓ，Ｄと
からなっており、前記ｎ型半導体層６は、ｉ型半導体層
５のチャンネル領域に対応する部分において切り離し分
離されている。なお、７はｉ型半導体層５のチャンネル
領域の上に形成されたブロッキング絶縁膜であり、この
ブロッキング絶縁膜７は、ｎ型半導体層６のチャンネル
領域対応部分を切り離し分離するエッチング時にｉ型半
導体層５を保護するために設けられている。
ガー構造とされている。この逆スタガー構造の薄膜トラ
ンジスタ３は、基板１上に形成したゲート配線ＧＬに形
成されたゲート電極Ｇと、このゲート電極Ｇを覆うゲー
ト絶縁膜４と、このゲート絶縁膜４の上に形成されたｉ
型半導体層５と、このｉ型半導体層５の上にｎ型半導体
層６を介して形成されたソース，ドレイン電極Ｓ，Ｄと
からなっており、前記ｎ型半導体層６は、ｉ型半導体層
５のチャンネル領域に対応する部分において切り離し分
離されている。なお、７はｉ型半導体層５のチャンネル
領域の上に形成されたブロッキング絶縁膜であり、この
ブロッキング絶縁膜７は、ｎ型半導体層６のチャンネル
領域対応部分を切り離し分離するエッチング時にｉ型半
導体層５を保護するために設けられている。
【０００４】上記薄膜トランジスタ３のゲート絶縁膜４
は、上記ゲート配線ＧＬを覆って基板１のほぼ全面に形
成されており、画素電極２とデータ配線ＤＬは、上記ゲ
ート絶縁膜（透明膜）４の上に形成されている。そし
て、画素電極２は上記薄膜トランジスタ３のソース電極
Ｓに接続され、データ配線ＤＬは薄膜トランジスタ３の
ドレイン電極Ｄにつながっている。
は、上記ゲート配線ＧＬを覆って基板１のほぼ全面に形
成されており、画素電極２とデータ配線ＤＬは、上記ゲ
ート絶縁膜（透明膜）４の上に形成されている。そし
て、画素電極２は上記薄膜トランジスタ３のソース電極
Ｓに接続され、データ配線ＤＬは薄膜トランジスタ３の
ドレイン電極Ｄにつながっている。
【０００５】また、上記基板１の上には、各画素電極２
との間にストレージキャパシタを構成するためのキャパ
シタ配線ＣＬが設けられている。このキャパシタ配線Ｃ
Ｌは、上記ゲート配線ＧＬと同じ金属膜で形成されてお
り、ストレージキャパシタは、上記キャパシタ配線ＣＬ
と画素電極２およびその間のゲート絶縁膜４とで構成さ
れている。このストレージキャパシタは、画素電極２の
選択時（薄膜トランジスタ３のＯＮ時）に画素電極２に
印加される電荷を蓄積するもので、このストレージキャ
パシタにより非選択期間中の画素電極２の電位が保持さ
れる。なお、上記キャパシタ配線ＣＬは基準電位（接地
電位）に接続される。
との間にストレージキャパシタを構成するためのキャパ
シタ配線ＣＬが設けられている。このキャパシタ配線Ｃ
Ｌは、上記ゲート配線ＧＬと同じ金属膜で形成されてお
り、ストレージキャパシタは、上記キャパシタ配線ＣＬ
と画素電極２およびその間のゲート絶縁膜４とで構成さ
れている。このストレージキャパシタは、画素電極２の
選択時（薄膜トランジスタ３のＯＮ時）に画素電極２に
印加される電荷を蓄積するもので、このストレージキャ
パシタにより非選択期間中の画素電極２の電位が保持さ
れる。なお、上記キャパシタ配線ＣＬは基準電位（接地
電位）に接続される。
【０００６】
【発明が解決しようとする課題】ところで、上記ＴＦＴ
パネルを製造する場合、基板１上に形成されるゲート配
線ＧＬおよびキャパシタ配線ＣＬは、基板１上に金属膜
を成膜し、この金属膜をフォトリソグラフィ法によりパ
ターニングして形成されている。
パネルを製造する場合、基板１上に形成されるゲート配
線ＧＬおよびキャパシタ配線ＣＬは、基板１上に金属膜
を成膜し、この金属膜をフォトリソグラフィ法によりパ
ターニングして形成されている。
【０００７】しかしこの場合、金属膜の上に塗布したフ
ォトレジストの露光処理に用いる露光マスクにゴミ等の
異物が付着していると、露光後現像処理されたレジスト
膜に前記異物の形状に応じた異常パターン部ができ、こ
のレジスト膜をマスクとする金属膜のパターニング時に
前記異常パターンに対応する部分の金属膜がエッチング
されずに残るため、この金属膜の残存状態によっては、
パターニングされたゲート配線ＧＬとキャパシタ配線Ｃ
Ｌとが互いに短絡した状態になってしまうことがある。
ォトレジストの露光処理に用いる露光マスクにゴミ等の
異物が付着していると、露光後現像処理されたレジスト
膜に前記異物の形状に応じた異常パターン部ができ、こ
のレジスト膜をマスクとする金属膜のパターニング時に
前記異常パターンに対応する部分の金属膜がエッチング
されずに残るため、この金属膜の残存状態によっては、
パターニングされたゲート配線ＧＬとキャパシタ配線Ｃ
Ｌとが互いに短絡した状態になってしまうことがある。
【０００８】図１３は、ゲート配線ＧＬとキャパシタ配
線ＣＬとの短絡状態を示しており、ゲート配線ＧＬとキ
ャパシタ配線ＣＬとは、その間に残った金属膜からなる
短絡部ａにおいて短絡している。
線ＣＬとの短絡状態を示しており、ゲート配線ＧＬとキ
ャパシタ配線ＣＬとは、その間に残った金属膜からなる
短絡部ａにおいて短絡している。
【０００９】なお、このような配線の短絡は、ゲート配
線ＧＬとキャパシタ配線ＣＬとの間だけでなく、データ
配線ＤＬ，ＤＬ間にも発生しており、またＴＦＴパネル
に限らず、基板上に複数の配線を形成した配線板等にお
いても発生している。
線ＧＬとキャパシタ配線ＣＬとの間だけでなく、データ
配線ＤＬ，ＤＬ間にも発生しており、またＴＦＴパネル
に限らず、基板上に複数の配線を形成した配線板等にお
いても発生している。
【００１０】そして、従来は、上記のような短絡を発生
したＴＦＴパネルや配線板等はこれを不良品として廃棄
処分しているが、これではＴＦＴパネルや配線板等の製
造歩留が悪くなってしまう。
したＴＦＴパネルや配線板等はこれを不良品として廃棄
処分しているが、これではＴＦＴパネルや配線板等の製
造歩留が悪くなってしまう。
【００１１】本発明の目的は、基板上に形成した複数の
配線が互いに短絡した状態となっている場合でも、この
配線の短絡を解消して短絡欠陥のない良品とすることが
できる短絡解消方法を提供することにある。
配線が互いに短絡した状態となっている場合でも、この
配線の短絡を解消して短絡欠陥のない良品とすることが
できる短絡解消方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の短絡解消方法
は、基板上に成膜した金属膜をパターニングして複数の
配線を形成した後、これら配線の上にレジストマスクを
形成し、前記パターニングした金属膜の前記レジストマ
スクで覆われていない部分をその全厚にわたって陽極酸
化することを特徴とするものである。
は、基板上に成膜した金属膜をパターニングして複数の
配線を形成した後、これら配線の上にレジストマスクを
形成し、前記パターニングした金属膜の前記レジストマ
スクで覆われていない部分をその全厚にわたって陽極酸
化することを特徴とするものである。
【００１３】
【作用】このように、金属膜をパターニングして形成し
た各配線の上にレジストマスクを形成しておいて、前記
パターニングした金属膜のレジストマスクで覆われてい
ない部分をその全厚にわたって陽極酸化すると、配線間
に前記金属膜のパターニング時にエッチングされずに残
った金属膜からなる短絡部がある場合でも、この部分の
金属膜の全厚が絶縁性をもつ酸化膜となるため、前記短
絡部配線の短絡が解消される。
た各配線の上にレジストマスクを形成しておいて、前記
パターニングした金属膜のレジストマスクで覆われてい
ない部分をその全厚にわたって陽極酸化すると、配線間
に前記金属膜のパターニング時にエッチングされずに残
った金属膜からなる短絡部がある場合でも、この部分の
金属膜の全厚が絶縁性をもつ酸化膜となるため、前記短
絡部配線の短絡が解消される。
【００１４】
【実施例】以下、本発明の実施例を、図１１および図１
２に示したＴＦＴパネルを製造する場合におけるゲート
配線ＧＬとキャパシタ配線ＣＬとの短絡の解消を例にと
って説明する。
２に示したＴＦＴパネルを製造する場合におけるゲート
配線ＧＬとキャパシタ配線ＣＬとの短絡の解消を例にと
って説明する。
【００１５】図１〜図３は本発明の第１の実施例を示し
ている。図１は短絡解消工程図であり、（ａ）は基板１
上にゲート配線ＧＬおよびキャパシタ配線ＣＬを形成し
た状態の斜視図、（ｂ）は各配線ＧＬ，ＣＬの上にレジ
ストマスク１１を形成した状態の斜視図、（ｃ）は配線
ＧＬ，ＣＬの短絡を解消した状態の斜視図である。ま
た、図２は図１（ｃ）の配線短絡部分の断面図である。
ている。図１は短絡解消工程図であり、（ａ）は基板１
上にゲート配線ＧＬおよびキャパシタ配線ＣＬを形成し
た状態の斜視図、（ｂ）は各配線ＧＬ，ＣＬの上にレジ
ストマスク１１を形成した状態の斜視図、（ｃ）は配線
ＧＬ，ＣＬの短絡を解消した状態の斜視図である。ま
た、図２は図１（ｃ）の配線短絡部分の断面図である。
【００１６】上記ゲート配線ＧＬおよびキャパシタ配線
ＣＬは、基板１上に、Ａl ，Ａl 系合金，Ｃr ，Ｍo 等
からなる配線用金属膜１０を成膜し、この金属膜１０を
フォトリソグラフィ法によりパターニングして形成す
る。
ＣＬは、基板１上に、Ａl ，Ａl 系合金，Ｃr ，Ｍo 等
からなる配線用金属膜１０を成膜し、この金属膜１０を
フォトリソグラフィ法によりパターニングして形成す
る。
【００１７】この場合、配線用金属膜１０の上に塗布し
たフォトレジスト（図示せず）の露光処理に用いる露光
マスクにゴミ等の異物が付着していると、［発明が解決
しようとする課題］の項でも説明したように、露光後現
像処理されたレジスト膜に前記異物の形状に応じた異常
パターン部ができ、このレジスト膜をマスクとする金属
膜１０のパターニング時に前記異常パターンに対応する
部分の金属膜１０がエッチングされずに残るため、この
金属膜１０の残存状態によっては、パターニングされた
ゲート配線ＧＬとキャパシタ配線ＣＬとが、この配線Ｇ
Ｌ，ＣＬ間に残った金属膜１０からなる短絡部ａにおい
て図１（ａ）に示すように短絡した状態になってしま
う。
たフォトレジスト（図示せず）の露光処理に用いる露光
マスクにゴミ等の異物が付着していると、［発明が解決
しようとする課題］の項でも説明したように、露光後現
像処理されたレジスト膜に前記異物の形状に応じた異常
パターン部ができ、このレジスト膜をマスクとする金属
膜１０のパターニング時に前記異常パターンに対応する
部分の金属膜１０がエッチングされずに残るため、この
金属膜１０の残存状態によっては、パターニングされた
ゲート配線ＧＬとキャパシタ配線ＣＬとが、この配線Ｇ
Ｌ，ＣＬ間に残った金属膜１０からなる短絡部ａにおい
て図１（ａ）に示すように短絡した状態になってしま
う。
【００１８】そこで、この実施例では、次のようにして
配線ＧＬ，ＣＬの短絡を解消している。
配線ＧＬ，ＣＬの短絡を解消している。
【００１９】まず、図１（ｂ）に示すように、上記金属
膜１０をパターニングして形成した各配線ＧＬ，ＣＬの
上に、その全長にわたって、これら配線ＧＬ，ＣＬをそ
の両側縁部を除いて覆うレジストマスク１１を形成す
る。このレジストマスク１１は、配線ＧＬ，ＣＬを形成
した基板１上にフォトレジストを塗布し、このフォトレ
ジスト膜を露光マスク（配線用金属膜１０のパターニン
グに用いた露光マスクとは別のマスク）を用いて露光処
理した後、これを現像処理して形成する。
膜１０をパターニングして形成した各配線ＧＬ，ＣＬの
上に、その全長にわたって、これら配線ＧＬ，ＣＬをそ
の両側縁部を除いて覆うレジストマスク１１を形成す
る。このレジストマスク１１は、配線ＧＬ，ＣＬを形成
した基板１上にフォトレジストを塗布し、このフォトレ
ジスト膜を露光マスク（配線用金属膜１０のパターニン
グに用いた露光マスクとは別のマスク）を用いて露光処
理した後、これを現像処理して形成する。
【００２０】次に、上記パターニングした金属膜１０の
レジストマスク１１で覆われていない部分、つまり各配
線ＧＬ，ＣＬの両側縁部と配線ＧＬ，ＣＬ間の短絡部ａ
とを、その全厚にわたって陽極酸化し、図１（ｃ）およ
び図２に示すように、前記各配線ＧＬ，ＣＬの両側縁部
と配線ＧＬ，ＣＬ間の短絡部ａの全厚を、絶縁性をもつ
酸化膜１０ａとする。
レジストマスク１１で覆われていない部分、つまり各配
線ＧＬ，ＣＬの両側縁部と配線ＧＬ，ＣＬ間の短絡部ａ
とを、その全厚にわたって陽極酸化し、図１（ｃ）およ
び図２に示すように、前記各配線ＧＬ，ＣＬの両側縁部
と配線ＧＬ，ＣＬ間の短絡部ａの全厚を、絶縁性をもつ
酸化膜１０ａとする。
【００２１】この陽極酸化は、図４に示した陽極酸化装
置によって行なう。この陽極酸化装置は、電解液２２を
満たした電解液槽２１と、電解液２２中に浸漬された白
金等からなる網状の陰極２３と、この陰極２３と上記基
板１上の各配線ＧＬ，ＣＬとの間に電圧を印加するため
の電源（直流電源）２４とからなっている。
置によって行なう。この陽極酸化装置は、電解液２２を
満たした電解液槽２１と、電解液２２中に浸漬された白
金等からなる網状の陰極２３と、この陰極２３と上記基
板１上の各配線ＧＬ，ＣＬとの間に電圧を印加するため
の電源（直流電源）２４とからなっている。
【００２２】そして、上記金属膜１０の陽極酸化は、図
４に示すように、各配線ＧＬ，ＣＬの上にレジストマス
ク１１を形成した基板１を電解液２２中に浸漬して、前
記金属膜１０を電解液中において陰極２３と対向させ、
金属膜１０と前記陰極２３との間に電源２４から直流電
圧を印加して行なう。なお、金属膜１０への電圧の印加
は、後工程で切り離される基板端縁部に各配線ＧＬ，Ｃ
Ｌの端部を共通接続する電圧供給ラインＬａを形成して
おき、この電圧供給ラインＬａにクリップ形接続部材２
５を接続して行なう。
４に示すように、各配線ＧＬ，ＣＬの上にレジストマス
ク１１を形成した基板１を電解液２２中に浸漬して、前
記金属膜１０を電解液中において陰極２３と対向させ、
金属膜１０と前記陰極２３との間に電源２４から直流電
圧を印加して行なう。なお、金属膜１０への電圧の印加
は、後工程で切り離される基板端縁部に各配線ＧＬ，Ｃ
Ｌの端部を共通接続する電圧供給ラインＬａを形成して
おき、この電圧供給ラインＬａにクリップ形接続部材２
５を接続して行なう。
【００２３】このように、電解液２２中において対向さ
せた金属膜１０と陰極２３との間に電圧を印加すると、
陽極である金属膜１０のレジストマスク１１で覆われて
いない酸化領域（各配線ＧＬ，ＣＬの両側縁部と配線Ｇ
Ｌ，ＣＬ間の短絡部ａ）が、電解液中で化成反応を起し
てその表面から陽極酸化されて行く。この場合、陽極酸
化の進行深さは印加電圧によって決まるため、金属膜１
０の膜厚に応じてこの金属膜１０をその全厚にわたって
酸化させるのに十分な電圧を印加すれば、金属膜１０の
酸化領域をその全厚にわたって陽極酸化することができ
る。
せた金属膜１０と陰極２３との間に電圧を印加すると、
陽極である金属膜１０のレジストマスク１１で覆われて
いない酸化領域（各配線ＧＬ，ＣＬの両側縁部と配線Ｇ
Ｌ，ＣＬ間の短絡部ａ）が、電解液中で化成反応を起し
てその表面から陽極酸化されて行く。この場合、陽極酸
化の進行深さは印加電圧によって決まるため、金属膜１
０の膜厚に応じてこの金属膜１０をその全厚にわたって
酸化させるのに十分な電圧を印加すれば、金属膜１０の
酸化領域をその全厚にわたって陽極酸化することができ
る。
【００２４】なお、図１（ｃ）および図２では、便宜
上、金属膜１０を陽極酸化した酸化膜１０ａの膜厚を、
レジストマスク１１で覆われている非酸化部分の膜厚と
同じ厚さとしているが、金属を酸化させると、その体積
が増加するため、実際には、前記酸化膜１０ａの膜厚は
非酸化部分の膜厚より厚くなる。
上、金属膜１０を陽極酸化した酸化膜１０ａの膜厚を、
レジストマスク１１で覆われている非酸化部分の膜厚と
同じ厚さとしているが、金属を酸化させると、その体積
が増加するため、実際には、前記酸化膜１０ａの膜厚は
非酸化部分の膜厚より厚くなる。
【００２５】この後は、各配線ＧＬ，ＣＬの上に形成し
ておいたレジストマスク１１を剥離して短絡消去工程を
終了する。図３はこの状態を示しており、配線ＧＬ，Ｃ
Ｌの短絡は、配線ＧＬ，ＣＬ間の短絡部ａの全厚を絶縁
性をもつ酸化膜１０ａとしたことによって解消される。
ておいたレジストマスク１１を剥離して短絡消去工程を
終了する。図３はこの状態を示しており、配線ＧＬ，Ｃ
Ｌの短絡は、配線ＧＬ，ＣＬ間の短絡部ａの全厚を絶縁
性をもつ酸化膜１０ａとしたことによって解消される。
【００２６】なお、上記金属膜１０の陽極酸化に際して
各配線ＧＬ，ＣＬの上にレジストマスク１１を形成する
際に用いる露光マスクにゴミ等の異物が付着している
と、形成されたレジストマスク１１に前記異物の形状に
応じた異常パターン部ができるが、前記レジストマスク
１１の形成に用いる露光マスクは、配線用金属膜１０の
パターニングに用いた露光マスクとは別のマスクである
ため、レジストマスク１１の異常パターン部が配線Ｇ
Ｌ，ＣＬ間の短絡部ａと同じ箇所にできることはほとん
どないから、前記短絡部ａがレジストマスク１１の異常
パターン部で覆われてこの短絡部ａを陽極酸化できなく
なるようなことはない。
各配線ＧＬ，ＣＬの上にレジストマスク１１を形成する
際に用いる露光マスクにゴミ等の異物が付着している
と、形成されたレジストマスク１１に前記異物の形状に
応じた異常パターン部ができるが、前記レジストマスク
１１の形成に用いる露光マスクは、配線用金属膜１０の
パターニングに用いた露光マスクとは別のマスクである
ため、レジストマスク１１の異常パターン部が配線Ｇ
Ｌ，ＣＬ間の短絡部ａと同じ箇所にできることはほとん
どないから、前記短絡部ａがレジストマスク１１の異常
パターン部で覆われてこの短絡部ａを陽極酸化できなく
なるようなことはない。
【００２７】すなわち、上記実施例の短絡解消方法は、
基板１上に成膜した金属膜１０をパターニングしてゲー
ト配線ＧＬおよびキャパシタ配線ＣＬを形成した後、こ
れら配線ＧＬ，ＣＬの上にレジストマスク１１を形成
し、前記パターニングした金属膜１０の前記レジストマ
スク１１で覆われていない部分をその全厚にわたって陽
極酸化するものであり、このような処理を行なうと、配
線ＧＬ，ＣＬ間に前記金属膜１０のパターニング時にエ
ッチングされずに残った金属膜１０からなる短絡部ａが
ある場合でも、この部分の金属膜１０の全厚が絶縁性を
もつ酸化膜１０ａとなって前記短絡部ａでの配線ＧＬ，
ＣＬの短絡が解消されるため、上記配線ＧＬ，ＣＬを形
成した基板１を、短絡欠陥のない良品とすることができ
る。
基板１上に成膜した金属膜１０をパターニングしてゲー
ト配線ＧＬおよびキャパシタ配線ＣＬを形成した後、こ
れら配線ＧＬ，ＣＬの上にレジストマスク１１を形成
し、前記パターニングした金属膜１０の前記レジストマ
スク１１で覆われていない部分をその全厚にわたって陽
極酸化するものであり、このような処理を行なうと、配
線ＧＬ，ＣＬ間に前記金属膜１０のパターニング時にエ
ッチングされずに残った金属膜１０からなる短絡部ａが
ある場合でも、この部分の金属膜１０の全厚が絶縁性を
もつ酸化膜１０ａとなって前記短絡部ａでの配線ＧＬ，
ＣＬの短絡が解消されるため、上記配線ＧＬ，ＣＬを形
成した基板１を、短絡欠陥のない良品とすることができ
る。
【００２８】したがって、図１１および図１２に示した
ＴＦＴパネルの製造において、基板１上に形成したゲー
ト配線ＧＬとキャパシタ配線ＣＬの短絡を上記方法で解
消すれば、ゲート配線ＧＬとキャパシタ配線ＣＬとの間
に短絡欠陥のないＴＦＴパネルを製造できるから、ＴＦ
Ｔパネルの製造歩留を向上させることができる。
ＴＦＴパネルの製造において、基板１上に形成したゲー
ト配線ＧＬとキャパシタ配線ＣＬの短絡を上記方法で解
消すれば、ゲート配線ＧＬとキャパシタ配線ＣＬとの間
に短絡欠陥のないＴＦＴパネルを製造できるから、ＴＦ
Ｔパネルの製造歩留を向上させることができる。
【００２９】また、上記ＴＦＴパネルにおいては、その
薄膜トランジスタ３のゲート電極Ｇとソース，ドレイン
電極Ｓ，Ｄとの間の絶縁耐圧と、ゲート配線ＧＬおよび
キャパシタ配線ＣＬとデータ配線ＤＬとの間の絶縁耐圧
とを十分に確保することが望ましい。
薄膜トランジスタ３のゲート電極Ｇとソース，ドレイン
電極Ｓ，Ｄとの間の絶縁耐圧と、ゲート配線ＧＬおよび
キャパシタ配線ＣＬとデータ配線ＤＬとの間の絶縁耐圧
とを十分に確保することが望ましい。
【００３０】そこで、この実施例では、基板１上に形成
したゲート配線ＧＬとキャパシタ配線ＣＬの短絡を上記
のようにして解消した後、配線ＧＬ，ＣＬ上のレジスト
マスク１１を剥離して低電圧での陽極酸化を行ない、こ
れら配線ＧＬ，ＣＬの非酸化部分の表面にも図５および
図６のように酸化膜１０ｂを生成させている。
したゲート配線ＧＬとキャパシタ配線ＣＬの短絡を上記
のようにして解消した後、配線ＧＬ，ＣＬ上のレジスト
マスク１１を剥離して低電圧での陽極酸化を行ない、こ
れら配線ＧＬ，ＣＬの非酸化部分の表面にも図５および
図６のように酸化膜１０ｂを生成させている。
【００３１】このようにゲート配線ＧＬおよびキャパシ
タ配線ＣＬの表面にも酸化膜１０ｂを生成させれば、ゲ
ート配線ＧＬに形成したゲート電極Ｇとソース，ドレイ
ン電極Ｓ，Ｄとの間と、ゲート配線ＧＬおよびキャパシ
タ配線ＣＬとデータ配線ＤＬとの間の絶縁層とが、前記
酸化膜１０ｂとゲート絶縁膜４との二層膜となるため、
これらの間の絶縁耐圧を高くすることができる。
タ配線ＣＬの表面にも酸化膜１０ｂを生成させれば、ゲ
ート配線ＧＬに形成したゲート電極Ｇとソース，ドレイ
ン電極Ｓ，Ｄとの間と、ゲート配線ＧＬおよびキャパシ
タ配線ＣＬとデータ配線ＤＬとの間の絶縁層とが、前記
酸化膜１０ｂとゲート絶縁膜４との二層膜となるため、
これらの間の絶縁耐圧を高くすることができる。
【００３２】さらに、上記配線ＧＬ，ＣＬは、この配線
での電圧降下をできるだけ小さくするため、低抵抗金属
であるＡl 、またはＡl にＴi またはＴa 等の高融点金
属を含有させたＡl 系合金で形成するのが望ましいが、
上記配線ＧＬ，ＣＬをＡl で形成すると、この配線Ｇ
Ｌ，ＣＬを形成した基板１上にＳi Ｎからなる絶縁膜
（図１２におけるゲート絶縁膜４）をプラズマＣＶＤ法
で成膜（基板温度約２５０〜３５０℃で成膜）する際に
配線ＧＬ，ＣＬの表面が荒れてヒロックが発生し、この
ヒロックの影響により成膜された絶縁膜に欠陥が発生す
る。また、配線ＧＬ，ＣＬを上記Ａl 系合金で形成すれ
ば、前記ヒロックの発生は抑制されるが、この場合は、
前記絶縁膜の成膜時に配線ＧＬ，ＣＬのエッジ部に突起
が発生し、この突起の影響によって成膜された絶縁膜に
欠陥が発生する。
での電圧降下をできるだけ小さくするため、低抵抗金属
であるＡl 、またはＡl にＴi またはＴa 等の高融点金
属を含有させたＡl 系合金で形成するのが望ましいが、
上記配線ＧＬ，ＣＬをＡl で形成すると、この配線Ｇ
Ｌ，ＣＬを形成した基板１上にＳi Ｎからなる絶縁膜
（図１２におけるゲート絶縁膜４）をプラズマＣＶＤ法
で成膜（基板温度約２５０〜３５０℃で成膜）する際に
配線ＧＬ，ＣＬの表面が荒れてヒロックが発生し、この
ヒロックの影響により成膜された絶縁膜に欠陥が発生す
る。また、配線ＧＬ，ＣＬを上記Ａl 系合金で形成すれ
ば、前記ヒロックの発生は抑制されるが、この場合は、
前記絶縁膜の成膜時に配線ＧＬ，ＣＬのエッジ部に突起
が発生し、この突起の影響によって成膜された絶縁膜に
欠陥が発生する。
【００３３】しかし、上記実施例のように、短絡解消時
に配線ＧＬ，ＣＬ間の短絡部ａだけでなく配線ＧＬ，Ｃ
Ｌの両側縁部も陽極酸化してこの部分を酸化膜１０ａと
するとともに、短絡解消後に配線ＧＬ，ＣＬの非酸化部
分の表面も陽極酸化して配線表面も酸化膜１０ｂとすれ
ば、この酸化膜１０ａ，１０ｂによって上記ヒロックや
突起の発生が抑えられるから、配線ＧＬ，ＣＬを低抵抗
のＡl またはＡl 系合金で形成することが可能になる。
に配線ＧＬ，ＣＬ間の短絡部ａだけでなく配線ＧＬ，Ｃ
Ｌの両側縁部も陽極酸化してこの部分を酸化膜１０ａと
するとともに、短絡解消後に配線ＧＬ，ＣＬの非酸化部
分の表面も陽極酸化して配線表面も酸化膜１０ｂとすれ
ば、この酸化膜１０ａ，１０ｂによって上記ヒロックや
突起の発生が抑えられるから、配線ＧＬ，ＣＬを低抵抗
のＡl またはＡl 系合金で形成することが可能になる。
【００３４】なお、上記第１の実施例では、ゲート配線
ＧＬとキャパシタ配線ＣＬの両側縁部と配線ＧＬ，ＣＬ
間の短絡部ａとをその全厚にわたって陽極酸化している
が、配線ＧＬ，ＣＬの短絡は、少なくとも前記短絡部ａ
をその全厚にわたって陽極酸化することで解消すること
ができる。
ＧＬとキャパシタ配線ＣＬの両側縁部と配線ＧＬ，ＣＬ
間の短絡部ａとをその全厚にわたって陽極酸化している
が、配線ＧＬ，ＣＬの短絡は、少なくとも前記短絡部ａ
をその全厚にわたって陽極酸化することで解消すること
ができる。
【００３５】すなわち、図７および図８は本発明の第２
の実施例を示している。この第２の実施例は、金属膜１
０をパターニングして形成したゲート配線ＧＬとキャパ
シタ配線ＣＬの上に、これら配線ＧＬ，ＣＬの一側縁部
（同じ向きの側縁部）を除いて配線上面と他側面とを覆
うようにレジスト１１を形成し、前記パターニングした
金属膜１０のレジストマスクで覆われていない部分、つ
まり各配線ＧＬ，ＣＬの一側縁部と配線ＧＬ，ＣＬ間の
短絡部ａとをその全厚にわたって陽極酸化して、この部
分の全厚を酸化膜１０ａとするものである。
の実施例を示している。この第２の実施例は、金属膜１
０をパターニングして形成したゲート配線ＧＬとキャパ
シタ配線ＣＬの上に、これら配線ＧＬ，ＣＬの一側縁部
（同じ向きの側縁部）を除いて配線上面と他側面とを覆
うようにレジスト１１を形成し、前記パターニングした
金属膜１０のレジストマスクで覆われていない部分、つ
まり各配線ＧＬ，ＣＬの一側縁部と配線ＧＬ，ＣＬ間の
短絡部ａとをその全厚にわたって陽極酸化して、この部
分の全厚を酸化膜１０ａとするものである。
【００３６】また、図９および図１０は本発明の第３の
実施例を示している。この第３の実施例は、金属膜１０
をパターニングして形成したゲート配線ＧＬとキャパシ
タ配線ＣＬの上に、これら配線ＧＬ，ＣＬの上面および
両側面を覆うようにレジスト１１を形成し、前記パター
ニングした金属膜１０のレジストマスクで覆われていな
い部分、つまり配線ＧＬ，ＣＬ間の短絡部ａをその全厚
にわたって陽極酸化して、この部分の全厚を酸化膜１０
ａとするものである。
実施例を示している。この第３の実施例は、金属膜１０
をパターニングして形成したゲート配線ＧＬとキャパシ
タ配線ＣＬの上に、これら配線ＧＬ，ＣＬの上面および
両側面を覆うようにレジスト１１を形成し、前記パター
ニングした金属膜１０のレジストマスクで覆われていな
い部分、つまり配線ＧＬ，ＣＬ間の短絡部ａをその全厚
にわたって陽極酸化して、この部分の全厚を酸化膜１０
ａとするものである。
【００３７】上記第２および第３の実施例によって配線
ＧＬ，ＣＬの短絡を解消した場合も、この後に前記レジ
ストマスク１１を剥離して低電圧での陽極酸化を行なう
ことにより、前記配線ＧＬ，ＣＬの非酸化金属部分の表
面にも酸化膜を生成させれば、上記ＴＦＴパネルの絶縁
耐圧を高くすることができる。
ＧＬ，ＣＬの短絡を解消した場合も、この後に前記レジ
ストマスク１１を剥離して低電圧での陽極酸化を行なう
ことにより、前記配線ＧＬ，ＣＬの非酸化金属部分の表
面にも酸化膜を生成させれば、上記ＴＦＴパネルの絶縁
耐圧を高くすることができる。
【００３８】なお、上記第１〜第３の実施例はいずれ
も、図１１および図１２に示したＴＦＴパネルを製造す
る場合におけるゲート配線ＧＬとキャパシタ配線ＣＬと
の短絡を解消する例であるが、本発明は、上記ＴＦＴパ
ネルのデータ配線ＤＬ，ＤＬ間の短絡の解消にも、また
ＴＦＴパネルに限らず、基板上に複数の配線を形成した
配線板等における配線の短絡解消にも適用できる。
も、図１１および図１２に示したＴＦＴパネルを製造す
る場合におけるゲート配線ＧＬとキャパシタ配線ＣＬと
の短絡を解消する例であるが、本発明は、上記ＴＦＴパ
ネルのデータ配線ＤＬ，ＤＬ間の短絡の解消にも、また
ＴＦＴパネルに限らず、基板上に複数の配線を形成した
配線板等における配線の短絡解消にも適用できる。
【００３９】また、上記実施例では、金属膜１０の陽極
酸化を、電解液中において化成反応を起させる方法で行
なっているが、この金属膜１０の陽極酸化は、ガス雰囲
気中で化成反応を起させるプラズマ酸化によって行なっ
てもよい。
酸化を、電解液中において化成反応を起させる方法で行
なっているが、この金属膜１０の陽極酸化は、ガス雰囲
気中で化成反応を起させるプラズマ酸化によって行なっ
てもよい。
【００４０】
【発明の効果】本発明の短絡解消方法は、基板上に成膜
した金属膜をパターニングして複数の配線を形成した
後、これら配線の上にレジストマスクを形成し、前記パ
ターニングした金属膜の前記レジストマスクで覆われて
いない部分をその全厚にわたって陽極酸化して、この部
分の全厚を絶縁性をもつ酸化膜とするものであるから、
基板上に形成した複数の配線が互いに短絡した状態とな
っている場合でも、この配線の短絡を解消して短絡欠陥
のない良品とすることができる。
した金属膜をパターニングして複数の配線を形成した
後、これら配線の上にレジストマスクを形成し、前記パ
ターニングした金属膜の前記レジストマスクで覆われて
いない部分をその全厚にわたって陽極酸化して、この部
分の全厚を絶縁性をもつ酸化膜とするものであるから、
基板上に形成した複数の配線が互いに短絡した状態とな
っている場合でも、この配線の短絡を解消して短絡欠陥
のない良品とすることができる。
【図１】本発明の第１の実施例を示す短絡解消工程図。
【図２】図１（ｃ）の断面図。
【図３】短絡解消後にレジストマスクを剥離した状態の
斜視図。
斜視図。
【図４】金属膜の陽極酸化に用いる陽極酸化装置の斜視
図。
図。
【図５】短絡解消後に配線表面を陽極酸化した状態の斜
視図。
視図。
【図６】図５の断面図。
【図７】本発明の第２の実施例を示す短絡解消状態の斜
視図。
視図。
【図８】図７の断面図。
【図９】本発明の第３の実施例を示す短絡解消状態の斜
視図。
視図。
【図１０】図９の断面図。
【図１１】ＴＦＴパネルの一部分の平面図。
【図１２】図１１の XII−XII 線に沿う拡大断面図。
【図１３】上記ＴＦＴパネルにおけるゲート配線とキャ
パシタ配線との短絡状態を示す拡大平面図。
パシタ配線との短絡状態を示す拡大平面図。
１…基板、１０…金属膜、ＧＬ…ゲート配線、ＣＬ…キ
ャパシタ配線、１０ａ…酸化膜、１１…レジストマス
ク。
ャパシタ配線、１０ａ…酸化膜、１１…レジストマス
ク。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０５Ｋ 3/22 Ａ 7511−4Ｅ
Claims (1)
- 【請求項１】基板上に形成した複数の配線の短絡を解消
する方法であって、前記基板上に成膜した金属膜をパタ
ーニングして前記複数の配線を形成した後、これら配線
の上にレジストマスクを形成し、前記パターニングした
金属膜の前記レジストマスクで覆われていない部分をそ
の全厚にわたって陽極酸化することを特徴とする短絡解
消方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286892A JPH05203989A (ja) | 1992-01-24 | 1992-01-24 | 短絡解消方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286892A JPH05203989A (ja) | 1992-01-24 | 1992-01-24 | 短絡解消方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05203989A true JPH05203989A (ja) | 1993-08-13 |
Family
ID=12370844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286892A Pending JPH05203989A (ja) | 1992-01-24 | 1992-01-24 | 短絡解消方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05203989A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157430A (en) * | 1997-03-24 | 2000-12-05 | Mitsubishi Denki Kabushiki Kaisha | Active matrix liquid crystal device including brush-clearable multiple layer electrodes and a method of manufacturing the same |
| JP2005166726A (ja) * | 2003-11-28 | 2005-06-23 | Sii Nanotechnology Inc | 集積回路の配線変更方法 |
-
1992
- 1992-01-24 JP JP3286892A patent/JPH05203989A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157430A (en) * | 1997-03-24 | 2000-12-05 | Mitsubishi Denki Kabushiki Kaisha | Active matrix liquid crystal device including brush-clearable multiple layer electrodes and a method of manufacturing the same |
| JP2005166726A (ja) * | 2003-11-28 | 2005-06-23 | Sii Nanotechnology Inc | 集積回路の配線変更方法 |
| JP4567321B2 (ja) * | 2003-11-28 | 2010-10-20 | エスアイアイ・ナノテクノロジー株式会社 | 集積回路の配線変更方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055898A (ja) | 薄膜素子形成パネル | |
| JPH06250211A (ja) | 液晶表示基板とその製造方法 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05142554A (ja) | アクテイブマトリクス基板 | |
| JPH05203989A (ja) | 短絡解消方法 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3168648B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3599174B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3087408B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPH0567786A (ja) | 薄膜トランジスタの製造方法 | |
| JP3087407B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2887907B2 (ja) | アクティブマトリクス型回路基板の製造方法 | |
| JP3104356B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JPH0682823A (ja) | 論理・駆動回路およびその製造方法 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JP3131853B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3173101B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH02130551A (ja) | 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 | |
| JPH08179372A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
| JPH06244417A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH09297320A (ja) | 液晶表示装置の製造方法 |