JPH08179372A - アクティブマトリックスパネルおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】ゲート絶縁膜等の成膜時にゲートラインの端子
部の表面に突起が発生してしまうことがないようにし
た、ゲートラインの端子部分にコンタクト不良が発生す
るのを防いで製造歩留を向上させることができるアクテ
ィブマトリックスパネルを提供する。 【構成】ゲートライン１１の表面をその端子部１１ａの
少なくとも駆動回路とのコンタクト領域を除いて陽極酸
化するとともに、前記端子部１１ａの表面をＣrからな
る高融点金属膜１５で覆った。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、アクティブマトリッ
クス型の液晶表示素子に用いるアクティブマトリックス
パネルおよびその製造方法に関するものである。

【０００２】

【従来の技術】アクティブマトリックス型の液晶表示素
子として、アクティブ素子に薄膜トランジスタ（以下、
ＴＦＴと記す）を用いたものがある。図４は、上記液晶
表示素子に用いられているアクティブマトリックスパネ
ルの等価回路的平面図であり、このアクティブマトリッ
クスパネルは、ガラス等からなる透明基板１の上に、複
数の画素電極２と、これら画素電極２にそれぞれ対応す
る複数のＴＦＴ（アクティブ素子）３とを行方向（横方
向）および列方向（縦方向）に配列形成するとともに、
各画素電極行にそれぞれ沿わせてその行の各ＴＦＴ３に
ゲート信号を供給するゲートライン１１を配線し、各画
素電極列にそれぞれ沿わせてその列の各ＴＦＴ３にデー
タ信号を供給するデータライン１２を配線した構成とな
っている。

【０００３】図５は、上記アクティブマトリックスパネ
ルの１つのＴＦＴ部分の断面図であり、上記ＴＦＴ３
は、基板１上に形成されたゲート電極４と、このゲート
電極４を覆って形成されたＳi Ｎ（窒化シリコン）から
なるゲート絶縁膜５と、このゲート絶縁膜５の上に前記
ゲート電極４に対向させて形成されたａ−Ｓi （アモル
ファスシリコン）からなるｉ型半導体膜６と、このｉ型
半導体膜６の上に不純物をドープしたａ−Ｓi からなる
ｎ型半導体膜７を介して形成されたソース電極８および
ドレイン電極９とで構成されている。

【０００４】なお、１０はｉ型半導体膜５のチャンネル
領域の上に設けられたＳi Ｎからなるブロッキング絶縁
膜であり、このブロッキング絶縁膜１０は、ＴＦＴ３の
形成工程におけるｎ型半導体膜７のパターニング時にｉ
型半導体膜５を保護するために設けられている。

【０００５】また、上記ゲートライン１１は、基板１上
に配線されており、上記ＴＦＴ３のゲート電極４は、ゲ
ートライン１１からその側方に突出させて一体に形成さ
れている。なお、上記ＴＦＴ３のゲート絶縁膜５は、基
板１のほぼ全面にわたって形成されており、ゲートライ
ン１１は前記ゲート絶縁膜５で覆われている。

【０００６】このゲートライン１１およびゲート電極４
は、低抵抗のＡl （アルミニウム）系金属、例えばＡl
にＴi （チタン）またはＴa （タンタル）等の高融点金
属を微少量含有させたＡl 系合金で形成されており、そ
の表面は、上記ゲート絶縁膜５の絶縁耐圧を補うため
に、ゲートライン１１の端子部１１ａの少なくとも駆動
回路とのコンタクト領域を除いて陽極酸化されている。
図において、ａは前記陽極酸化により生成された酸化膜
である。

【０００７】図６は従来のアクティブマトリックスパネ
ルにおけるゲートラインの端子部の長さ方向に沿う断面
図、図７は図６の VII−VII 線に沿う断面図であり、ゲ
ートライン１１は、そのライン部およびゲート電極部の
表面全体と端子部１１ａの周縁部の表面とを陽極酸化さ
れており、端子部１１ａの中央部の表面は、酸化されず
に駆動回路とのコンタクト領域とされている。

【０００８】なお、上記ゲートライン１１の表面の陽極
酸化は、端子部１１ａの上にその周縁部を除いてレジス
トマスクを形成し、基板１を電解液中に浸漬して前記ゲ
ートライン１１と電解液中に配置されている陰極電極と
の間に電圧を印加する方法で行なわれている。

【０００９】一方、上記画素電極２は、ＩＴＯ膜等の透
明導電膜からなっており、この画素電極２０は上記ゲー
ト絶縁膜（透明膜）５の上に形成され、その一端縁部に
おいて上記ＴＦＴ３のソース電極８に接続されている。

【００１０】また、上記ＴＦＴ３およびゲート絶縁膜５
およびＴＦＴ３の上には、ＴＦＴ３を覆うとともに上記
データライン１２の配線領域に対応させて形成されたＳ
i Ｎからなる層間絶縁膜１３が設けられており、データ
ライン１２は、前記層間絶縁膜１３の上に配線され、こ
の層間絶縁膜１３に形成されたコンタクト孔１３ａにお
いてＴＦＴ３のドレイン電極９に接続されている。

【００１１】さらに、上記ゲートライン１１の端子部１
１ａは、図６および図７に示したように、上記ＴＦＴ３
のゲート絶縁膜５に開口５ａを形成することによって露
出されており、従来のアクティブマトリックスパネルで
は、このゲートライン１１のの端子部１１ａの上に、ゲ
ート側駆動回路に接続される端子電極１４を設けてい
る。

【００１２】なお、上記ゲート絶縁膜５の開口５ａは、
ゲートライン１１の端子部１１ａをその周縁部を除いて
露出させる大きさに形成されており、上記端子電極１４
は、その周縁部がゲート絶縁膜５の上に重なる大きさ
（ゲートライン１１の端子部１１ａとほぼ同じ大きさ）
に形成されている。なお、この端子電極１４は、上記デ
ータライン１２と同じ金属膜で形成されている。

【００１３】上記アクティブマトリックスパネルは、ま
ず、基板１上にゲートライン１１を形成し、その端子部
１１ａの駆動回路とのコンタクト領域の表面をレジスト
マスクで覆って前記ゲートライン１１のライン部および
ゲート電極部の表面と端子部１１ａの周縁部の表面を陽
極酸化処理した後、公知の方法で、ＴＦＴ３、画素電極
２、層間絶縁膜１３を順次形成するとともに、その後、
ゲートライン１１の端子部１１ａの上に設ける端子電極
１４とデータライン１２とを同時に形成する方法で製造
されている。

【００１４】上記アクティブマトリックスパネルは、そ
の上に直接または保護絶縁膜を介して配向膜を形成して
使用されており、液晶表示素子は、上記アクティブマト
リックスパネルと、透明基板の上に前記アクティブマト
リックスパネルの各画素電極２に対向する１枚膜状の対
向電極を設けるとともにその上に配向膜を形成した対向
パネルとを、枠状のシール材を介して接合し、これら両
パネル間の前記シール材で囲まれた領域に液晶を封入し
て製造されている。

【００１５】

【発明が解決しようとする課題】しかし、上記従来のア
クティブマトリックスパネルは、その製造に際して、ゲ
ート絶縁膜５等の成膜時に、ゲートライン１１の端子部
１１ａの表面にヒロックやホイスカ等の突起が発生し、
この突起の発生に起因して、ゲートライン１１の端子部
分にコンタクト不良が発生することがあった。

【００１６】すなわち、上記ゲートライン１１は、その
抵抗を低くするために、Ａl 系の金属膜で形成されてい
るが、このＡl 系金属膜は、加熱すると、その加熱によ
り生じた内部応力が金属膜の弱い部分に集中してこの部
分の表面が盛り上がり、ヒロックやホイスカ等の突起と
なる。

【００１７】そして、上記ＴＦＴ３のゲート絶縁膜５や
ｉ型半導体膜６およびブロッキング絶縁膜１０の成膜
は、プラズマＣＶＤ装置によって行われており、ゲート
絶縁膜５は３００〜３５０℃の温度で成膜され、ｉ型半
導体膜６およびブロッキング絶縁膜１０は２５０℃程度
の温度で成膜されているため、これらの成膜時に、ゲー
トライン１１の端子部１１ａの表面に上記突起が発生す
る。

【００１８】なお、上記ゲートライン１１は、そのライ
ン部およびゲート電極部と端子部１１ａの周縁部の表面
が陽極酸化されており、この部分への突起の発生は酸化
膜ａで抑制されるため、前記突起は、前記端子部１１ａ
の中央部の非酸化領域（コンタクト領域）Ｃに発生して
いる。図８は、上記ゲートライン１１の端子部１１ａの
表面にヒロックやホイスカ等の突起Ｐが発生した状態を
示している。

【００１９】このようにゲートライン１１の端子部１１
ａの表面に突起Ｐが生じると、その上に成膜したゲート
絶縁膜５が前記突起Ｐで突き破られ、図８に示したよう
に、ゲート絶縁膜５にピンホールやクラック等の欠陥Ｋ
が発生する。

【００２０】そして、ゲート絶縁膜５にピンホールやク
ラック等の欠陥Ｋがあると、後工程でソース，ドレイン
電極８，９や画素電極２を形成する際の金属膜や透明導
電膜のエッチング時に、そのエッチング液がゲート絶縁
膜５の欠陥Ｋからしみ込んでゲートライン１１の端子部
１１ａがエッチングされ、この端子部１１ａがほとんど
無くなって、ゲートライン１１の端子部分にコンタクト
不良が発生する。図９は、ゲートライン１１の端子部１
１ａがエッチングされた状態を示している。

【００２１】なお、従来のアクティブマトリックスパネ
ルでは、図６および図７に示したように、ゲートライン
１１の端子部１１ａの上に端子電極１４を設けている
が、ゲートライン１１の端子部１１ａが上記のようにエ
ッチングされていると、ゲートライン１１の端子部分に
コンタクト不良が発生してしまう。

【００２２】すなわち、上記アクティブマトリックスパ
ネルの製造においては、ゲートライン１１の端子部１１
ａの上に設ける端子電極１４とデータライン１２とを、
ＴＦＴ３と画素電極２とを形成し、次いで層間絶縁膜１
３を形成するとともにゲート絶縁膜５に開口５ａを形成
した後に、データライン用金属膜を成膜してその金属膜
をパターニングすることにより形成しているが、上記ゲ
ートライン１１の端子部１１ａが図９のようにほとんど
無くなるまでエッチングされていると、前記データライ
ン用金属膜を成膜したときに、この金属膜の前記開口５
ａ内に堆積した部分と前記端子部１１ａとの間に隙間が
できたり、開口５ａ内に堆積した金属膜とゲート絶縁膜
５上に堆積した金属膜との間に切れが発生したりする。

【００２３】このため、上記金属膜をパターニングして
形成された端子電極１４が、図１０に示すような断面形
状になり、前記端子部１１ａと端子電極１４との間のコ
ンタクトがとれなくなったり、前記端子電極１４に断線
が生じたりして、ゲートライン１１の端子部分にコンタ
クト不良が発生する。

【００２４】このように、従来のアクティブマトリック
スパネルは、その製造に際して、ゲート絶縁膜５等の成
膜時にゲートライン１１の端子部１１ａの表面に突起Ｐ
が発生し、この突起Ｐの発生に起因して、ゲートライン
１１の端子部分にコンタクト不良が発生することがあ
り、したがって、製造歩留が悪いという問題をもってい
る。

【００２５】この発明は、ゲート絶縁膜等の成膜時にゲ
ートラインの端子部の表面に突起が発生してしまうこと
がないようにした、ゲートラインの端子部分にコンタク
ト不良が発生するのを防いで製造歩留を向上させること
ができるアクティブマトリックスパネルを提供するとと
もに、あわせてその製造方法を提供することを目的とし
たものである。

【００２６】

【課題を解決するための手段】この発明のアクテイブマ
トリックスパネルは、基板上に、複数の画素電極と、こ
れら画素電極にそれぞれ対応する複数の薄膜トランジス
タと、前記薄膜トランジスタにゲート信号およびデータ
信号を供給するゲートラインおよびデータラインとを設
けてなり、かつ、前記ゲートラインの表面がその端子部
の少なくとも駆動回路とのコンタクト領域を除いて陽極
酸化されているとともに、前記端子部の表面が高融点金
属膜で覆われていることを特徴とするものである。

【００２７】この発明のアクティブマトリックスパネル
において、前記ゲートラインは、例えばアルミニウム系
金属からなっており、その端子部を覆う高融点金属膜
は、例えばクロムからなっている。

【００２８】この発明のアクティブマトリックスパネル
の製造方法は、基板上にゲートライン用金属膜と高融点
金属膜とを順次成膜してこれら金属膜をゲートラインの
形状にパターニングし、その上に前記ゲートラインの端
子部の少なくとも駆動回路とのコンタクト領域を覆うレ
ジストマスクを形成して他の部分の高融点金属膜をエッ
チングにより除去した後、前記レジストマスクを残した
ままその下の高融点金属膜をマスクとして前記ゲートラ
イン用金属膜からなるゲートラインの表面を陽極酸化
し、その後、前記レジストマスクを除去して、薄膜トラ
ンジスタと画素電極とデータラインとを形成することを
特徴とするものである。

【００２９】また、この発明の他の製造方法は、基板上
にゲートラインを形成し、このゲートラインの表面をそ
の端子部の少なくとも駆動回路とのコンタクト領域を除
いて陽極酸化した後、前記端子部の上に高融点金属膜を
形成し、その後、薄膜トランジスタと画素電極とデータ
ラインとを形成することを特徴とするものである。

【００３０】

【作用】この発明のアクティブマトリックスパネルのよ
うに、ゲートラインの端子部の表面を高融点金属膜で覆
っておけば、加熱による前記端子部の表面つまり非酸化
領域の表面への突起の発生が前記高融点金属膜によって
抑制されるため、ゲート絶縁膜等の成膜時にゲートライ
ンの端子部の表面に突起が発生することはほとんどな
く、したがって、前記突起の発生に起因してゲートライ
ンの端子部分にコンタクト不良が発生することはない。

【００３１】この発明の製造方法は、ゲートライン用金
属膜とその上に成膜した高融点金属膜とをゲートライン
の形状にパターニングし、前記高融点金属膜の上にゲー
トラインの端子部の少なくとも駆動回路とのコンタクト
領域を覆うレジストマスクを形成して他の部分の高融点
金属膜をエッチングにより除去した後、前記レジストマ
スクを残したままその下の高融点金属膜をマスクとして
前記ゲートライン用金属膜からなるゲートラインの表面
を陽極酸化するものであるため、ゲートラインの端子部
の表面を高融点金属膜で覆った上記アクティブマトリッ
クスパネルを得ることができる。

【００３２】しかも、この製造方法においては、前記ゲ
ートラインの陽極酸化を、その非酸化領域（端子部の少
なくとも駆動回路とのコンタクト領域）をゲートライン
用金属膜との密着性がよい高融点金属膜をマスクとして
行なっているため、ゲートラインの陽極酸化時に電界液
がマスクの周囲からしみ込んで前記非酸化領域が酸化さ
れてしまうことはないし、また、前記高融点金属膜は酸
化しにくいため、その上に形成するレジストマスクを高
温で焼成して高融点金属膜との密着性を高くする必要は
ないから、陽極酸化後の前記レジストマスクの除去を容
易に行なうことができる。

【００３３】また、この発明の他の製造方法は、ゲート
ラインの表面をその端子部の少なくとも駆動回路とのコ
ンタクト領域を除いて陽極酸化した後に、前記端子部の
上に高融点金属膜を形成するものであり、この製造方法
によっても、ゲートラインの端子部の表面を高融点金属
膜で覆った上記アクティブマトリックスパネルを得るこ
とができる。

【００３４】

【実施例】以下、この発明の一実施例を図１〜図３を参
照して説明する。なお、この実施例のアクティブマトリ
ックスパネルは、ゲートラインの端子部の構造が異なる
だけで、基本的な構成は図４と同じであり、ＴＦＴの構
造も図５に示したものと変わらないから、ここでは、ゲ
ートラインの端子部分についてのみ説明する。

【００３５】図１はこの実施例のアクティブマトリック
スパネルにおけるゲートラインの端子部の長さ方向に沿
う断面図、図２は図１のII−II線に沿う断面図である。
このアクティブマトリックスパネルは、図１および図２
に示すように、基板１上に配線したゲートライン１１の
表面を、その端子部１１ａの少なくとも駆動回路とのコ
ンタクト領域を除いて陽極酸化するとともに、前記端子
部１１ａの表面を高融点金属膜１５で覆ったものであ
り、この実施例では、ゲートライン１１を低抵抗のＡl
系金属、例えばＡl にＴi またはＴa 等の高融点金属を
微少量含有させたＡl 系合金で形成し、前記高融点金属
膜１５をＣr （クロム）で形成している。

【００３６】なお、この実施例では、ゲートライン１１
のライン部およびゲート電極（図５に示したＴＦＴ３の
ゲート電極４）部の表面全体と端子部１１ａの周縁部の
表面とを陽極酸化し、前記端子部１１ａの中央部の表面
を、非酸化領域、つまり駆動回路とのコンタクト領域と
している。

【００３７】そして、上記ゲートライン１１の端子部１
１ａの上に形成したＣr からなる高融点金属膜（以下、
Ｃr 膜という）１５は、駆動回路とのコンタクト電極と
されており、このＣr 膜１５で覆われた端子部１１ａ
は、ゲートライン１１を覆って設けられているゲート絶
縁膜５に開口５ａを形成することによって露出されてい
る。なお、前記開口５ａは、ゲートライン１１の端子部
１１ａをその周縁部を除いて露出させる大きさに形成さ
れている。

【００３８】次に、上記アクティブマトリックスパネル
の製造方法を説明すると、この実施例では、図３に示す
ような工程でゲートライン１１の形成およびその表面の
陽極酸化を行ない、その後、図５に示したＴＦＴ３と画
素電極２とデータライン１２とを形成する。

【００３９】すなわち、まず図３の（ａ）に示すよう
に、基板１上に、Ａl 系金属からなるゲートライン用金
属膜（以下、Ａl 系金属膜という）と、Ｃr からなる高
融点金属膜（以下、Ｃr 膜という）１５とを、スパッタ
装置により順次連続して成膜する。

【００４０】次に、図３の（ｂ）に示すように、上記Ｃ
r 膜１５とＡl 系金属膜とを、フォトリソグラフィ法に
よりゲートライン１１の形状（ライン部にＴＦＴのゲー
ト電極を形成し、ライン端部に端子部１１ａを形成した
形状）にパターニングする。

【００４１】次に、図３の（ｃ）に示すように、パター
ニングしたＣr 膜１５の上に、ゲートライン１１の端子
部１１ａの駆動回路とのコンタクト領域を覆うレジスト
マスク１６を形成して他の部分のＣr 膜１５をエッチン
グにより除去し、このＣr 膜１５を、前記コンタクト領
域を覆う形状にパターニングする。

【００４２】次に、図３の（ｄ）に示すように、上記レ
ジストマスク１６を残したままその下のＣr 膜１５をマ
スクとして、上記Ａl 系金属膜からなるゲートライン１
１の表面を陽極酸化する。

【００４３】この陽極酸化は、基板１を、硼酸アンモニ
ウム水溶液等の電解液中に浸漬して、この基板１上のゲ
ートライン１１を電解液中に配置されている陰極電極と
対向させ、前記ゲートライン１１を陽極として、このゲ
ートライン１１と陰極電極との間に電圧を印加する方法
で行なう。

【００４４】このように、電解液中においてゲートライ
ン１１と陰極電極との間に電圧を印加すると、陽極であ
るゲートライン１１が電解液中で化成反応を起してその
表面から酸化されてゆく。

【００４５】なお、ゲートライン１１の表面に生成する
酸化膜ａの厚さは、ゲートライン１１と陰極電極との間
に印加する電圧値に対応するため、印加電圧を制御する
ことにより所望の厚さの酸化膜ａを得ることができる。

【００４６】また、金属膜を酸化させるとその体積が増
加するため、上記ゲートライン１１およびその端子部１
１ａの酸化膜ａを生成させた部分の表面は、図のよう
に、非酸化領域の表面より僅かに盛り上がる。

【００４７】この陽極酸化において、ゲートライン１１
の非酸化領域（端子部１１ａの駆動回路とのコンタクト
領域）は、ゲートライン用金属膜であるＡl 系金属膜と
の密着性がよいＣr 膜１５でマスクされているため、ゲ
ートライン１１の陽極酸化時に電界液がマスク（Ｃr 膜
１５）の周囲から前記非酸化領域にしみ込んで、この非
酸化領域が酸化されることはない。

【００４８】また、この陽極酸化においては、ゲートラ
イン１１の端子部１１ａの上に形成されているＣr 膜１
５にも電圧が印加されるが、その表面はレジストマス１
６で覆われているため、このＣr 膜１５が酸化されるこ
とはない。

【００４９】ただし、高融点金属からなるＣr 膜１５
は、ゲートライン１１に用いたＡl 系金属膜に比べて酸
化しにくいため、電界液がレジストマスク１６の周囲か
らしみ込んでも、Ｃr 膜１５はその周縁部の電界液しみ
込み部分の表面を極く薄く酸化されるだけであり、した
がって、このＣr 膜１５に対するレジストマスク１６の
密着性はさほど高くなくてもよい。

【００５０】すなわち、従来は、Ａl 系金属膜からなる
ゲートライン１１の端子部１１ａの非酸化領域の上に直
接レジストマスクを形成してゲートラインの陽極酸化を
行なっているため、前記レジストマスクの密着性が充分
でないと、電界液がレジストマスクの周囲から非酸化領
域にしみ込んで、この非酸化領域の表面が化成反応を起
して酸化される。

【００５１】この場合、前記非酸化領域はその周縁部の
電界液しみ込み部分をまず酸化されるが、Ａl 系金属膜
の陽極酸化の進行は速いために、前記電界液しみ込み部
分の表面が酸化によって大きく盛り上がって、その部分
のレジストマスクに剥離やクラック等が生じ、そこから
電界液がさらにしみ込んで、非酸化領域の中央部の表面
も、ある程度の範囲にわたって酸化されてしまう。

【００５２】そして、ゲートライン１１の端子部１１ａ
の表面がある程度の範囲にわたって酸化されてしまう
と、この端子部１１ａとその上に図６および図７に示し
たように形成される端子電極１４とのコンタクト抵抗が
大きくなり、駆動回路から前記端子電極１４を介してゲ
ートライン１１の端子部１１ａに印加されるゲート信号
の電圧が大きく降下する。

【００５３】そこで、従来は、フォトレジストの塗布、
乾燥、露光、現像によって形成したレジストマスクを高
温で焼成して、ゲートライン１１の端子部１１ａに対す
るレジストマスクの密着性を高くすることにより、ゲー
トライン１１の陽極酸化時における電界液のしみ込みを
防いでいるが、このようにレジストマスクを高温で焼成
すると、レジストが変質して、通常のレジスト剥離条件
でのレジストマスクの剥離が困難になる。

【００５４】この点、この実施例では、電界液がレジス
トマスク１６の周囲からしみ込んでも、その下のＣr 膜
１５はその周縁部の電界液しみ込み部分の表面を極く薄
く酸化されるだけであるため、このＣr 膜１５の電界液
しみ込み部分の酸化による表面の盛り上がりはほとんど
なく、したがって、レジストマスク１６に剥離やクラッ
ク等が生じて電界液がさらにしみ込むことはない。

【００５５】このため、この実施例においては、レジス
トマスク１６を高温で焼成してＣr膜１５との密着性を
高くする必要はないから、前記レジストマスク１６の焼
成温度は比較的低い温度で充分である。

【００５６】なお、Ｃr 膜１５に対するレジストマスク
１６の密着性が充分高くないと、Ｃr 膜１５をゲートラ
イン１１の端子部１１ａのコンタクト領域を覆う形状に
パターニングするエッチング時に、エッチング液がレジ
ストマスク１６の周囲からしみ込んで、Ｃr 膜１５の周
縁部の表面もエッチングされることがあるが、それエッ
チング分を見込んでＣr 膜１５の成膜厚さをある程度厚
くしておけば、前記端子部１１ａのコンタクト領域の上
にその全体にわたって確実にＣr 膜１５を残すことがで
きる。

【００５７】上記のようにゲートライン１１の表面を陽
極酸化させた後は、図３の（ｅ）に示すように、上記レ
ジストマスク１６をレジスト剥離液によって除去し、ゲ
ートライン１１の形成およびその表面の陽極酸化工程を
終了する。

【００５８】この場合、この実施例では、レジストマス
ク１６を比較的低い温度で焼成しているため、このレジ
ストマスク１６の除去は、通常のレジスト剥離条件で容
易に行なうことができる。

【００５９】そして、この後は、公知の方法で、図５に
示したＴＦＴ３と画素電極２とを形成し、さらに層間絶
縁膜１３を設けてその上にデータライン１２を形成する
とともに、ゲート絶縁膜５にゲートライン１１の端子部
１１ａを露出させる開口５ａを形成して、アクティブマ
トリックスパネルを完成する。

【００６０】そして、上記アクティブマトリックスパネ
ルにおいては、ゲートライン１１の端子部１１ａの表面
を高融点金属であるＣr 膜１５で覆っているため、加熱
による前記端子部１１ａの表面つまり非酸化領域の表面
へのヒロックやホイスカ等の突起の発生が前記Ｃr 膜１
５によって抑制される。

【００６１】このため、上記アクティブマトリックスパ
ネルによれば、ゲート絶縁膜５等の成膜時にゲートライ
ン１１の端子部１１ａの表面に突起が発生することはほ
とんどなく、したがって、前記突起の発生に起因してゲ
ートライン１１の端子部分にコンタクト不良が発生する
ことはないから、アクティブマトリックスパネルの製造
歩留を向上させることができる。

【００６２】しかも、上記アクティブマトリックスパネ
ルは、ゲートライン１１の端子部１１ａの表面を酸化し
にくいＣr 膜１５で覆い、このＣr 膜１５を駆動回路と
のコンタクト電極としているため、Ａl 系金属からなる
ゲートライン１１の端子部１１ａを駆動回路とのコンタ
クト電極とした場合のように、ゲートライン１１の端子
部１１ａの表面、あるいは前記端子電極１４の表面に自
然酸化による酸化膜が生成してコンタクト抵抗が大きく
なってしまうこともない。

【００６３】また、上記実施例のアクティブマトリック
スパネルの製造方法は、ゲートライン用のＡl 系金属膜
とその上に成膜したＣr 膜１５とをゲートライン１１の
形状にパターニングし、前記Ｃr 膜１５の上にゲートラ
イン１１の端子部１１ａのコンタクト領域を覆うレジス
トマスク１６を形成して他の部分のＣr 膜１５をエッチ
ングにより除去した後、前記レジストマスク１６を残し
たままその下のＣr 膜１５をマスクとして前記Ａl 系金
属膜からなるゲートライン１１の表面を陽極酸化してい
るため、ゲートライン１１の端子部１１ａの表面をＣr
膜１４で覆った上記アクティブマトリックスパネルを得
ることができる。

【００６４】しかも、この製造方法においては、前記ゲ
ートライン１１の陽極酸化を、その非酸化領域（端子部
１１ａの駆動回路とのコンタクト領域）をゲートライン
用金属膜であるＡl 系金属膜との密着性がよいＣr 膜１
５をマスクとして行なっているため、ゲートライン１１
の陽極酸化時に電界液がマスク（Ｃr 膜１５）の周囲か
らしみ込んで前記非酸化領域が酸化されてしまうことは
ないし、また、前記Ｃr 膜１５は酸化しにくいため、そ
の上に形成するレジストマスク１６を高温で焼成してＣ
r 膜１５との密着性を高くする必要はないから、陽極酸
化後の前記レジストマスク１６の除去を容易に行なうこ
とができる。

【００６５】また、この製造方法は、上記Ｃr 膜１５の
エッチング時に形成したレジストマスク１６で前記Ｃr
膜１５をマスクしておいてゲートライン１１の陽極酸化
を行なっているため、ゲートライン１１の形成およびそ
の表面の陽極酸化を行なう間に必要とするレジストマス
クの形成回数は１回だけであり、したがって、能率よく
上記アクティブマトリックスパネルを製造することがで
きる。

【００６６】なお、上記実施例では、ゲートライン１１
をＡl 系金属で形成し、その端子部１１ａを覆う高融点
金属膜１５をＣr で形成しているが、前記ゲートライン
１１は他の低抵抗金属で形成してもよいし、また高融点
金属膜１５は、Ｃr に限らず、Ｔi やＴa 等の他の高融
点金属で形成してもよい。

【００６７】また、上記実施例では、ゲートライン１１
の端子部１１ａの中央部の表面を駆動回路とのコンタク
ト領域とし、この端子部１１ａの周縁部の表面は陽極酸
化しているが、前記端子部１１ａは、その表面全体を駆
動回路とのコンタクト領域としてもよく、その場合は、
上記高融点金属膜１５を、前記端子部１１ａの表面全体
を覆うように形成すればよい。

【００６８】さらに、上記実施例では、ゲートライン１
１の端子部１１ａの表面を覆う高融点金属膜（実施例で
はＣr 膜）１５を駆動回路とのコンタクト電極としてい
るが、前記高融点金属膜１５の上にさらに端子電極を形
成して、この端子電極を駆動回路とのコンタクト電極と
してもよい。

【００６９】なお、この場合は、前記端子電極をデータ
ライン１２と同じ金属膜で形成するのが望ましく、ま
た、この端子電極とデータライン１２には、酸化しにく
い高融点金属を用いるのが望ましいが、アクティブマト
リックスパネルの製造後から液晶表示素子への駆動回路
の接続までの期間が、端子部の自然酸化が問題にならな
い程度の短い期間である場合は、前記端子電極とデータ
ライン１２とを低抵抗のＡl 系金属で形成してもよい。

【００７０】さらに、上記アクティブマトリックスパネ
ルは、上記実施例の製造方法に限らず、基板１上にゲー
トライン１１を形成し、このゲートライン１１の表面を
その端子部１１ａの少なくとも駆動回路とのコンタクト
領域を除いて陽極酸化した後、前記端子部１１ａの上に
高融点金属膜１５を形成し、その後、ＴＦＴ３と画素電
極２とデータライン１２とを形成する製造方法によって
も製造することができる。

【００７１】なお、この製造方法による場合は、ゲート
ライン１１の陽極酸化を、その端子部１１ａのコンタク
ト領域をレジストマスクで覆って行なうことになるた
め、前記レジストマスクを高温で焼成して、前記端子部
１１ａとの密着性を高くすることが望ましい。

【００７２】また、この製造方法による場合は、ゲート
ライン１１の陽極酸化を行なった後に前記レジストマス
クを除去し、その後に高融点金属膜の成膜およびそのフ
ォトリソグラフィ法によるパターニングを行なって、ゲ
ートライン１１の端子部１１ａを覆う高融点金属膜１５
を形成すればよい。

【００７３】

【発明の効果】この発明のアクティブマトリックスパネ
ルは、ゲートラインの表面をその端子部の少なくとも駆
動回路とのコンタクト領域を除いて陽極酸化するととも
に、前記端子部の表面を高融点金属膜で覆ったものであ
るから、ゲート絶縁膜等の成膜時にゲートラインの端子
部の表面に突起が発生することはなく、したがって、ゲ
ートラインの端子部分にコンタクト不良が発生するのを
防いで製造歩留を向上させることができる。

【００７４】この発明の製造方法は、ゲートライン用金
属膜とその上に成膜した高融点金属膜とをゲートライン
の形状にパターニングし、前記高融点金属膜の上にゲー
トラインの端子部の少なくとも駆動回路とのコンタクト
領域を覆うレジストマスクを形成して他の部分の高融点
金属膜をエッチングにより除去した後、前記レジストマ
スクを残したままその下の高融点金属膜をマスクとして
前記ゲートライン用金属膜からなるゲートラインの表面
を陽極酸化するものであるため、ゲートラインの端子部
の表面を高融点金属膜で覆った上記アクティブマトリッ
クスパネルを得ることができる。

【００７５】しかも、この製造方法においては、前記ゲ
ートラインの陽極酸化を、その非酸化領域（端子部の少
なくとも駆動回路とのコンタクト領域）をゲートライン
用金属膜との密着性がよい高融点金属膜をマスクとして
行なっているため、ゲートラインの陽極酸化時に電界液
がマスクの周囲からしみ込んで前記非酸化領域が酸化さ
れてしまうことはないし、また、前記高融点金属膜は酸
化しにくいため、その上に形成するレジストマスクを高
温で焼成して高融点金属膜との密着性を高くする必要は
ないから、陽極酸化後の前記レジストマスクの除去を容
易に行なうことができる。

【００７６】また、この発明の他の製造方法は、ゲート
ラインの表面をその端子部の少なくとも駆動回路とのコ
ンタクト領域を除いて陽極酸化した後に、前記端子部の
上に高融点金属膜を形成するものであり、この製造方法
によっても、ゲートラインの端子部の表面を高融点金属
膜で覆った上記アクティブマトリックスパネルを得るこ
とができる。

【図面の簡単な説明】

【図１】この発明の一実施例によるアクティブマトリッ
クスパネルのゲートラインの端子部の長さ方向に沿う断
面図。

【図２】図１のII−II線に沿う断面図。

【図３】この発明の一実施例によるアクティブマトリッ
クスパネルの製造方法を示す、ゲートラインの形成およ
びその表面の陽極酸化を行なう工程の断面図。

【図４】アクティブマトリックスパネルの等価回路的平
面図。

【図５】アクティブマトリックスパネルの１つのＴＦＴ
部分の断面図。

【図６】従来のアクティブマトリックスパネルのゲート
ラインの端子部の長さ方向に沿う平面図。

【図７】図６の VII−VII 線に沿う断面図。

【図８】従来のアクティブマトリックスパネルのゲート
ラインの端子部の表面に突起が発生した状態を示す拡大
断面図。

【図９】同じくゲートラインの端子部がエッチングされ
た状態を示す拡大断面図。

【図１０】同じくゲートラインの端子部がエッチングさ
れているときの端子電極の形成状態を示す拡大断面図。

【符号の説明】

１…基板 ５…ゲート絶縁膜 ５ａ…開口 １１…ゲートライン １１ａ…端子部 ａ…酸化膜 １５…Ｃr 膜（高融点金属膜） １６…レジストマスク

Claims (4)

【特許請求の範囲】
1. 【請求項１】アクティブマトリックス型液晶表示素子に
   用いるアクティブマトリックスパネルであって、 基板上に、複数の画素電極と、これら画素電極にそれぞ
   れ対応する複数の薄膜トランジスタと、前記薄膜トラン
   ジスタにゲート信号およびデータ信号を供給するゲート
   ラインおよびデータラインとを設けてなり、 かつ、前記ゲートラインの表面がその端子部の少なくと
   も駆動回路とのコンタクト領域を除いて陽極酸化されて
   いるとともに、前記端子部の表面が高融点金属膜で覆わ
   れていることを特徴とするアクティブマトリックスパネ
   ル。
2. 【請求項２】ゲートラインはアルミニウム系金属からな
   っており、その端子部を覆う高融点金属膜はクロムから
   なっていることを特徴とする請求項１に記載のアクティ
   ブマトリックスパネル。
3. 【請求項３】請求項１または請求項２に記載のアクティ
   ブマトリックスパネルを製造する方法であって、 基板上にゲートライン用金属膜と高融点金属膜とを順次
   成膜してこれら金属膜をゲートラインの形状にパターニ
   ングし、その上に前記ゲートラインの端子部の少なくと
   も駆動回路とのコンタクト領域を覆うレジストマスクを
   形成して他の部分の高融点金属膜をエッチングにより除
   去した後、前記レジストマスクを残したままその下の高
   融点金属膜をマスクとして前記ゲートライン用金属膜か
   らなるゲートラインの表面を陽極酸化し、その後、前記
   レジストマスクを除去して、薄膜トランジスタと画素電
   極とデータラインとを形成することを特徴とするアクテ
   ィブマトリックスパネルの製造方法。
4. 【請求項４】請求項１または請求項２に記載のアクティ
   ブマトリックスパネルを製造する方法であって、 基板上にゲートラインを形成し、このゲートラインの表
   面をその端子部の少なくとも駆動回路とのコンタクト領
   域を除いて陽極酸化した後、前記端子部の上に高融点金
   属膜を形成し、その後、薄膜トランジスタと画素電極と
   データラインとを形成することを特徴とするアクティブ
   マトリックスパネルの製造方法。