JPH0695147A - 液晶表示装置とその製造方法 - Google Patents

液晶表示装置とその製造方法

Info

Publication number
JPH0695147A
JPH0695147A JP24301592A JP24301592A JPH0695147A JP H0695147 A JPH0695147 A JP H0695147A JP 24301592 A JP24301592 A JP 24301592A JP 24301592 A JP24301592 A JP 24301592A JP H0695147 A JPH0695147 A JP H0695147A
Authority
JP
Japan
Prior art keywords
metal
electrode
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24301592A
Other languages
English (en)
Inventor
Koichi Abu
恒一 阿武
Genshirou Kawachi
玄士郎 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24301592A priority Critical patent/JPH0695147A/ja
Publication of JPH0695147A publication Critical patent/JPH0695147A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】本発明は、特性を低下させずに金属酸化物透明
導電膜を形成し、前記透明導電膜パターン作成を容易に
することを目的とする。 【構成】金属酸化物透明導電膜の母材となる金属を用い
て、画素電極７や補助容量電極１２の所望のパターンを
作成した後、画像信号電極配線８より電流を供給して、
前記金属パターンを水溶液又は酸素プラズマ中で陽極酸
化することにより、金属酸化物透明導電膜パターンを形
成することを特徴とする液晶表示装置とその製造方法。 【効果】パターニング時のエッチング残渣による不良を
低減する効果がある。また形成された金属酸化物透明導
電膜の特性を低下させることもない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は液晶表示装置とその製造
方法にかかわり、特に液晶表示装置等の駆動に用いる、
非線形素子マトリクス基板の非線形素子を含む画素及び
その製造方法に関する。
【０００２】
【従来の技術】図２に従来の逆スタガー型トランジスタ
ーの断面構造を示す。
【０００３】液晶表示装置には、画質向上のために液晶
セルと並列に補助容量が設けられている。補助容量に
は、画素電極と前段の走査電極配線を絶縁膜を介して重
ねる付加容量型と、専用の配線を別途形成し絶縁膜を介
して画素電極と対抗配置させる蓄積容量型がある。特開
平3−101715 号で述べられている従来技術では、透明絶
縁基板上に形成された下部電極と画素電極が絶縁膜を介
して対向配置されている蓄積容量型の補助容量を用いて
いる。走査電極配線は、下部電極に使用される金属酸化
物透明導電膜の母材であるＴｉなどの金属と、Ａｌの積
層膜から形成される。下部電極パターン上に積層された
走査電極配線用のＡｌを取り除いた後、下部電極を熱酸
化または酸素プラズマ中でのプラズマ酸化を行い透明導
電膜とする。この方式では、画素電極用の透明導電膜は
Indium−Tin−Oxide（以下ＩＴＯと略記）などを用いて
形成される。
【０００４】
【発明が解決しようとする課題】従来技術では金属酸化
物透明導電膜の母材であるＴｉなどの金属膜を、加熱酸
化又はプラズマ酸化を行うことにより透明化しているた
め、酸化される膜厚に限界がある。そのため、膜が厚け
れば最深部まで酸化されないため透光性が低下する、ま
た膜が薄ければ完全に酸化され透明化されるが、得られ
た酸化膜の電気抵抗が大きくなるという問題がある。そ
の上、加熱酸化により透光性とする場合は基板を高温に
さらさなければならず、基板が損傷を受ける可能性が大
きくなる。現在一般に広く行われているのは、ＩＴＯ等
の金属酸化物をスパッタ法などの手法で成膜し、金属酸
化物透明導電膜を形成する方法である。しかし、透明導
電膜に用いられる金属酸化物は、その母材の金属に比べ
て加工しにくいという欠点がある。
【０００５】本発明は、特性を低下させずに金属酸化物
透明導電膜を形成し、しかも前記透明導電膜パターン作
成を容易にすることを目的とする。
【０００６】
【課題を解決するための手段】上記目的は、金属酸化物
透明導電膜の母材となる金属膜を用いて所定のパターン
を形成した後で、膜質を制御するのが容易である陽極酸
化法を用いて水溶液中もしくは酸素プラズマ中で、前記
パターンを酸化し透光性とする方法で達成される。
【０００７】詳しくは、図１に示された本発明を用いて
作成された薄膜トランジスターの断面図を例として用い
て説明すると、透明絶縁基板１上に複数個の画像信号電
極配線８と、金属酸化物透明導電膜の母材となる金属を
用いて形成された不透明画素電極パターン７をマトリク
ス状に作成し、次に酸化を行わない部分を絶縁保護膜１
０またはフォトレジスト膜等で被覆した後で、画像信号
電極配線８より電流を供給して画素電極パターン７の陽
極酸化を行い透光性とする方法により、あるいは、透明
絶縁基板１上に複数個の走査電極配線２もしくは補助容
量用共通電極配線１３と、金属酸化物透明導電膜の母材
となる金属を用いて形成された不透明な補助容量電極パ
ターン１２をマトリクス状に作成し、次に酸化を行わな
い部分をフォトレジスト膜等で被覆した後で、走査電極
配線２もしくは補助容量用共通電極配線１３より電流を
供給して補助容量電極パターン１２の陽極酸化を行い、
透光性とする方法により、達成される。
【０００８】
【作用】金属酸化物透明導電膜の母材となる金属を酸化
し透光性とする工程において、水溶液もしくは酸素プラ
ズマ中での陽極酸化時に供給する電流及び電圧を制御す
ることにより、酸化膜の膜厚及び膜質を容易に制御でき
る。
【０００９】金属酸化物透明導電膜パターンの作成は、
本発明では金属の状態でパターニングを行うので、従来
の酸化物の状態での加工に比べて容易である。
【００１０】さらに補助容量を本発明により作成する場
合は、走査電極配線もしくは補助容量用共通電極配線の
表面を陽極酸化し酸化絶縁膜を形成する工程と同時に行
えるため、工程が増えることもない。
【００１１】画素電極を本発明により作成する場合は、
非線形素子マトリクス作成の最終工程に陽極酸化工程を
つけ加えるだけですむ。また特に、非線形素子を作動さ
せて画像信号電極配線から電流を供給する際には、作動
不良の非線形素子に付随する画素電極は酸化されず透光
性とならないため、電気的な検査を行わずに簡単な検査
により不良素子を発見できることに加え、ノーマリホワ
イト表示モードを用いる液晶表示装置に対しては不良素
子を持つ画素が黒点となるため、欠陥を目立たなくさせ
ることができる。
【００１２】
【実施例】以下本発明の実施例を説明する。
【００１３】実施例１ 図３から図８は、本発明の実施例１のプロセスフローを
示した断面図である。以下、図の順番に従って製造方法
を説明する。
【００１４】１…（図３参照）ガラス基板１上に、Ａｌ
膜をスパッタリング法により３００ｎｍ堆積し、通常の
ホトリソグラフィ技術によりレジストマスクを作成し、
Ａｌ膜をパターニングして走査電極２及び走査電極配線
を作成する。
【００１５】２…（図４参照）水溶液中にて前記基板を
陽極側電極として設置し、Ｐｔ板を陰極側電極として設
置して、走査電極２及び走査電極配線に電流を供給して
表面を陽極酸化法を用いて酸化し、第一の絶縁膜３を形
成する。
【００１６】３…（図５参照）基板上に、窒化シリコン
膜を２００ｎｍと非晶質シリコン（以下ａ−Ｓｉと略）
膜を１００ｎｍ、及びＰを１％含んだａ−Ｓｉ（以下ｎ
＋ａ−Ｓｉと略）膜を５０ｎｍとを、化学的気相析出法
（以下ＣＶＤ法と略）により堆積する。次に、通常のホ
トリソグラフィ技術を用いてレジストマスクを形成し、
ａ−Ｓｉ膜及びｎ＋ａ−Ｓｉ膜をエッチングして島状加
工しａ−Ｓｉ層５とｎ＋ａ−Ｓｉ層６を得る。レジスト
を除去した後、ホトリソグラフィ技術によりレジストマ
スクを形成し、窒化シリコン膜をパターニングしてゲー
ト絶縁膜４を得る。
【００１７】４…（図６参照）Ｔｉ膜をスパッタリング
法を用いて堆積し、ホトリソグラフィ技術を用いて所定
のパターンのレジストマスクを形成してエッチングを行
い、次にレジストパターンを除去して不透明金属で形成
される画素電極パターン７を作成する。
【００１８】５…(図７参照)基板上にスパッタリング法
を用いてＡｌを４００ｎｍ堆積し、ホトリソグラフィ技
術を用いて所定のパターンのレジストマスクを形成しエ
ッチングして、次にレジストパターンを除去して画像信
号電極配線パターン８とソース電極パターン９を形成す
る。基板上にＣＶＤ法により窒化シリコン膜を５００ｎ
ｍ堆積し、ホトリソグラフィ技術を用いて所定のパター
ンのレジストマスクを形成しエッチングして、レジスト
パターンを除去し、前記金属不透明画素電極上に開口部
を備えた絶縁保護膜１０のパターンを作成する。
【００１９】６…（図８参照）水溶液中に、前記基板を
陽極側電極として設置し、Ｐｔ板を陰極側電極として設
置して、基板中の薄膜トランジスターマトリクスの各画
像信号電極配線８を陽極に接続しＰｔ板を陰極に接続す
る。基板中の各走査電極２及び走査電極配線に電圧を印
加して各薄膜トランジスターを駆動し、画像信号電極配
線８より薄膜トランジスターを介して、前記薄膜トラン
ジスターに付随する不透明金属画素電極７へ電流を供給
し、陽極酸化してＴｉ酸化物とし透光性導電膜１１を得
る。
【００２０】この後配向膜などを形成して液晶表示装置
となるが、この後のディスプレーパネルの製造工程は本
発明の趣旨から外れるので省略する。
【００２１】実施例１においては、ホトマスク数は従来
と同数ではあるが、画素電極の陽極酸化の工程が増加し
ている。しかしながら、従来の工程では画素電極パター
ン作成時に金属酸化物の状態で透明導電膜を加工してい
たため加工が難しかったのに対して、本発明では金属の
状態で加工するためパターニング時の加工が容易である
と共に、エッチング残渣が低減されるために短絡不良の
発生が減る。また、動作した薄膜トランジスターに付随
する画素電極のみが酸化されて透光性となるために、ノ
ーマリホワイト表示モードを用いた液晶表示装置を製作
した場合、動作しない薄膜トランジスターを持つ画素は
黒点として表示される。従来技術で製作された同等の液
晶表示装置では不良トランジスターを持つ画素が輝点と
して表示されるため不良が目立ちやすいのに対して、本
発明では不良トランジスターを持つ画素部を黒点とする
ことにより不良箇所を目立たなくさせることが可能であ
り、不良トランジスターの許容数の裕度を大きくするこ
とができる。
【００２２】実施例２ 図９から図１２は、本発明の実施例２のプロセスフロー
を示した断面図である。以下、図の順番に従って説明す
る。
【００２３】１…(図９参照)ガラス基板１上にＴｉ膜を
スパッタリング法により１００ｎｍ堆積し、通常のホト
リソグラフィ技術を用いてレジストマスクを形成し、前
記Ｔｉ膜の不要部分をエッチングしレジスト膜を除去し
て蓄積容量電極パターン１２を形成する。
【００２４】２…(図１０参照)前記基板上に、Ａｌ膜を
スパッタリング法により３００ｎｍ堆積し、通常のホト
リソグラフィ技術を用いてレジストマスクを作成し、不
要部分をエッチングした後レジストを除去して走査電極
２及び走査電極配線を形成し、同時に同一マスクで前記
蓄積容量電極パターン１２上に少なくとも一部が重なる
ように蓄積容量用共通電極配線１３を形成する。
【００２５】３…（図１１参照）水溶液中にて前記基板
を陽極側電極として設置し、Ｐｔ板を陰極側電極として
設置して走査電極配線と蓄積容量用共通電極配線１３に
電流を供給し、走査電極２及び走査電極配線と蓄積容量
用共通電極配線１３及び蓄積容量用共通電極配線１３よ
り電流を供給される蓄積容量電極１２を陽極酸化する。
その結果、走査電極２及び走査電極配線と蓄積容量用共
通電極配線１３の表面には第一の絶縁膜が形成され、酸
化された蓄積容量電極１２は透明導電膜となる。
【００２６】４…（図１２参照）前記基板を用いて、実
施例１の３以降の工程を行って薄膜トランジスターマト
リクスを作成する。
【００２７】この後配向膜などを形成して液晶表示装置
となるが、この後のディスプレーパネルの製造工程は本
発明の趣旨から外れるので省略する。
【００２８】実施例２においては、画質の向上を図るた
めの蓄積容量用電極を透明導電膜で形成しているため
に、開口率を向上することができる。また陽極酸化法を
用いて走査電極２及び走査電極配線表面に第一の酸化膜
を形成すると同時にＴｉ膜を酸化して透光性導電膜とし
ているため工程数は、従来の蓄積容量作成の工程数と比
べて増えることはない。
【００２９】実施例３ 図１３は本発明の実施例３の断面を示したものである。
【００３０】実施例３は実施例１または２において、走
査電極２及び走査電極配線と第一の絶縁膜３とゲート絶
縁膜４とａ−Ｓｉ層５とｎ＋ａ−Ｓｉ層６が形成された
基板上に、スパッタリング法によりＴｉ膜を１００ｎｍ
堆積し、通常のホトリソグラフィ技術を用いてレジスト
マスクを作成し不要部分をエッチングして、画像信号電
極配線８及びソース電極９を画素電極７と同じ金属材料
を用いて、同一のホトマスクを使用して作成したもので
ある。画素電極７作成後、絶縁保護膜パターン１０の作
成や画素電極を陽極酸化により透光性導電膜とする工程
は、実施例１又は２と同様の工程であるので説明は省略
する。また、この後配向膜などを形成して液晶表示装置
となるが、この後のディスプレーパネルの製造工程は本
発明の趣旨から外れるので省略する。
【００３１】実施例３においては実施例１又は２と比較
して、画像信号配線８とソース電極９の作成工程を、画
素電極７の作成工程とまとめて同時に行うためホトリソ
グラフィ工程を１工程削減することが可能である。
【００３２】実施例４ 図１４から図１６は、本発明の実施例４のプロセスフロ
ーを示した断面図である。実施例４は実施例１から３中
の、画素電極７と画像信号電極配線８及びソース電極９
の形成工程において、画像信号電極配線８とソース電極
９を、画素電極７を形成する金属の上に低抵抗金属を重
ねた少なくとも２層の積層膜で形成するように変更した
ものである。以下、図の順番に従って、製造方法を説明
する。
【００３３】１…(図１４参照)走査電極２及び走査電極
配線と第１の絶縁膜３とゲート絶縁膜４及び島状加工さ
れたａ−Ｓｉ層５とｎ＋ａ−Ｓｉ層６が形成された基板
に、スパッタリング法によりＴｉ膜を１００ｎｍ堆積
し、続けてＡｌ膜を４００ｎｍ堆積する。通常のホトリ
ソグラフィ技術を用いてレジストマスクを作成し、Ｔｉ
膜とＡｌ膜の積層膜の不要部分を一つのマスクでエッチ
ングし、ソース電極９と画素電極７が一つになったパタ
ーンと画像信号電極配線パターン８を作成する。 ２…（図１５参照）基板上にＣＶＤ法により窒化シリコ
ン膜を５０ｎｍ堆積し、ホトリソグラフィ技術を用いて
所定のパターンのレジストマスクを形成し、フッ素系ガ
スを用いてドライエッチングしてレジストを除去し金属
不透明画素電極７上に開口部を備えた絶縁保護膜１０を
形成する。前記絶縁保護膜１０をマスクとして画素電極
７のＡｌ膜１５をウェットエッチングし、レジストパタ
ーンを除去して絶縁膜の開口部分に画素電極７のＴｉ膜
を露出させる。
【００３４】３…（図１６参照）水溶液中に、前記基板
を陽極側電極として設置し、Ｐｔ板を陰極側電極として
設置して、基板中の薄膜トランジスターマトリクスの各
画像信号電極配線８を陽極に接続しＰｔ板を陰極に接続
する。基板中の各走査電極２に電圧を印加して各薄膜ト
ランジスターを駆動し、画像信号電極配線８より薄膜ト
ランジスターを介して、前記薄膜トランジスターに付随
する不透明金属画素電極７へ電流を供給し、陽極酸化し
てＴｉ酸化物とし透光性導電膜１１を得る。
【００３５】実施例４において、実施例３と同様工程低
減効果があると共に、低抵抗金属と積層して配線に用い
ることから、画像信号配線８の抵抗を低くすることがで
きる。
【００３６】また実施例４においては、画素電極を形成
するＴｉ膜と上層の絶縁膜である窒化シリコンとの間に
Ａｌ膜が挟まっていることから、窒化シリコンのフッ素
系ガスでのドライエッチングの際にＡｌ膜がバリア層と
して働き、Ｔｉ膜の損傷を防ぐ効果がある。
【００３７】実施例５ 図１７から図２０は本発明の実施例５のプロセスフロー
を示した断面図である。実施例５は実施例１から３にお
いて、画素電極７を形成する金属の上に他の陽極酸化可
能な金属を重ねた少なくとも２層の積層膜で、走査電極
２及び走査電極配線と画素電極７を形成し一つのホトマ
スクでパターンを作成するようにしたものである。以
下、図の順番に従って、製造方法を説明する。
【００３８】１…（図１７参照）ガラス基板１上に、ス
パッタリング法によりＴｉ膜１００ｎｍとＡｌ膜３００
ｎｍを堆積し、ホトリソグラフィ技術によりレジストマ
スクを形成し、塩素系ガスを用いてドライエッチングを
行い、レジストを除去して画素電極７と走査電極及び走
査電極配線２のパターンを作成する。水溶液中にて前記
基板を陽極側電極として設置し、Ｐｔ板を陰極側電極と
して設置して、走査電極２及び走査電極配線に電流を供
給して表面を陽極酸化法を用いて酸化し、第一の絶縁膜
３を形成する。この時、画素電極は酸化されない。
【００３９】２…（図１８参照）基板上に、窒化シリコ
ン膜を２００ｎｍとａ−Ｓｉ膜を１００ｎｍ、及びＰを
１％含んだａ−Ｓｉ膜を５０ｎｍとを、ＣＶＤ法により
堆積する。次に、通常のホトリソグラフィ技術を用いて
レジストマスクを形成し、ｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ
膜をエッチングして島状加工しａ−Ｓｉ層５とｎ＋ａ−
Ｓｉ層６を得る。レジストを除去した後、ホトリソグラ
フィ技術によりレジストマスクを形成し、窒化シリコン
膜をパターニングしゲート絶縁膜４を得る。 ３…（図１９参照）基板上にスパッタリング法を用いて
Ａｌ膜を４００ｎｍ堆積し、ホトリソグラフィ技術を用
いて所定のパターンのレジストマスクを形成しＡｌ膜を
エッチングして、次にレジストパターンを除去して画像
信号電極配線パターン８とソース電極パターン９を形成
する。基板上にＣＶＤ法により窒化シリコン膜を５００
ｎｍ堆積し、ホトリソグラフィ技術を用いて所定のパタ
ーンのレジストマスクを形成し、フッ素系ガスを用いて
窒化シリコン膜をドライエッチングし金属不透明画素電
極７上に開口部を備えた絶縁保護膜１０のパターンを形
成する。次に前記レジストパターンをそのまま用いて画
素電極７の開口部のＡｌ膜をウェットエッチングし、レ
ジストパターンを除去して絶縁保護膜の開口部分に画素
電極７のＴｉ膜を露出させる。
【００４０】４…（図２０参照）水溶液中に、前記基板
を陽極側電極として設置し、Ｐｔ板を陰極側電極として
設置して、基板中の薄膜トランジスターマトリクスの各
画像信号電極配線８を陽極に接続しＰｔ板を陰極に接続
する。基板中の各走査電極２に電圧を印加して各薄膜ト
ランジスターを駆動し、画像信号電極配線８より薄膜ト
ランジスターを介して、前記薄膜トランジスターに付随
する不透明金属画素電極７へ電流を供給し、陽極酸化し
てＴｉ酸化物とし透光性導電膜１１を得る。
【００４１】実施例５において、走査電極２及び走査電
極配線と同一ホトマスクで画素電極７を形成するため、
画素電極７を形成するためのホトリソグラフィ工程を省
略することができる。
【００４２】さらに、画素電極７はゲート絶縁膜４を挟
んで画像信号配線８と異層化されるため、隣接する画像
信号電極配線８との間隔を狭めることが可能であると共
に、表面に絶縁膜を持たない画像信号配線８との短絡不
良を低減できる。
【００４３】実施例６ 図２１から図２５は、本発明を正スタガー型薄膜トラン
ジスターマトリクスに適用した実施例６のプロセスフロ
ーを示した断面図である。以下図の順番に沿って説明す
る。
【００４４】１…(図２１参照)ガラス基板１上にＴｉ膜
をスパッタリング法を用いて１００ｎｍ堆積し、ホトリ
ソグラフィ技術を用いて所定のパターンのレジストマス
クを形成してＴｉ膜の不要部分のエッチングを行い、次
にレジストパターンを除去して不透明金属画素電極７の
パターンを形成する。
【００４５】２…（図２２参照）基板上にＡｌ膜をスパ
ッタリング法により４００ｎｍ堆積し、ＣＶＤ法により
Ｐを１％含んだａ−Ｓｉ膜を５０ｎｍを堆積する。次に
ホトリソグラフィ技術によりレジストマスクを作成し、
不要部分をエッチングしてｎ＋ａ−Ｓｉ層６のパターン
と画像信号電極配線８及びソース電極９を形成する。 ３…（図２３参照）基板上に、ａ−Ｓｉ膜を１００ｎｍ
及び窒化シリコン膜を２００ｎｍを、ＣＶＤ法により堆
積する。次に、通常のホトリソグラフィ技術を用いてレ
ジストマスクを形成し、ａ−Ｓｉ膜及び窒化シリコン膜
の不要部分をエッチングし、ａ−Ｓｉ層５とゲート絶縁
膜４を得る。
【００４６】４…（図２４参照）基板上にＡｌ膜をスパ
ッタリング法により３００ｎｍ堆積し、通常のホトリソ
グラフィ技術によりレジストマスクを作成し、Ａｌ膜の
不要部分をエッチングして走査電極２及び走査電極配線
を形成する。基板上にＣＶＤ法により窒化シリコン膜を
５００ｎｍ堆積し、ホトリソグラフィ技術を用いて所定
のパターンのレジストマスクを形成しエッチングして、
レジストパターンを除去し、前記金属不透明画素電極７
上に開口部を備えた絶縁保護膜１０のパターンを作成す
る。
【００４７】５…（図２５参照）水溶液中に、前記基板
を陽極側電極として設置し、Ｐｔ板を陰極側電極として
設置して、基板中の薄膜トランジスターマトリクスの各
画像信号電極配線８を陽極に接続しＰｔ板を陰極に接続
する。基板中の各走査電極に電圧を印加して各薄膜トラ
ンジスターを駆動し、画像信号電極配線８より薄膜トラ
ンジスターを介して、前記薄膜トランジスターに付随す
る不透明金属画素電極７へ電流を供給し、陽極酸化して
Ｔｉ酸化物とし透光性導電膜１１を得る。
【００４８】この後配向膜などを形成して液晶表示装置
となるが、この後のディスプレーパネルの製造工程は本
発明の趣旨から外れるので省略する。
【００４９】実施例６においては、半導体層を薄くする
ことができるという利点を持つ。
【００５０】実施例７ 図２６から図３０は本発明の実施例７を示す断面図であ
る。
【００５１】実施例７は、プレーナ型セルフアライン多
結晶シリコン薄膜トランジスターに本発明を適用したも
のである。
【００５２】１…（図２６参照）ガラス基板１上に多結
晶シリコン（以下ｐ−Ｓｉと略）膜１００ｎｍをＣＶＤ
法により堆積し、通常のホトリソグラフィ技術を用いて
レジストマスクを作成し、ｐ−Ｓｉ膜の不要部分をエッ
チングしてレジストを除去し、ｐ−Ｓｉ膜パターン１７
を形成する。基板上にＣＶＤ法を用いて、二酸化シリコ
ン膜を１００ｎｍとｐ−Ｓｉ膜を１００ｎｍ堆積し、通
常のホトリソグラフィ技術を用いてレジストマスクを作
成し、ｐ−Ｓｉ膜と二酸化シリコン膜の不要部分をエッ
チングしてレジストを除去し、走査電極２とゲート絶縁
膜４のパターンを形成する。次にＰを打ち込み、６００
度の熱処理を行ってｐ−Ｓｉ膜表面にｎ＋ａ−Ｓｉ層６
を形成する。
【００５３】２…（図２７参照）基板上にスパッタリン
グ法を用いてＴｉ膜を３００ｎｍ堆積し、通常のホトリ
ソグラフィ技術を用いてレジストマスクを作成し、Ｔｉ
膜の不要部分をエッチングしてレジストを除去し、ソー
ス電極９と一体となった画素電極７と画像信号電極配線
８のパターンを作成する。
【００５４】３…（図２８参照）基板上にＣＶＤ法を用
いて窒化シリコン膜２００ｎｍを堆積し、通常のホトリ
ソグラフィ技術を用いてレジストマスクを形成し窒化シ
リコンをエッチングしてレジストを除去し、ゲート電極
パターン２上に開口部を持つ層間絶縁物パターン１７を
作成する。基板上にスパッタリング法によりＡｌ膜を３
００ｎｍ堆積する。Ａｌ膜の不要部分をエッチングしレ
ジストを除去して、層間絶縁物１７の開口部を介して走
査電極２と接触する走査電極配線パターンを形成する。
【００５５】４…（図２９参照）基板上にＣＶＤ法を用
いて窒化シリコン膜５００ｎｍを堆積し、通常のホトリ
ソグラフィ技術を用いてレジストマスクを形成し窒化シ
リコンをエッチングしてレジストを除去し、画素電極パ
ターン７上に開口部を持つ絶縁保護膜パターン１０を作
成する。
【００５６】５…（図３０参照）水溶液中に、前記基板
を陽極側電極として設置し、Ｐｔ板を陰極側電極として
設置して、基板中の薄膜トランジスターマトリクスの各
画像信号電極配線８を陽極に接続しＰｔ板を陰極に接続
する。基板中の各走査電極２に電圧を印加して各薄膜ト
ランジスターを駆動し、画像信号電極配線８より薄膜ト
ランジスターを介して、前記薄膜トランジスターに付随
する不透明金属画素電極７へ電流を供給し、陽極酸化し
てＴｉ酸化物とし透光性導電膜１１を得る。
【００５７】実施例７では、画像信号電極配線８とソー
ス電極９及び画素電極７を同一の膜で構成し同じホトマ
スクでレジストマスクを作成しエッチングを行うため、
工程の短縮が図れる。
【００５８】実施例７では、画像信号電極配線８とソー
ス電極９及び画素電極７をＴｉ膜一層で形成すると説明
したが、Ｔｉ膜の上に他の金属を重ねた少なくとも２層
の積層膜でも、５の工程の前に画素電極７を形成する積
層膜のＴｉ膜上層の金属膜をエッチングにより除去する
工程を加えなければならないが、同様の効果が得られ
る。
【００５９】実施例８ 図３１から図３３は本発明を、画質向上のために付加容
量を設けた薄膜トランジスターマトリクスへ適用した実
施例８のプロセスフローを示した断面図である。以下、
図の順番に従って説明する。
【００６０】１…(図３１参照)ガラス基板１上にスパッ
タリング法を用いてＡｌ膜を３００ｎｍ堆積し、ホトリ
ソグラフィ技術を用いてレジストマスクを作成し、Ａｌ
膜の不要部分をエッチングしてレジストを除去し、走査
電極２と走査電極配線を作成する。次に、基板上にスパ
ッタリング法によりＴｉ膜を１００ｎｍ堆積し、ホトリ
ソグラフィ技術を用いてレジストマスクを作成し、Ｔｉ
膜の不要部分をエッチングしてレジストを除去し、一部
が走査電極配線パターンと重なった画素電極パターン７
を作成する。
【００６１】２…（図３２参照）水溶液中に、前記基板
を陽極側電極として設置し、Ｐｔ板を陰極側電極として
設置して、基板中の薄膜トランジスターマトリクスの各
走査電極配線を陽極に接続しＰｔ板を陰極に接続する。
走査電極配線に電流を供給して、走査電極及び走査電極
配線表面を陽極酸化し第一の絶縁膜３を形成する。同時
に、一部が走査電極配線と重なった画素電極も陽極酸化
されて金属酸化物透明画素電極となる。さらに陽極酸化
を続けると、画素電極下部の走査電極配線の表面も陽極
酸化されて酸化絶縁膜となり、画素電極と走査電極配線
との重なり部分で付加容量が形成される。
【００６２】３…(図３３参照)基板上にＣＶＤ法を用い
て、窒化シリコン膜２００ｎｍとａ−Ｓｉ膜１００ｎｍ
とｎ＋ａ−Ｓｉ膜５０ｎｍを堆積し、ホトリソグラフィ
技術を用いてレジストマスクを作成し、ｎ＋ａ−Ｓｉ膜
とａ−Ｓｉ膜を同一マスクで島状加工しレジストを除去
する。ホトリソグラフィ技術を用いてレジストマスクを
作成し、窒化シリコン膜の不要部分をエッチングしてレ
ジストを除去し、ゲート絶縁膜４を作成する。基板上に
Ａｌ膜をスパッタリング法を用いて４００ｎｍ堆積し、
ホトリソグラフィ技術を用いてレジストマスクを作成
し、Ａｌ膜の不要部分をエッチングしてレジストを除去
して、画像信号電極配線８とソース電極９を作成する。
基板上にＣＶＤ法を用いて、窒化シリコン膜５００ｎｍ
堆積し、ホトリソグラフィ技術を用いてレジストマスク
を作成し、窒化シリコン膜の不要部分をエッチングして
レジストを除去し、絶縁保護膜パターン１０を作成す
る。
【００６３】実施例８においては、走査電極配線の第一
の絶縁膜形成と同時に画素電極との間に付加容量を形成
するため、工程を増加させずに画質向上のための付加容
量を作成できる。
【００６４】実施例９ 図３４から図３５は、本発明の実施例９のプロセスフロ
ーを示した断面図である。実施例９は、本発明を金属／
絶縁物／金属ダイオードマトリクスを用いた液晶表示装
置に対して適用した例である。以下、図の順番に従って
説明する。
【００６５】１…（図３４参照）ガラス基板１上にスパ
ッタリング法を用いてＴａを２００ｎｍ堆積し、ホトリ
ソグラフィ技術を用いてレジストマスクを作成し、Ｔａ
膜の不要部分をエッチングしてレジストを除去し画像信
号電極配線パターン８を作成する。前記基板上に、スパ
ッタリング法を用いてＴｉを１００ｎｍ堆積し、ホトリ
ソグラフィ技術を用いてレジストマスクを作成し、Ｔｉ
膜の不要部分をエッチングしてレジストを除去し、少な
くとも一部が前記画像信号電極配線の上に重なった画素
電極パターン７を作成する。
【００６６】２…（図３５参照）水溶液中にて前記基板
を陽極側電極として設置し、Ｐｔ板を陰極側電極として
設置して画像信号電極配線８に電流を供給し、画像信号
電極配線表面を陽極酸化して絶縁酸化物を形成し、同時
に画素電極７を陽極酸化して透光性導電膜とする。酸化
を続けると、画素電極７の下の画像信号電極配線８の表
面に絶縁酸化物が形成され、画像信号電極配線８と画素
電極７との重なり部分に金属／絶縁物／金属ダイオード
が作成される。
【００６７】この後、配向膜などを形成して液晶表示装
置となるが、この後の工程は本発明の趣旨から外れるの
で省略する。
【００６８】実施例９においては、従来の金属／絶縁物
／金属ダイオードの作成に少なくとも３枚のホトマスク
が必要なのに対して、少なくとも２枚のホトマスクで画
素電極を含む非線形素子マトリクスを作成することがで
きるため、工程を短縮できる。
【００６９】実施例９においては、画像信号電極配線８
のみが遮光性であるため、従来より開口率を上げること
ができる。
【００７０】実施例１から８において、Ｔｉ膜を陽極酸
化法を用いて酸化して金属酸化物透明導電膜とすると説
明したが、Ｔｉの替わりにＩｎ，Ｓｎ，Ｚｎのいずれか
を用いても同様な効果が得られる。また、前記のＴｉ，
Ｉｎ，Ｓｎ，Ｚｎのいずれかに対して、価電子数が各々
一つ多い又は少ない陽極酸化可能な金属を添加した合金
を用いても同様な効果が得られる。走査電極及び走査電
極配線材料としてＡｌの替わりにＴａを用いても同様な
効果が得られる。
【００７１】実施例１から３及び５から８において、画
像信号電極配線及びソース電極の配線材料として実施例
で説明した以外の金属を用いても同様な効果が得られ
る。
【００７２】実施例３から７において、実施例２と同様
に蓄積容量を設けても同様の効果が得られる。
【００７３】実施例１から９において水溶液中で陽極酸
化を行うと説明したが、酸素プラズマ中で陽極酸化を行
った場合も同様の効果が得られる。
【００７４】
【発明の効果】以上説明したように本発明によれば、従
来の工程においては画素電極パターン作成時に金属酸化
物の状態の透明導電膜を加工していたため加工が難しい
のに対して、金属の状態で加工するためにパターニング
を容易に行えると共に、エッチング残渣が低減されるた
めに短絡不良の発生を減らすことができる。また、工程
を短縮することも可能である。
【図面の簡単な説明】
【図１】本発明を適用した薄膜トランジスターの断面図
である。
【図２】従来の薄膜トランジスターの断面図である。
【図３】本発明の実施例１のプロセスフローを示した断
面図である。
【図４】本発明の実施例１のプロセスフローを示した断
面図である。
【図５】本発明の実施例１のプロセスフローを示した断
面図である。
【図６】本発明の実施例１のプロセスフローを示した断
面図である。
【図７】本発明の実施例１のプロセスフローを示した断
面図である。
【図８】本発明の実施例１のプロセスフローを示した断
面図である。
【図９】本発明の実施例２のプロセスフローを示した断
面図である。
【図１０】本発明の実施例２のプロセスフローを示した
断面図である。
【図１１】本発明の実施例２のプロセスフローを示した
断面図である。
【図１２】本発明の実施例２のプロセスフローを示した
断面図である。
【図１３】本発明の実施例３を示した断面図である。
【図１４】本発明の実施例４のプロセスフローを示した
断面図である。
【図１５】本発明の実施例４のプロセスフローを示した
断面図である。
【図１６】本発明の実施例４のプロセスフローを示した
断面図である。
【図１７】本発明の実施例５のプロセスフローを示した
断面図である。
【図１８】本発明の実施例５のプロセスフローを示した
断面図である。
【図１９】本発明の実施例５のプロセスフローを示した
断面図である。
【図２０】本発明の実施例５のプロセスフローを示した
断面図である。
【図２１】本発明の実施例６のプロセスフローを示した
断面図である。
【図２２】本発明の実施例６のプロセスフローを示した
断面図である。
【図２３】本発明の実施例６のプロセスフローを示した
断面図である。
【図２４】本発明の実施例６のプロセスフローを示した
断面図である。
【図２５】本発明の実施例６のプロセスフローを示した
断面図である。
【図２６】本発明の実施例７のプロセスフローを示した
断面図である。
【図２７】本発明の実施例７のプロセスフローを示した
断面図である。
【図２８】本発明の実施例７のプロセスフローを示した
断面図である。
【図２９】本発明の実施例７のプロセスフローを示した
断面図である。
【図３０】本発明の実施例７のプロセスフローを示した
断面図である。
【図３１】本発明の実施例８のプロセスフローを示した
断面図である。
【図３２】本発明の実施例８のプロセスフローを示した
断面図である。
【図３３】本発明の実施例８のプロセスフローを示した
断面図である。
【図３４】本発明の実施例９のプロセスフローを示した
断面図である。
【図３５】本発明の実施例９のプロセスフローを示した
断面図である。
【符号の説明】
１…ガラス基板、２…走査電極、３…第一の絶縁膜、４
…ゲート絶縁膜、５…ａ−Ｓｉ層、６…ｎ＋ａ−Ｓｉ
層、７…画素電極、８…画像電極配線、９…ソース電
極、１０…絶縁保護膜、１１…金属酸化物透明導電膜、
１２…蓄積容量電極、１３…蓄積容量用共通配線、１４
…Ａｌ膜、１５…Ｔｉ膜、１６…ｐ−Ｓｉ層、１７…層
間絶縁膜。

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】マトリクス状に配置された複数個の画像信
    号電極配線と非線形素子と画素電極を備えた液晶表示装
    置において、金属酸化物透明導電膜の母材となる金属を
    用いて作成された金属不透明画素電極を、画像信号電極
    配線より電流を供給し陽極酸化法を用いて酸化して、金
    属酸化物透明画素電極とする工程を含むことを特徴とす
    る液晶表示装置の製造方法。
  2. 【請求項２】マトリクス状に配置された複数個の非線形
    素子と画像信号電極配線と画素電極を備えた液晶表示装
    置において、金属酸化物透明導電膜の母材となる金属を
    用いて作成された金属不透明画素電極に対し、前記金属
    不透明画素電極に付随する非線形素子を作動せしめて、
    画像電極配線より前記非線形素子を介して電流を供給し
    て、陽極酸化法を用いて前記金属不透明画素電極を酸化
    し金属酸化物透明画素電極とする工程を含むことを特徴
    とする液晶表示装置の製造方法。
  3. 【請求項３】マトリクス状に配置された複数個の非線形
    素子と画像信号電極配線と金属酸化物透明画素電極を備
    えた液晶表示装置において、各々の画素電極は金属酸化
    物透明導電膜で形成された部分と、前記金属酸化物透明
    導電膜の母材となる金属で形成された部分とで構成され
    ることを特徴とする液晶表示装置。
  4. 【請求項４】マトリクス状に配置された複数個の非線形
    素子と画像信号電極配線と金属酸化物透明画素電極と金
    属酸化物透明導電膜よりなる蓄積容量を備えた液晶表示
    装置において、補助容量用共通配線が補助容量電極の上
    層に位置し、前記補助容量用電極パターンのうち少なく
    とも前記補助容量用共通配線下部の部分は金属酸化物透
    明補助容量電極の母材となる金属で形成されることを特
    徴とする液晶表示装置。
  5. 【請求項５】マトリクス状に配置された複数個の薄膜ト
    ランジスターと画像信号電極配線と金属酸化物透明画素
    電極と付加容量を備えた液晶表示装置において、金属酸
    化物透明画素電極が走査電極配線の一部分の上層に位置
    するように重なり、走査電極配線表面の走査電極配線を
    形成する金属を母材とする酸化絶縁物の膜厚は、前記画
    素電極の下に位置する部分の膜厚が他の部分よりも薄い
    ことを特徴とする液晶表示装置。
  6. 【請求項６】マトリクス状に複数個の薄膜トランジスタ
    ーと画像信号電極配線と走査電極配線と画素電極と、画
    素電極と絶縁膜を介して対向する蓄積容量電極及び蓄積
    容量用共通線を備えた液晶表示装置において、以下の工
    程を含むことを特徴とする液晶表示装置の製造方法。 （Ａ）金属酸化物透明導電膜の母材となる金属を用い
    て、所定の金属不透明蓄積容量電極パターンを作成する
    工程。 （Ｂ）蓄積容量用共通配線パターンを、前記金属不透明
    蓄積容量電極の上に少なくとも一部が重なるように作成
    する工程。 （Ｃ）走査電極配線と蓄積容量用共通配線に電流を供給
    し、陽極酸化法を用いて前記金属不透明蓄積容量電極を
    酸化し、金属酸化物透明蓄積容量電極とすると同時に、
    走査電極配線表面を陽極酸化法により酸化して、走査電
    極配線表面に酸化絶縁物を形成する工程。
  7. 【請求項７】複数個の逆スタガー型薄膜トランジスター
    と画像信号電極配線と走査電極配線と画素電極と、画素
    電極と絶縁膜を介して対向配置された蓄積容量電極及び
    蓄積容量用共通配線をマトリクス状に備えた液晶表示装
    置において、以下の工程を含むことを特徴とする液晶表
    示装置の製造方法。 （Ａ）走査電極配線と蓄積容量用共通配線パターンを作
    成する工程。 （Ｂ）金属酸化物透明導電膜の母材となる金属を用い
    て、蓄積容量用共通配線の上に重なるように金属不透明
    蓄積容量電極を作成する工程。 （Ｃ）蓄積容量用共通配線より電流を供給し、陽極酸化
    法を用いて前記金属不透明蓄積容量電極を酸化し、金属
    酸化物透明蓄積容量電極とすると同時に、走査電極配線
    へも電流を供給し陽極酸化法により表面を酸化して、金
    属酸化物絶縁膜を形成する工程。
  8. 【請求項８】複数個の逆スタガー型薄膜トランジスター
    と画像信号電極配線と走査電極配線と画素電極及び、隣
    接する走査電極配線と画素電極が絶縁膜を介して対向配
    置されて形成される付加容量をマトリクス状に備えた液
    晶表示装置において、以下の工程を含むことを特徴とす
    る液晶表示装置の製造方法。 （Ａ）走査電極配線パターンを作成する工程。 （Ｂ）透明金属酸化物導電膜の母材となる金属を用い
    て、前記走査電極配線の上に重なるように不透明金属画
    素電極を形成する工程。 （Ｃ）走査電極配線より電流を供給し陽極酸化法を用い
    て、前記不透明金属画素電極を酸化し透明金属酸化物画
    素電極とすると同時に、走査電極配線表面を陽極酸化法
    により酸化して、前記走査電極配線を形成している金属
    を母材とする金属酸化物絶縁膜となさしめ、付加容量を
    形成する工程。
  9. 【請求項９】請求項２又は３において、非線形素子は薄
    膜トランジスターであり、ソース電極と画像信号電極配
    線が、画素電極を形成する金属で作成されていることを
    特徴とする液晶表示装置の製造方法。
  10. 【請求項１０】請求項２又は３において、非線形素子は
    薄膜トランジスターであり、ソース電極と画像信号電極
    配線が、画素電極を形成する金属膜と他の金属の少なく
    とも２層で形成されていることを特徴とする液晶表示装
    置の製造方法。
  11. 【請求項１１】請求項２又は３において、非線形素子は
    薄膜トランジスターであり、走査電極配線が画素電極を
    形成する金属と他の金属の少なくとも２層で形成されて
    いることを特徴とする液晶表示装置の製造方法。
  12. 【請求項１２】請求項２又は３において、非線形素子が
    金属／絶縁物／金属構造のダイオードであることを特徴
    とする液晶表示装置の製造方法。
  13. 【請求項１３】請求項２，３，９，１０又は１１におい
    て、非線形素子が正スタガー型薄膜トランジスターであ
    ることを特徴とする液晶表示装置。
  14. 【請求項１４】請求項２，３，９，１０又は１１におい
    て、非線形素子が逆スタガー型薄膜トランジスターであ
    ることを特徴とする液晶表示装置。
  15. 【請求項１５】請求項２，３，９，１０又は１１におい
    て、非線形素子がプレーナー型薄膜トランジスターであ
    ることを特徴とする液晶表示装置。
  16. 【請求項１６】請求項１から１５のいずれか１項におい
    て、透明金属酸化物導電膜の母材となる金属が、Ｔｉ，
    Ｓｎ，Ｉｎ，Ｚｎのいずれかであることを特徴とする液
    晶表示装置。
  17. 【請求項１７】請求項１から１６のいずれか１項におい
    て、透明金属酸化物導電膜の母材となる金属は、その主
    成分である金属に、前記金属よりも価電子数が一つ多い
    または一つ少ない陽極酸化可能な金属を、添加したもの
    であることを特徴とする液晶表示装置。
  18. 【請求項１８】請求項１７において、金属酸化物透明導
    電膜の母材となる金属がＴｉであり、添加する金属が、
    Ｖ，Ｎｂ，Ｔａ，Ａｌ，Ｇａ，Ｉｎのうちの少なくとも
    一つであることを特徴とする液晶表示装置。
  19. 【請求項１９】請求項１７において、金属酸化物透明導
    電膜の母材となる金属がＺｎであり、添加する金属が、
    Ａｌ，Ｇａ，Ｉｎのうちの少なくとも一つであることを
    特徴とする液晶表示装置。
  20. 【請求項２０】請求項１７において、金属酸化物透明導
    電膜の母材となる金属がＳｎであり、添加する金属が、
    Ａｌ，Ｇａ，Ｉｎ，Ｖ，Ｎｂ，Ｔａのうちの少なくとも
    一つであることを特徴とする液晶表示装置。
  21. 【請求項２１】請求項１７において、金属酸化物透明導
    電膜の母材となる金属がＩｎであり、添加する金属が、
    Ｓｎ，Ｚｎ，Ｔｉ，Ｚｒ，Ｈｆのうちの少なくとも一つ
    であることを特徴とする液晶表示装置。
  22. 【請求項２２】請求項１から２１のいずれか１項におい
    て、陽極酸化が酸素プラズマ雰囲気中で行われることを
    特徴とする液晶表示装置の製造方法。
JP24301592A 1992-09-11 1992-09-11 液晶表示装置とその製造方法 Pending JPH0695147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24301592A JPH0695147A (ja) 1992-09-11 1992-09-11 液晶表示装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24301592A JPH0695147A (ja) 1992-09-11 1992-09-11 液晶表示装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH0695147A true JPH0695147A (ja) 1994-04-08

Family

ID=17097617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24301592A Pending JPH0695147A (ja) 1992-09-11 1992-09-11 液晶表示装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH0695147A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414345B1 (en) 1994-06-13 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including active matrix circuit
JP2008033317A (ja) * 2006-07-27 2008-02-14 Samsung Electronics Co Ltd 表示基板、その製造方法、及びその表示基板を製造するためのマスク
US7567309B2 (en) 2005-03-09 2009-07-28 Seiko Epson Corporation Pixel electrodes and switching elements formed on same substrate in openings of insulating film formed on the substrate
CN102314029A (zh) * 2010-07-06 2012-01-11 三星移动显示器株式会社 液晶显示面板及其制造方法
WO2013017088A1 (zh) * 2011-08-02 2013-02-07 北京京东方光电科技有限公司 液晶显示面板及液晶显示器
JP2015179249A (ja) * 2013-11-28 2015-10-08 株式会社半導体エネルギー研究所 表示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414345B1 (en) 1994-06-13 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including active matrix circuit
US6566684B1 (en) 1994-06-13 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit having a TFT with pixel electrode as auxiliary capacitor
US7161178B2 (en) 1994-06-13 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch
US7479657B2 (en) 1994-06-13 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including active matrix circuit
US7567309B2 (en) 2005-03-09 2009-07-28 Seiko Epson Corporation Pixel electrodes and switching elements formed on same substrate in openings of insulating film formed on the substrate
JP2008033317A (ja) * 2006-07-27 2008-02-14 Samsung Electronics Co Ltd 表示基板、その製造方法、及びその表示基板を製造するためのマスク
CN102314029A (zh) * 2010-07-06 2012-01-11 三星移动显示器株式会社 液晶显示面板及其制造方法
WO2013017088A1 (zh) * 2011-08-02 2013-02-07 北京京东方光电科技有限公司 液晶显示面板及液晶显示器
US9176346B2 (en) 2011-08-02 2015-11-03 Beijing Boe Optoelectronics Technology Co., Ltd. Liquid crystal display panel and liquid crystal display comprising auxiliary electrode and gate wiring connected in parallel
JP2015179249A (ja) * 2013-11-28 2015-10-08 株式会社半導体エネルギー研究所 表示装置

Similar Documents

Publication Publication Date Title
US6310669B1 (en) TFT substrate having connecting line connect to bus lines through different contact holes
KR100340308B1 (ko) 표시패널 및 그 제조방법
KR100287666B1 (ko) 액티브매트릭스기판
JPH11202365A (ja) 液晶表示パネル及びその製造方法
JP4166300B2 (ja) 液晶表示装置の製造方法
JPH095786A (ja) Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
JPH0695147A (ja) 液晶表示装置とその製造方法
JPH11242241A (ja) 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法
KR100241721B1 (ko) 액정표시소자 및 그 제조방법
JPH06102528A (ja) 薄膜トランジスタマトリックスの製造方法
JPH05165059A (ja) 薄膜トランジスタの製造方法
JPH0713180A (ja) 液晶表示装置
JPH10170951A (ja) 液晶表示装置の製造方法
JP3085305B2 (ja) 液晶表示装置の製造方法
JP2752983B2 (ja) 液晶表示用薄膜トランジスタの製造方法
JPH07325321A (ja) 液晶表示装置の製造方法
JPH095785A (ja) Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
JPH0815733A (ja) 薄膜トランジスタパネルとその製造方法
JPH05150268A (ja) 薄膜トランジスタパネルの製造方法
JPH08110528A (ja) アクティブマトリックスパネルおよびその製造方法
JP2775883B2 (ja) 薄膜トランジスタマトリクスの製造方法
JPH06273782A (ja) 液晶表示装置の製造方法
KR100372305B1 (ko) 액정표시장치의박막트랜지스터기판및그제조방법
JPH06118449A (ja) Ｍｉｍ型非線形素子の製造方法
JP2980803B2 (ja) 金属配線の形成方法