JPH0629510A - Ｔｆｔ駆動イメージセンサおよびその製造方法 - Google Patents
Ｔｆｔ駆動イメージセンサおよびその製造方法Info
- Publication number
- JPH0629510A JPH0629510A JP3294849A JP29484991A JPH0629510A JP H0629510 A JPH0629510 A JP H0629510A JP 3294849 A JP3294849 A JP 3294849A JP 29484991 A JP29484991 A JP 29484991A JP H0629510 A JPH0629510 A JP H0629510A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- layer
- photodiode
- image sensor
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 基板上にＴＦＴとフォトダイオードからなる
センサを設けたイメージセンサ製造時のセンサの光電変
換層をエッチングする際にＴＦＴのバリアメタルがエッ
チングされることによって生じる歩留まりの低下を防
ぐ。 【構成】 同一の透明絶縁性基板１上に、ソース・ドレ
イン電極への拡散防止層とフォトダイオードの下部電極
とがチタンからなる共通の金属層７で形成されているＴ
ＦＴとフォトダイオードが形成されたＴＦＴ駆動イメー
ジセンサにおいて、金属層７の表面を、フォトダイオー
ド形成部およびＴＦＴのソース・ドレイン電極への拡散
防止層の部分を除いて酸化した。
センサを設けたイメージセンサ製造時のセンサの光電変
換層をエッチングする際にＴＦＴのバリアメタルがエッ
チングされることによって生じる歩留まりの低下を防
ぐ。 【構成】 同一の透明絶縁性基板１上に、ソース・ドレ
イン電極への拡散防止層とフォトダイオードの下部電極
とがチタンからなる共通の金属層７で形成されているＴ
ＦＴとフォトダイオードが形成されたＴＦＴ駆動イメー
ジセンサにおいて、金属層７の表面を、フォトダイオー
ド形成部およびＴＦＴのソース・ドレイン電極への拡散
防止層の部分を除いて酸化した。
Description
【０００１】
【産業上の技術分野】本発明は良好なフォトダイオード
特性を有し、かつ高歩留りを実現するＴＦＴ駆動イメー
ジセンサおよびその製造方法に関するものである。
特性を有し、かつ高歩留りを実現するＴＦＴ駆動イメー
ジセンサおよびその製造方法に関するものである。
【０００２】
【従来の技術】水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）を用いた薄膜電界効果トランジスタ（ＴＦＴ）
により駆動されるリニアイメージセンサの従来の構造を
図３に示して説明する。従来のイメージセンサは、ガラ
スなどの透明絶縁性基板１の上に駆動薄膜トランジスタ
（ＴＦＴ）と、フォトダイオードからなるセンサが構成
されている。ＴＦＴは、クロム（Ｃｒ）などの導電性金
属からなるゲート電極２の上にＳｉＮ2からなるゲート
絶縁膜３、水素化アモルファスシリコン（ａ−Ｓｉ：
Ｈ）からなる半導体膜４、ＳｉＮｘからなるチャネル保
護膜５が設けられ、この上にゲートおよびソースとなる
ｎ型不純物を高濃度に拡散した水素化アモルファスシリ
コン（ｎ（＋）ａ−Ｓｉ：Ｈ）層からなる半導体膜６、
Ｃｒからなるバリアメタル層７が設けられて構成されて
いる。一方センサは、ＴＦＴを構成するＣｒからなるバ
リアメタル層７の上にフォトセンサ用水素化アモルファ
スシリコン（ａ−Ｓｉ：Ｈ）からなる光電変換層８、酸
化インジウム・錫（ＩＴＯ）からなる透明電極９が順次
積層されて構成されている。
ｉ：Ｈ）を用いた薄膜電界効果トランジスタ（ＴＦＴ）
により駆動されるリニアイメージセンサの従来の構造を
図３に示して説明する。従来のイメージセンサは、ガラ
スなどの透明絶縁性基板１の上に駆動薄膜トランジスタ
（ＴＦＴ）と、フォトダイオードからなるセンサが構成
されている。ＴＦＴは、クロム（Ｃｒ）などの導電性金
属からなるゲート電極２の上にＳｉＮ2からなるゲート
絶縁膜３、水素化アモルファスシリコン（ａ−Ｓｉ：
Ｈ）からなる半導体膜４、ＳｉＮｘからなるチャネル保
護膜５が設けられ、この上にゲートおよびソースとなる
ｎ型不純物を高濃度に拡散した水素化アモルファスシリ
コン（ｎ（＋）ａ−Ｓｉ：Ｈ）層からなる半導体膜６、
Ｃｒからなるバリアメタル層７が設けられて構成されて
いる。一方センサは、ＴＦＴを構成するＣｒからなるバ
リアメタル層７の上にフォトセンサ用水素化アモルファ
スシリコン（ａ−Ｓｉ：Ｈ）からなる光電変換層８、酸
化インジウム・錫（ＩＴＯ）からなる透明電極９が順次
積層されて構成されている。
【０００３】これらのＴＦＴおよびセンサの上に層間絶
縁膜１０を着膜し、配線用のコンタクトホールを開け
て、アルミニウム（Ａｌ）からなる配線１１が行なわ
れ、この上をパッシベーッション膜１２で覆って、イメ
ージセンサが作られている。この様なイメージセンサで
は例えば H.Ito et al,proc.Int.Topical conf.ona-Si:
H Devices and Tech,PP221ー224(1988) に示されるよう
に、ゲート電極２およびバリアメタル７にはＣｒを用い
てきたが、Ｃｒは電蝕により溶融をおこす等信頼性を大
きく低下させるという問題があった。
縁膜１０を着膜し、配線用のコンタクトホールを開け
て、アルミニウム（Ａｌ）からなる配線１１が行なわ
れ、この上をパッシベーッション膜１２で覆って、イメ
ージセンサが作られている。この様なイメージセンサで
は例えば H.Ito et al,proc.Int.Topical conf.ona-Si:
H Devices and Tech,PP221ー224(1988) に示されるよう
に、ゲート電極２およびバリアメタル７にはＣｒを用い
てきたが、Ｃｒは電蝕により溶融をおこす等信頼性を大
きく低下させるという問題があった。
【０００４】そこでＣｒに代わってゲート電極にタンタ
ル（Ｔａ）、バリアメタルにチタン（Ｔｉ）が適用可能
であることを確認し適用したが、センサー部のフォトセ
ンサ用ａ−Ｓｉ８のドライエッチングの際Ｔｉとの選択
比が大きくない為に、Ｔｉまでエッチングされてしまう
という問題があった。
ル（Ｔａ）、バリアメタルにチタン（Ｔｉ）が適用可能
であることを確認し適用したが、センサー部のフォトセ
ンサ用ａ−Ｓｉ８のドライエッチングの際Ｔｉとの選択
比が大きくない為に、Ｔｉまでエッチングされてしまう
という問題があった。
【０００５】この問題を解決するために、平成２年１０
月１８日に出願された特願平２−２７７８１２号に開示
される様に、バリア層７をチタン層の上にタンタル層を
重ねたＴａ／Ｔｉの積層構造にすることによって選択比
を向上させることが提案されたが、これによってもまだ
充分とはいえない。
月１８日に出願された特願平２−２７７８１２号に開示
される様に、バリア層７をチタン層の上にタンタル層を
重ねたＴａ／Ｔｉの積層構造にすることによって選択比
を向上させることが提案されたが、これによってもまだ
充分とはいえない。
【０００６】また、バリアメタル７の上にさらにバリア
保護層を設けセンサの光電変換層８を形成するセンター
部のみを開口するというシーケンスも考えられるが、こ
のバリア層はバリアメタルに対して選択的にエッチング
できない為にバリアメタルの１０００Å〜２０００Åよ
り充分薄くしなければならず、この為に、バリア層にピ
ンホールが多数存在してしまい、歩留りを高くすること
が期待できないでいた。
保護層を設けセンサの光電変換層８を形成するセンター
部のみを開口するというシーケンスも考えられるが、こ
のバリア層はバリアメタルに対して選択的にエッチング
できない為にバリアメタルの１０００Å〜２０００Åよ
り充分薄くしなければならず、この為に、バリア層にピ
ンホールが多数存在してしまい、歩留りを高くすること
が期待できないでいた。
【０００７】
【発明が解決しようとする課題】透光基板上にＴＦＴと
フォトダイオードからなるセンサを設けたイメージセン
サにおいて、センサのアモルファスシリコンからなる光
電変換層をエッチングする際にＴＦＴのバリアメタルが
エッチングされてしまうことによって生じる歩留まりの
低下を防ぐ。
フォトダイオードからなるセンサを設けたイメージセン
サにおいて、センサのアモルファスシリコンからなる光
電変換層をエッチングする際にＴＦＴのバリアメタルが
エッチングされてしまうことによって生じる歩留まりの
低下を防ぐ。
【０００８】
【課題を解決するための手段】ＴＦＴのバリアメタルの
Ｔｉ表面を酸化してＦ系のドライエッチングによるエッ
チングレートを極めて遅くすることにより、センサの光
電変換層を形成するａ−Ｓｉとのエッチング選択比を向
上させ、プロセスマージンを大きくし、歩留りの向上を
実現させる。
Ｔｉ表面を酸化してＦ系のドライエッチングによるエッ
チングレートを極めて遅くすることにより、センサの光
電変換層を形成するａ−Ｓｉとのエッチング選択比を向
上させ、プロセスマージンを大きくし、歩留りの向上を
実現させる。
【０００９】
【作用】ａ−Ｓｉのドライエッチングに対し、酸化チタ
ン（ＴｉＯｘ）層は強い耐性を示す。従って下部電極と
なるＴｉ表面を酸化することによりａ−Ｓｉとの選択比
を大きくできる。ＴＦＴのソースおよびドレイン部のバ
リアメタルとなるＴｉ表面は上層配線層と電気的に接続
しなければならず、またフォトダイオードの光電変換層
の下部も下部電極となるＴｉ表面と接していなければな
らない。しかしＴＦＴのソースおよびドレイン部は酸化
しておかないとａ−Ｓｉのドライエッチング時にエッチ
ングされてしまう恐れがあるので、１度酸化を行いコン
タクトをとる時点で、バッファードフッ酸で酸化膜を除
去するか、アルゴン（Ａｒ）等により逆スパッタリング
を行なって酸化膜を除去する。また、フォトダイオード
の光電変換層の下部を酸化を行なう前にレジストで覆っ
ておく必要がある。
ン（ＴｉＯｘ）層は強い耐性を示す。従って下部電極と
なるＴｉ表面を酸化することによりａ−Ｓｉとの選択比
を大きくできる。ＴＦＴのソースおよびドレイン部のバ
リアメタルとなるＴｉ表面は上層配線層と電気的に接続
しなければならず、またフォトダイオードの光電変換層
の下部も下部電極となるＴｉ表面と接していなければな
らない。しかしＴＦＴのソースおよびドレイン部は酸化
しておかないとａ−Ｓｉのドライエッチング時にエッチ
ングされてしまう恐れがあるので、１度酸化を行いコン
タクトをとる時点で、バッファードフッ酸で酸化膜を除
去するか、アルゴン（Ａｒ）等により逆スパッタリング
を行なって酸化膜を除去する。また、フォトダイオード
の光電変換層の下部を酸化を行なう前にレジストで覆っ
ておく必要がある。
【００１０】Ｔｉ層を酸化する手法として、プラズマ酸
化、陽極酸化、ＵＶ照射等の通常の酸化方法が用いられ
る。Ｔｉ表面を酸化した後、レジストを除去し、常法に
よってａ−Ｓｉ、ＩＴＯを着膜し、ＰＬＰ（フォトリソ
プロセス）によってＩＴＯ、ａ−Ｓｉをエッチングす
る。この際、ドライエッチングに曝されるＴｉのＴｉＯ
ｘが保護層として働きａ−Ｓｉのドライエッチングに耐
え、Ｔｉは所望の厚さを維持できる。
化、陽極酸化、ＵＶ照射等の通常の酸化方法が用いられ
る。Ｔｉ表面を酸化した後、レジストを除去し、常法に
よってａ−Ｓｉ、ＩＴＯを着膜し、ＰＬＰ（フォトリソ
プロセス）によってＩＴＯ、ａ−Ｓｉをエッチングす
る。この際、ドライエッチングに曝されるＴｉのＴｉＯ
ｘが保護層として働きａ−Ｓｉのドライエッチングに耐
え、Ｔｉは所望の厚さを維持できる。
【００１１】
【実施例】図１に本発明によって得られるイメージセン
サの構造を説明し、図４に本発明の製造方法の工程を説
明する。本発明によって得られるイメージセンサの構造
は、図１に示されるように従来のイメージセンサとはＴ
ＦＴのソースとドレイン部のバリアメタル７およびセン
サの下部電極７にＴｉを用いたこと、およびこれらの部
分の電気的接続を必要とする部分、すなわち、センサの
下部電極となる部分およびＴＦＴのソース・ドレイン電
極への拡散素子層の配線電極と接続される部分以外の個
所にＴｉの表面を酸化した層１５を有している点でのみ
相違しており、他の部分は、図３に示す従来のイメージ
センサと同様の構造を有している。
サの構造を説明し、図４に本発明の製造方法の工程を説
明する。本発明によって得られるイメージセンサの構造
は、図１に示されるように従来のイメージセンサとはＴ
ＦＴのソースとドレイン部のバリアメタル７およびセン
サの下部電極７にＴｉを用いたこと、およびこれらの部
分の電気的接続を必要とする部分、すなわち、センサの
下部電極となる部分およびＴＦＴのソース・ドレイン電
極への拡散素子層の配線電極と接続される部分以外の個
所にＴｉの表面を酸化した層１５を有している点でのみ
相違しており、他の部分は、図３に示す従来のイメージ
センサと同様の構造を有している。
【００１２】本発明の製造工程を図４によって説明す
る。透明絶縁性基板１上にタンタル（Ｔａ）等の導電性
金属を１０００Å程度の厚さに着膜し、ゲート電極２の
形状にパターンニングする（図４（ａ））。次いで、プ
ラズマＣＶＤ等によりゲート絶縁膜３となるＳｉＮｘ、
半導体膜４となるａ−Ｓｉ：Ｈ、チャネル保護膜５とな
るＳｉＮｘを連続着膜する（図４（ｂ））。この上にレ
ジストを塗布し基板方向から露光を行い、ゲート電極２
と同様のレジストパターン１３を形成し、チャネル保護
膜５をエッチングする（図４（ｃ））。レジストパター
ン１３を除去した後ｎ型不純物を高濃度に拡散した水素
化アモルファスシリコンからなる半導体膜、バリアメタ
ル７となるＴｉを１５００Å着膜する（図４（ｄ））。
センサの光電変換層８と接する部分にＴｉ酸化不要部保
護レジスト１４を通常のパターンニングの手法によって
形成し、陽極酸化、プラズマ酸化等の通常の酸化手法に
よってＴｉ表面を酸化する（図４（ｅ））。Ｔｉ酸化膜
の厚さは、５０Å〜５００Åである事が望ましい。図２
に示すように陽極酸化は酸化電圧で決まる膜厚に達する
までは定電流で酸化を行えば膜厚を時間で制御でき、プ
ラズマ酸化は放電パワーを一定にすれば、膜厚を時間で
制御できる。本実施例では、陽極酸化を行い、１００Å
のＴｉＯｘを得ている。
る。透明絶縁性基板１上にタンタル（Ｔａ）等の導電性
金属を１０００Å程度の厚さに着膜し、ゲート電極２の
形状にパターンニングする（図４（ａ））。次いで、プ
ラズマＣＶＤ等によりゲート絶縁膜３となるＳｉＮｘ、
半導体膜４となるａ−Ｓｉ：Ｈ、チャネル保護膜５とな
るＳｉＮｘを連続着膜する（図４（ｂ））。この上にレ
ジストを塗布し基板方向から露光を行い、ゲート電極２
と同様のレジストパターン１３を形成し、チャネル保護
膜５をエッチングする（図４（ｃ））。レジストパター
ン１３を除去した後ｎ型不純物を高濃度に拡散した水素
化アモルファスシリコンからなる半導体膜、バリアメタ
ル７となるＴｉを１５００Å着膜する（図４（ｄ））。
センサの光電変換層８と接する部分にＴｉ酸化不要部保
護レジスト１４を通常のパターンニングの手法によって
形成し、陽極酸化、プラズマ酸化等の通常の酸化手法に
よってＴｉ表面を酸化する（図４（ｅ））。Ｔｉ酸化膜
の厚さは、５０Å〜５００Åである事が望ましい。図２
に示すように陽極酸化は酸化電圧で決まる膜厚に達する
までは定電流で酸化を行えば膜厚を時間で制御でき、プ
ラズマ酸化は放電パワーを一定にすれば、膜厚を時間で
制御できる。本実施例では、陽極酸化を行い、１００Å
のＴｉＯｘを得ている。
【００１３】常法によって保護レジスト１４を除去した
（図４（ｆ））後、センサの光電変換層となるａ−Ｓ
ｉ：Ｈ８をｎ型不純物を高濃度に拡散した層−真性アモ
ルファスの層−Ｐ型不純物を高濃度に拡散した層（ｎ＋
／ｉ／Ｐ＋）の順に着膜し、続いて透明導電膜９となる
ＩＴＯなどを着膜し、パターンニングしてセンサを形成
する（図４（ｇ））。この時ａ−Ｓｉ８のドライエッチ
ングはＴｉＯｘ１５で停止するので光電変換層を充分に
オーバーエッチングすることが可能となる。この後Ｔｉ
７、ｎ型不純物を高濃度に拡散した水素化アモルファス
シリコン層４、真性アモルファスシリコン（ｉ＋ａ−Ｓ
ｉ：Ｈ）層６をパターンニングしＴＦＴを形成する（図
４（ｈ））。次いで、ポリイミドからなる層間絶縁膜１
０を着膜し、ＴＦＴのソースおよびドレイン部ならびに
センサの透明電極９を取り出すコンタクトホールをパタ
ーンニング後、配線電極１１であるＡｌ着膜前にＴＦＴ
のソース・ドレイン部のコンタクトホールの下のＴｉＯ
ｘを除去する。この方法としてはバッファードフッ酸に
よるライトエッチング、もしくはＡｒによる逆スパッタ
リングがあり、どちらもＴｉも同様にエッチングされる
が、Ｔｉの１５００Åに対し、ＴｉＯｘは１００Åと充
分薄いので問題はない。その後Ａｌを着膜し、配線をパ
ターンニングした後、保護膜１２を着膜パターンニング
し、ＴＦＴ駆動イメージセンサを完成する。
（図４（ｆ））後、センサの光電変換層となるａ−Ｓ
ｉ：Ｈ８をｎ型不純物を高濃度に拡散した層−真性アモ
ルファスの層−Ｐ型不純物を高濃度に拡散した層（ｎ＋
／ｉ／Ｐ＋）の順に着膜し、続いて透明導電膜９となる
ＩＴＯなどを着膜し、パターンニングしてセンサを形成
する（図４（ｇ））。この時ａ−Ｓｉ８のドライエッチ
ングはＴｉＯｘ１５で停止するので光電変換層を充分に
オーバーエッチングすることが可能となる。この後Ｔｉ
７、ｎ型不純物を高濃度に拡散した水素化アモルファス
シリコン層４、真性アモルファスシリコン（ｉ＋ａ−Ｓ
ｉ：Ｈ）層６をパターンニングしＴＦＴを形成する（図
４（ｈ））。次いで、ポリイミドからなる層間絶縁膜１
０を着膜し、ＴＦＴのソースおよびドレイン部ならびに
センサの透明電極９を取り出すコンタクトホールをパタ
ーンニング後、配線電極１１であるＡｌ着膜前にＴＦＴ
のソース・ドレイン部のコンタクトホールの下のＴｉＯ
ｘを除去する。この方法としてはバッファードフッ酸に
よるライトエッチング、もしくはＡｒによる逆スパッタ
リングがあり、どちらもＴｉも同様にエッチングされる
が、Ｔｉの１５００Åに対し、ＴｉＯｘは１００Åと充
分薄いので問題はない。その後Ａｌを着膜し、配線をパ
ターンニングした後、保護膜１２を着膜パターンニング
し、ＴＦＴ駆動イメージセンサを完成する。
【００１４】
【発明の効果】センサの光電変換層のａ−Ｓｉをエッチ
ングする際エッチングがＴｉ表面のＴｉＯｘで停止する
ので、プロセスマージンを大きくとれ、ａ−Ｓｉに充分
なオーバーエッチングが行える。また、製品の歩留りが
向上する。バリアメタル７を構成するＴｉを酸化するに
当たっては、センサの光電変換層８に接触する部分をレ
ジスト１３で保護して行うのでセンサの特性が低下する
ことがなく、ＴＦＴのソース、ドレインは配線導電膜１
１を着膜する前にＢＨＦ処理あるいはＡｒ等による逆ス
パッタリングを行うことによりコンタクトホール底部の
酸化チタン膜（ＴｉＯｘ）を除去してから配線を形成す
るのでコンタクト抵抗が上昇する問題は生じない。
ングする際エッチングがＴｉ表面のＴｉＯｘで停止する
ので、プロセスマージンを大きくとれ、ａ−Ｓｉに充分
なオーバーエッチングが行える。また、製品の歩留りが
向上する。バリアメタル７を構成するＴｉを酸化するに
当たっては、センサの光電変換層８に接触する部分をレ
ジスト１３で保護して行うのでセンサの特性が低下する
ことがなく、ＴＦＴのソース、ドレインは配線導電膜１
１を着膜する前にＢＨＦ処理あるいはＡｒ等による逆ス
パッタリングを行うことによりコンタクトホール底部の
酸化チタン膜（ＴｉＯｘ）を除去してから配線を形成す
るのでコンタクト抵抗が上昇する問題は生じない。
【図１】 本発明のＴＦＴ駆動イメージセンサの断面
図。
図。
【図２】 各種酸化方法とＴｉＯｘの膜厚の関係を示す
図。
図。
【図３】 従来のＴＦＴ駆動イメージセンサの断面図。
【図４】 本発明のＴＦＴ駆動イメージセンサの製造工
程図。
程図。
１ 透明絶縁性基板、 ２ ゲート電極、 ３ ゲート
絶縁膜(ＳｉＮｘ)、４ 半導体膜(ａ−Ｓｉ：Ｈ)、 ５
チャネル保護膜(ＳｉＮｘ)、 ６ ｎ型不純物を高濃
度に拡散した水素化アモルファスシリコン半導体膜、
７ バリアメタル、 ８ フォトセンサ用ａ−Ｓｉ：
Ｈ、 ９ 透明導電膜(ＩＴＯ)、１０ 層間絶縁膜（Ｐ
Ｉ)、 １１ 配線電極(Ａｌ)、 １２ パシベーショ
ン膜(ＰＩ)、 １３ 裏面露光により形成されたレジス
ト、 １４ 酸化不必要部保護の為のレジスト、 １５
酸化チタン（ＴｉＯｘ）
絶縁膜(ＳｉＮｘ)、４ 半導体膜(ａ−Ｓｉ：Ｈ)、 ５
チャネル保護膜(ＳｉＮｘ)、 ６ ｎ型不純物を高濃
度に拡散した水素化アモルファスシリコン半導体膜、
７ バリアメタル、 ８ フォトセンサ用ａ−Ｓｉ：
Ｈ、 ９ 透明導電膜(ＩＴＯ)、１０ 層間絶縁膜（Ｐ
Ｉ)、 １１ 配線電極(Ａｌ)、 １２ パシベーショ
ン膜(ＰＩ)、 １３ 裏面露光により形成されたレジス
ト、 １４ 酸化不必要部保護の為のレジスト、 １５
酸化チタン（ＴｉＯｘ）
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/10 Ｈ０４Ｎ 1/028 9070−5Ｃ 8422−4Ｍ Ｈ０１Ｌ 31/10 Ａ
Claims (2)
- 【請求項１】 同一の透明絶縁性基板上に、薄膜トラン
ジスタ（以下、ＴＦＴという）とフォトダイオードが形
成され、該ＴＦＴのソース・ドレイン電極への拡散防止
層と該フォトダイオードの下部電極とがチタンからなる
共通の金属層で形成されているＴＦＴ駆動イメージセン
サにおいて、 該チタンからなる金属層の表面が、該フォトダイオード
形成部および該ＴＦＴのソース・ドレイン電極への拡散
防止層の部分を除いて酸化されていることを特徴とする
ＴＦＴ駆動イメージセンサ。 - 【請求項２】 同一の透明絶縁性基板上に、薄膜トラン
ジスタ（以下、ＴＦＴという）を形成した後に、ＴＦＴ
のソース・ドレイン電極への拡散防止層と共通のチタン
からなる層を下部電極として用いアモルファスシリコン
からなるフォトダイオードを形成するＴＦＴ駆動イメー
ジセンサの製造方法において、 該フォトダイオードの下部電極となる部分を除いて該チ
タンからなる層の表面を酸化して酸化チタン層を形成す
る工程と、 次いで、該チタンからなる層の酸化チタンが形成されて
いない部分の上にアモルファスシリコン層、透明電極層
を積層し、フォトリソエッチングによってフォトダイオ
ードを形成する工程、 次いで、該ＴＦＴおよび該フォトダイオードの上部に層
間絶縁膜を形成する工程、 次いで、該層間絶縁物にコンタクトホールを形成する工
程、 次いで、該コンタクトホールの下にある該ＴＦＴのソー
ス・ドレイン電極への拡散防止層上の酸化チタン膜を除
去する工程とからなることを特徴とするＴＦＴ駆動イメ
ージセンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294849A JPH0629510A (ja) | 1991-10-16 | 1991-10-16 | Ｔｆｔ駆動イメージセンサおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3294849A JPH0629510A (ja) | 1991-10-16 | 1991-10-16 | Ｔｆｔ駆動イメージセンサおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629510A true JPH0629510A (ja) | 1994-02-04 |
Family
ID=17813051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3294849A Pending JPH0629510A (ja) | 1991-10-16 | 1991-10-16 | Ｔｆｔ駆動イメージセンサおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629510A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020581A (en) * | 1998-02-24 | 2000-02-01 | International Business Machines Corporation | Solid state CMOS imager using silicon-on-insulator or bulk silicon |
| US6465286B2 (en) * | 2000-12-20 | 2002-10-15 | General Electric Company | Method of fabricating an imager array |
| KR100367323B1 (ko) * | 1999-02-12 | 2003-01-09 | 닛뽕덴끼 가부시끼가이샤 | 이미지 센서의 구조 및 그 제조방법 |
| KR100367354B1 (ko) * | 2001-01-19 | 2003-01-09 | (주) 제이.에스.씨.앤.아이 | 이미지 입력소자 및 그 제조방법 |
| US6867469B2 (en) * | 1997-11-04 | 2005-03-15 | Canon Kabushiki Kaisha | Photoelectric converter, method for driving photoelectric converter and system having photoelectric converter |
| JP2006108307A (ja) * | 2004-10-04 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010067762A (ja) * | 2008-09-10 | 2010-03-25 | Mitsubishi Electric Corp | 光電変換装置、及びその製造方法 |
-
1991
- 1991-10-16 JP JP3294849A patent/JPH0629510A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867469B2 (en) * | 1997-11-04 | 2005-03-15 | Canon Kabushiki Kaisha | Photoelectric converter, method for driving photoelectric converter and system having photoelectric converter |
| US6020581A (en) * | 1998-02-24 | 2000-02-01 | International Business Machines Corporation | Solid state CMOS imager using silicon-on-insulator or bulk silicon |
| KR100367323B1 (ko) * | 1999-02-12 | 2003-01-09 | 닛뽕덴끼 가부시끼가이샤 | 이미지 센서의 구조 및 그 제조방법 |
| US6465286B2 (en) * | 2000-12-20 | 2002-10-15 | General Electric Company | Method of fabricating an imager array |
| KR100367354B1 (ko) * | 2001-01-19 | 2003-01-09 | (주) 제이.에스.씨.앤.아이 | 이미지 입력소자 및 그 제조방법 |
| JP2006108307A (ja) * | 2004-10-04 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010067762A (ja) * | 2008-09-10 | 2010-03-25 | Mitsubishi Electric Corp | 光電変換装置、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249643B (en) | Substrate for liquid crystal display and liquid crystal display utilizing the same | |
| JP4166105B2 (ja) | 半導体装置およびその製造方法 | |
| JP3744980B2 (ja) | 半導体装置 | |
| JP5244295B2 (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| EP0570205B1 (en) | A method for producing metal wirings on an insulating substrate | |
| JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH0734467B2 (ja) | イメージセンサ製造方法 | |
| JP3106786B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07326756A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0627486A (ja) | 表示パネル及びその製造方法 | |
| JPH0629510A (ja) | Ｔｆｔ駆動イメージセンサおよびその製造方法 | |
| JP3447535B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR101051004B1 (ko) | 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101594471B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20020041181A (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
| JPH05113580A (ja) | アクテイブマトリツクス基板の製造方法 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3805470B2 (ja) | 液晶表示装置の製造方法および液晶表示装置用ｔｆｔアレイ基板の製造方法 | |
| JP3168648B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3599174B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPH07134312A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0618925A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JPH0653470A (ja) | イメージセンサ及びイメージセンサの製造方法 |