JPH07134312A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH07134312A JPH07134312A JP27978793A JP27978793A JPH07134312A JP H07134312 A JPH07134312 A JP H07134312A JP 27978793 A JP27978793 A JP 27978793A JP 27978793 A JP27978793 A JP 27978793A JP H07134312 A JPH07134312 A JP H07134312A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- crystal display
- display device
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】透明ガラス基板（１）面上に、ＩＴＯ膜（２）
を形成した後、ＩＴＯ膜（２）を多結晶化し、次いで、
Ｃｒ（またはＴｉ）膜（３）、およびＡｌ合金膜（４）
を順次形成して３層膜を形成し、所定の形状のホトレジ
スト膜（５）をマスクとして、まずＡｌ合金膜（４）を
ＢＣｌ3とＣｌ2との混合ガスを用いてドライエッチング
し、次に、Ｃｒ（またはＴｉ）膜（３）をＣｌ2とＯ
2（ＴｉはＢＣｌ3とＣｌ2）との混合ガスを用いてドラ
イエッチングし、次に、ＩＴＯ膜（２）をＣＨ3ＯＨと
Ａｒとの混合ガスを用いてドライエッチングして、信号
線と画素電極部に所定のパターンの前記３層膜を形成
し、前記画素電極部のＡｌ合金膜（４）とＣｒ（または
Ｔｉ）膜（３）を除去する構成。 【効果】信号線のパターニングに使用するホトマスクの
数が少なくて済み、製造コストを安くすることができ
る。また、透明導電膜の残渣の発生を抑制でき、Ｇ／Ｄ
ショートの発生を抑制できる。
を形成した後、ＩＴＯ膜（２）を多結晶化し、次いで、
Ｃｒ（またはＴｉ）膜（３）、およびＡｌ合金膜（４）
を順次形成して３層膜を形成し、所定の形状のホトレジ
スト膜（５）をマスクとして、まずＡｌ合金膜（４）を
ＢＣｌ3とＣｌ2との混合ガスを用いてドライエッチング
し、次に、Ｃｒ（またはＴｉ）膜（３）をＣｌ2とＯ
2（ＴｉはＢＣｌ3とＣｌ2）との混合ガスを用いてドラ
イエッチングし、次に、ＩＴＯ膜（２）をＣＨ3ＯＨと
Ａｒとの混合ガスを用いてドライエッチングして、信号
線と画素電極部に所定のパターンの前記３層膜を形成
し、前記画素電極部のＡｌ合金膜（４）とＣｒ（または
Ｔｉ）膜（３）を除去する構成。 【効果】信号線のパターニングに使用するホトマスクの
数が少なくて済み、製造コストを安くすることができ
る。また、透明導電膜の残渣の発生を抑制でき、Ｇ／Ｄ
ショートの発生を抑制できる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ等の
スイッチング素子と画素電極とを表示画素の一単位とす
るアクティブ・マトリクス方式の液晶表示装置およびそ
の製造方法に関する。
スイッチング素子と画素電極とを表示画素の一単位とす
るアクティブ・マトリクス方式の液晶表示装置およびそ
の製造方法に関する。
【０００２】
【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、液晶表示パネル（液晶表示素子、あるいは液晶
表示部）において、マトリクス状に配列された複数の画
素電極のそれぞれに対応して非線形素子であるスイッチ
ング素子を設けたものである。すなわち、例えば、２枚
の透明ガラス基板を所定の間隙を隔てて重ね合わせ、前
記両基板間に液晶を封止し、第１の透明ガラス基板面上
には、水平方向に延在し、かつ垂直方向に複数本配置さ
れた走査信号線（ゲート信号線または水平信号線）と、
垂直方向に延在し、かつ水平方向に複数本配置された映
像信号線（ドレイン信号線または垂直信号線）と、隣接
する２本の走査信号線と隣接する２本の映像信号線との
交差領域内にそれぞれ画素毎に配置された薄膜トランジ
スタと第１の透明画素電極とを設け、第２の透明ガラス
基板面上には第１の透明ガラス基板の第１の透明画素電
極に対向して第２の共通透明画素電極を設け、各画素を
分離・独立して駆動する。これにより、クロストークの
発生を防ぎ、画素の数を大幅に増加することができるの
で、高品質の表示画面を提供することができる。各画素
における液晶は理論的には常時駆動（デューティ比１．
０）されているので、時分割駆動方式を採用しており、
いわゆる単純マトリクス方式と比べてコントラストが良
く、特にカラー液晶表示装置では欠かせない技術となり
つつある。
装置は、液晶表示パネル（液晶表示素子、あるいは液晶
表示部）において、マトリクス状に配列された複数の画
素電極のそれぞれに対応して非線形素子であるスイッチ
ング素子を設けたものである。すなわち、例えば、２枚
の透明ガラス基板を所定の間隙を隔てて重ね合わせ、前
記両基板間に液晶を封止し、第１の透明ガラス基板面上
には、水平方向に延在し、かつ垂直方向に複数本配置さ
れた走査信号線（ゲート信号線または水平信号線）と、
垂直方向に延在し、かつ水平方向に複数本配置された映
像信号線（ドレイン信号線または垂直信号線）と、隣接
する２本の走査信号線と隣接する２本の映像信号線との
交差領域内にそれぞれ画素毎に配置された薄膜トランジ
スタと第１の透明画素電極とを設け、第２の透明ガラス
基板面上には第１の透明ガラス基板の第１の透明画素電
極に対向して第２の共通透明画素電極を設け、各画素を
分離・独立して駆動する。これにより、クロストークの
発生を防ぎ、画素の数を大幅に増加することができるの
で、高品質の表示画面を提供することができる。各画素
における液晶は理論的には常時駆動（デューティ比１．
０）されているので、時分割駆動方式を採用しており、
いわゆる単純マトリクス方式と比べてコントラストが良
く、特にカラー液晶表示装置では欠かせない技術となり
つつある。
【０００３】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
【０００４】
【発明が解決しようとする課題】従来の液晶表示装置で
は、信号線と画素電極とを異なるホトマスクを用いたホ
トリソグラフィー工程およびエッチング工程によりパタ
ーニングするので、製造コストが高くなる問題がある。
は、信号線と画素電極とを異なるホトマスクを用いたホ
トリソグラフィー工程およびエッチング工程によりパタ
ーニングするので、製造コストが高くなる問題がある。
【０００５】本発明の目的は、製造コストが安価な液晶
表示装置およびその製造方法を提供することにある。
表示装置およびその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、本発明の液晶表示装置は、第１の基板と第２の基板
とを所定の間隙を隔てて重ね合わせ、前記両基板間に液
晶を封止し、前記第１の基板面上には、水平方向に延在
し、かつ垂直方向に複数本配置された走査信号線と、垂
直方向に延在し、かつ水平方向に複数本配置された映像
信号線と、隣接する２本の前記走査信号線と隣接する２
本の前記映像信号線との交差領域内にそれぞれ配置され
たスイッチング素子と第１の画素電極とを設け、前記第
２の基板面上には前記第１の画素電極に対向して第２の
画素電極を設けたアクティブ・マトリクス方式の液晶表
示装置において、少なくとも一方の前記信号線が、少な
くとも一部が多結晶化された透明導電膜、中間金属膜、
およびＡｌ（アルミニウム）またはＡｌ合金膜を順次積
層して成ることを特徴とする。
に、本発明の液晶表示装置は、第１の基板と第２の基板
とを所定の間隙を隔てて重ね合わせ、前記両基板間に液
晶を封止し、前記第１の基板面上には、水平方向に延在
し、かつ垂直方向に複数本配置された走査信号線と、垂
直方向に延在し、かつ水平方向に複数本配置された映像
信号線と、隣接する２本の前記走査信号線と隣接する２
本の前記映像信号線との交差領域内にそれぞれ配置され
たスイッチング素子と第１の画素電極とを設け、前記第
２の基板面上には前記第１の画素電極に対向して第２の
画素電極を設けたアクティブ・マトリクス方式の液晶表
示装置において、少なくとも一方の前記信号線が、少な
くとも一部が多結晶化された透明導電膜、中間金属膜、
およびＡｌ（アルミニウム）またはＡｌ合金膜を順次積
層して成ることを特徴とする。
【０００７】また、前記透明導電膜がＩＴＯ膜（インジ
ウム・スズ酸化物（Indium-Tin-Oxide）膜：ネサ膜）で
あることを特徴とする。
ウム・スズ酸化物（Indium-Tin-Oxide）膜：ネサ膜）で
あることを特徴とする。
【０００８】また、前記中間金属膜がＣｒ（クロム）膜
またはＴｉ（チタン）膜であることを特徴とする。
またはＴｉ（チタン）膜であることを特徴とする。
【０００９】また、本発明の液晶表示装置の製造方法
は、第１の基板と第２の基板とを所定の間隙を隔てて重
ね合わせ、前記両基板間に液晶を封止し、前記第１の基
板面上には、水平方向に延在し、かつ垂直方向に複数本
配置された走査信号線と、垂直方向に延在し、かつ水平
方向に複数本配置された映像信号線と、隣接する２本の
前記走査信号線と隣接する２本の前記映像信号線との交
差領域内にそれぞれ配置されたスイッチング素子と第１
の画素電極とを設け、前記第２の基板面上には前記第１
の画素電極に対向して第２の画素電極を設けたアクティ
ブ・マトリクス方式の液晶表示装置の製造方法におい
て、前記第１の基板面上に、少なくとも一部が多結晶化
された透明導電膜、中間金属膜、およびＡｌまたはＡｌ
合金膜を順次積層して成る積層膜を形成する工程と、前
記積層膜の上に所定のパターンを有するレジスト膜を形
成する工程と、それぞれ所定のエッチングガスを用いて
前記積層膜を構成する膜を順次ドライエッチングして前
記信号線の少なくとも一方を形成する工程とを有するこ
とを特徴とする。
は、第１の基板と第２の基板とを所定の間隙を隔てて重
ね合わせ、前記両基板間に液晶を封止し、前記第１の基
板面上には、水平方向に延在し、かつ垂直方向に複数本
配置された走査信号線と、垂直方向に延在し、かつ水平
方向に複数本配置された映像信号線と、隣接する２本の
前記走査信号線と隣接する２本の前記映像信号線との交
差領域内にそれぞれ配置されたスイッチング素子と第１
の画素電極とを設け、前記第２の基板面上には前記第１
の画素電極に対向して第２の画素電極を設けたアクティ
ブ・マトリクス方式の液晶表示装置の製造方法におい
て、前記第１の基板面上に、少なくとも一部が多結晶化
された透明導電膜、中間金属膜、およびＡｌまたはＡｌ
合金膜を順次積層して成る積層膜を形成する工程と、前
記積層膜の上に所定のパターンを有するレジスト膜を形
成する工程と、それぞれ所定のエッチングガスを用いて
前記積層膜を構成する膜を順次ドライエッチングして前
記信号線の少なくとも一方を形成する工程とを有するこ
とを特徴とする。
【００１０】また、前記少なくとも一部が多結晶化され
た前記透明導電膜を形成するのに、前記透明導電膜を堆
積した後、熱処理することにより多結晶化することを特
徴とする。
た前記透明導電膜を形成するのに、前記透明導電膜を堆
積した後、熱処理することにより多結晶化することを特
徴とする。
【００１１】また、前記熱処理の温度が約１５０〜２５
０℃であることを特徴とする。
０℃であることを特徴とする。
【００１２】また、前記積層膜を形成、パターニングす
る工程において、前記第１の画素電極を形成する領域に
も前記積層膜を形成、パターニングし、その後、前記領
域の前記ＡｌまたはＡｌ合金膜と前記中間金属膜を除去
することを特徴とする。
る工程において、前記第１の画素電極を形成する領域に
も前記積層膜を形成、パターニングし、その後、前記領
域の前記ＡｌまたはＡｌ合金膜と前記中間金属膜を除去
することを特徴とする。
【００１３】また、前記中間金属膜がＣｒ膜から成り、
Ｃｌ2とＯ2とを含む混合ガスを用いて前記Ｃｒ膜を前記
ドライエッチングすることを特徴とする。
Ｃｌ2とＯ2とを含む混合ガスを用いて前記Ｃｒ膜を前記
ドライエッチングすることを特徴とする。
【００１４】また、前記中間金属膜がＴｉ膜から成り、
ＢＣｌ3とＣｌ2とを含む混合ガスを用いて前記Ｔｉ膜を
前記ドライエッチングすることを特徴とする。
ＢＣｌ3とＣｌ2とを含む混合ガスを用いて前記Ｔｉ膜を
前記ドライエッチングすることを特徴とする。
【００１５】また、前記透明導電膜がＩＴＯ膜から成
り、ＣＨ3ＯＨとＡｒとを含む混合ガスを用いて前記Ｉ
ＴＯ膜を前記ドライエッチングすることを特徴とする。
り、ＣＨ3ＯＨとＡｒとを含む混合ガスを用いて前記Ｉ
ＴＯ膜を前記ドライエッチングすることを特徴とする。
【００１６】また、ＢＣｌ3とＣｌ2とを含む混合ガスを
用いて前記ＡｌまたはＡｌ合金膜を前記ドライエッチン
グすることを特徴とする。
用いて前記ＡｌまたはＡｌ合金膜を前記ドライエッチン
グすることを特徴とする。
【００１７】このように本発明では、信号線のパターニ
ングと画素電極のパターニングとを同時に行なうことを
骨子とする。信号線は電気抵抗が低いことが要求され
る。画素電極を構成する透明導電膜としては、例えばイ
ンジウム・スズ酸化物、すなわち、ＩＴＯ膜が用いられ
るが、このＩＴＯ膜は固有抵抗率が３×１０~4Ω・ｃｍ
と高いため、ＩＴＯ膜単層を信号線として実用すること
はできない。したがって、抵抗の低い金属膜と２層構造
で使用することが望ましい。最も代表的な例は、ＩＴＯ
膜とＡｌまたはＡｌ合金膜との２層構造とすることであ
る。しかし、ＩＴＯ膜とＡｌまたはＡｌ合金膜とを積層
した場合は、ＩＴＯ膜とＡｌまたはＡｌ合金膜との界面
にＡｌ2Ｏ3膜が自然に形成されるために、ＩＴＯ膜とＡ
ｌまたはＡｌ合金膜との電気的接触が得られないという
問題がある。これを解決するために、本発明では、透明
導電膜とＡｌまたはＡｌ合金膜との間に中間金属膜を入
れた３層構造としている。中間金属膜としては、例えば
Ｃｒ膜やＴｉ膜を用いる。Ｃｒ膜やＴｉ膜は共に、ＩＴ
Ｏ膜との電気的接触、ＡｌまたはＡｌ合金膜との電気的
接触のどちらも良好であり、上記の問題を解決すること
ができる。また、ＩＴＯ膜との接着性、ＡｌまたはＡｌ
合金膜との接触性のどちらも良好である。さらに、本発
明の他の特徴として、このような積層膜をパターニング
するのに、ドライエッチングを用いる。通常の液晶表示
装置の製造工程では、薄膜のパターニングにはウェット
エッチングを用いるのが一般的であるが、多層膜のパタ
ーニングには適していない。以下、これを図４を用いて
説明する。
ングと画素電極のパターニングとを同時に行なうことを
骨子とする。信号線は電気抵抗が低いことが要求され
る。画素電極を構成する透明導電膜としては、例えばイ
ンジウム・スズ酸化物、すなわち、ＩＴＯ膜が用いられ
るが、このＩＴＯ膜は固有抵抗率が３×１０~4Ω・ｃｍ
と高いため、ＩＴＯ膜単層を信号線として実用すること
はできない。したがって、抵抗の低い金属膜と２層構造
で使用することが望ましい。最も代表的な例は、ＩＴＯ
膜とＡｌまたはＡｌ合金膜との２層構造とすることであ
る。しかし、ＩＴＯ膜とＡｌまたはＡｌ合金膜とを積層
した場合は、ＩＴＯ膜とＡｌまたはＡｌ合金膜との界面
にＡｌ2Ｏ3膜が自然に形成されるために、ＩＴＯ膜とＡ
ｌまたはＡｌ合金膜との電気的接触が得られないという
問題がある。これを解決するために、本発明では、透明
導電膜とＡｌまたはＡｌ合金膜との間に中間金属膜を入
れた３層構造としている。中間金属膜としては、例えば
Ｃｒ膜やＴｉ膜を用いる。Ｃｒ膜やＴｉ膜は共に、ＩＴ
Ｏ膜との電気的接触、ＡｌまたはＡｌ合金膜との電気的
接触のどちらも良好であり、上記の問題を解決すること
ができる。また、ＩＴＯ膜との接着性、ＡｌまたはＡｌ
合金膜との接触性のどちらも良好である。さらに、本発
明の他の特徴として、このような積層膜をパターニング
するのに、ドライエッチングを用いる。通常の液晶表示
装置の製造工程では、薄膜のパターニングにはウェット
エッチングを用いるのが一般的であるが、多層膜のパタ
ーニングには適していない。以下、これを図４を用いて
説明する。
【００１８】図４（ａ）〜（ｄ）は、ウェットエッチン
グを用いて多層膜のパターニングを行なう工程断面図で
ある。まず、透明ガラス基板１の上にＩＴＯ膜２を形成
し、その上に例えば、中間金属膜としてのＣｒ膜３と、
Ａｌ合金膜４を形成する。次いで、この３層膜上にホト
レジスト膜５を塗布形成した後、通常のホトリソグラフ
ィー工程を用いてホトレジスト膜５を所定の形状にパタ
ーニングする（図４（ａ））。
グを用いて多層膜のパターニングを行なう工程断面図で
ある。まず、透明ガラス基板１の上にＩＴＯ膜２を形成
し、その上に例えば、中間金属膜としてのＣｒ膜３と、
Ａｌ合金膜４を形成する。次いで、この３層膜上にホト
レジスト膜５を塗布形成した後、通常のホトリソグラフ
ィー工程を用いてホトレジスト膜５を所定の形状にパタ
ーニングする（図４（ａ））。
【００１９】次に、このホトレジスト膜５をマスクとし
て、まず、Ａｌ合金膜４をリン酸−硝酸系エッチング液
を用いたウェットエッチングによりパターニングする
（図４（ｂ））。
て、まず、Ａｌ合金膜４をリン酸−硝酸系エッチング液
を用いたウェットエッチングによりパターニングする
（図４（ｂ））。
【００２０】次に、ホトレジスト膜５をマスクとして、
Ｃｒ膜３を第２硝酸セリウムアンモニウムエッチング液
を用いたウェットエッチングによりパターニングする
（図４（ｃ））。
Ｃｒ膜３を第２硝酸セリウムアンモニウムエッチング液
を用いたウェットエッチングによりパターニングする
（図４（ｃ））。
【００２１】次に、ホトレジスト膜５をマスクとして、
ＩＴＯ膜２を塩酸系エッチング液を用いたウェットエッ
チングによりパターニングする（図４（ｄ））。この
後、ホトレジスト膜５を除去する。
ＩＴＯ膜２を塩酸系エッチング液を用いたウェットエッ
チングによりパターニングする（図４（ｄ））。この
後、ホトレジスト膜５を除去する。
【００２２】このようにウェットエッチングを用いた多
層膜のパターニング法では、結果的にパターニングは可
能であるが、その断面形状は図４（ｄ）に示すように、
Ａｌ合金膜４とＣｒ膜４がひさし状に形成されてしま
う。このような断面形状の多層膜は剥がれ易い、ひさし
の下に異物が溜り易いという問題がある。このような従
来の等方性のウェットエッチングに対し、ドライエッチ
ングは異方性エッチングのため、良好な断面形状を得る
ことができる。
層膜のパターニング法では、結果的にパターニングは可
能であるが、その断面形状は図４（ｄ）に示すように、
Ａｌ合金膜４とＣｒ膜４がひさし状に形成されてしま
う。このような断面形状の多層膜は剥がれ易い、ひさし
の下に異物が溜り易いという問題がある。このような従
来の等方性のウェットエッチングに対し、ドライエッチ
ングは異方性エッチングのため、良好な断面形状を得る
ことができる。
【００２３】なお、現像液やレジスト剥離液等の有機ア
ルカリ液を用いてホトレジスト膜を現像するときや剥離
除去するとき、ＩＴＯ膜は電池反応によりエッチングさ
れ、ＩＴＯ膜の残渣が生じ易い。ＩＴＯ膜の残渣は透明
なため、顕微鏡などで確認することができず、その上に
ゲート絶縁膜としてのＳｉＮ膜を形成すると、ＳｉＮ膜
がうまく形成されず、ゲート電極を含む走査信号線とド
レイン電極を含む映像信号線との短絡（以下、Ｇ／Ｄシ
ョートと称す）が生じる問題がある。本発明では、この
問題を解決するために、ＩＴＯ膜等の透明導電膜を多結
晶化する。ＩＴＯ膜を多結晶化すると、ＩＴＯ膜は非常
にエッチングされにくくなり、ホトレジスト膜の現像時
や剥離除去時にＩＴＯ膜の残渣が発生しない。
ルカリ液を用いてホトレジスト膜を現像するときや剥離
除去するとき、ＩＴＯ膜は電池反応によりエッチングさ
れ、ＩＴＯ膜の残渣が生じ易い。ＩＴＯ膜の残渣は透明
なため、顕微鏡などで確認することができず、その上に
ゲート絶縁膜としてのＳｉＮ膜を形成すると、ＳｉＮ膜
がうまく形成されず、ゲート電極を含む走査信号線とド
レイン電極を含む映像信号線との短絡（以下、Ｇ／Ｄシ
ョートと称す）が生じる問題がある。本発明では、この
問題を解決するために、ＩＴＯ膜等の透明導電膜を多結
晶化する。ＩＴＯ膜を多結晶化すると、ＩＴＯ膜は非常
にエッチングされにくくなり、ホトレジスト膜の現像時
や剥離除去時にＩＴＯ膜の残渣が発生しない。
【００２４】
【作用】本発明の液晶表示装置では、透明導電膜、中間
金属膜、およびＡｌまたはＡｌ合金膜の積層膜により、
信号線を、あるいは信号線と画素電極とを同時に形成す
るため、パターニングに使用するホトマスクの数が少な
くて済み、製造コストを安くすることができる。また、
信号線にＡｌまたはＡｌ合金膜が含まれているため、信
号線の電気抵抗を低くすることができ、大画面、高精細
用に好適な液晶表示装置を実現することができる。ま
た、信号線のパターニングにドライエッチングを用いる
ため、断面形状の良好な配線が得られ、信頼性の高い液
晶表示装置を提供することができる。さらに、透明導電
膜を多結晶化するため、透明導電膜の残渣の発生を抑制
することができ、したがって、Ｇ／Ｄショートの発生を
抑制し、歩留りを向上できる。
金属膜、およびＡｌまたはＡｌ合金膜の積層膜により、
信号線を、あるいは信号線と画素電極とを同時に形成す
るため、パターニングに使用するホトマスクの数が少な
くて済み、製造コストを安くすることができる。また、
信号線にＡｌまたはＡｌ合金膜が含まれているため、信
号線の電気抵抗を低くすることができ、大画面、高精細
用に好適な液晶表示装置を実現することができる。ま
た、信号線のパターニングにドライエッチングを用いる
ため、断面形状の良好な配線が得られ、信頼性の高い液
晶表示装置を提供することができる。さらに、透明導電
膜を多結晶化するため、透明導電膜の残渣の発生を抑制
することができ、したがって、Ｇ／Ｄショートの発生を
抑制し、歩留りを向上できる。
【００２５】
【実施例】以下、本発明の一実施例の液晶表示装置およ
びその製造方法を図を用いて説明する。
びその製造方法を図を用いて説明する。
【００２６】図１（ａ）〜（ｆ）は、本発明の液晶表示
装置の液晶表示パネルを構成する透明ガラス基板の製造
工程断面図である。図２は、図１の製造工程を用いて製
造された透明ガラス基板の部分平面図である。
装置の液晶表示パネルを構成する透明ガラス基板の製造
工程断面図である。図２は、図１の製造工程を用いて製
造された透明ガラス基板の部分平面図である。
【００２７】まず、透明ガラス基板１の面上にスパッタ
蒸着法により膜厚約１００ｎｍのＩＴＯ（Indium-Tin-O
xide）膜２を形成する。この後、窒素（Ｎ2）雰囲気
中、約２３０℃で、約３０分間熱処理を行ない、ＩＴＯ
膜２を多結晶化する。次いで、膜厚約５０ｎｍのＣｒ膜
３、および膜厚約１００ｎｍのＡｌ−Ｔａ合金膜４をス
パッタ蒸着法を用いて順次形成する。次いで、この上に
ホトレジスト膜５を塗布形成し、通常のホトリソグラフ
ィー工程（すなわち、露光・現像工程。現像液：東京応
化工業株式会社製のＮＭＤ−３）を用いてホトレジスト
膜５を所定の形状にパターニングする（図１（ａ）・第
１回目のホト工程）。
蒸着法により膜厚約１００ｎｍのＩＴＯ（Indium-Tin-O
xide）膜２を形成する。この後、窒素（Ｎ2）雰囲気
中、約２３０℃で、約３０分間熱処理を行ない、ＩＴＯ
膜２を多結晶化する。次いで、膜厚約５０ｎｍのＣｒ膜
３、および膜厚約１００ｎｍのＡｌ−Ｔａ合金膜４をス
パッタ蒸着法を用いて順次形成する。次いで、この上に
ホトレジスト膜５を塗布形成し、通常のホトリソグラフ
ィー工程（すなわち、露光・現像工程。現像液：東京応
化工業株式会社製のＮＭＤ−３）を用いてホトレジスト
膜５を所定の形状にパターニングする（図１（ａ）・第
１回目のホト工程）。
【００２８】次に、このホトレジスト膜５をマスクとし
て、まず、Ａｌ−Ｔａ膜４をＢＣｌ3（２００ｃｃ）と
Ｃｌ2（２５０ｃｃ）との混合ガス（圧力１００ｍＴｏ
ｒｒ）を用いたドライエッチング（ＲＦ ２ｋＷ）によ
りパターニングする。次いで、Ｃｒ膜３をＣｌ2（２５
０ｃｃ）とＯ2（４００ｃｃ）との混合ガス（圧力６０
０ｍＴｏｒｒ）を用いたドライエッチング（ＲＦ ２ｋ
Ｗ）によりパターニングする。次いで、ホトレジスト膜
５を除去した後（剥離液：東京応化工業株式会社製の５
０２Ａ）、ＩＴＯ膜２をＣＨ3ＯＨ（２０ｃｃ）とＡｒ
（４９ｃｃ）との混合ガス（圧力１００ｍＴｏｒｒ）を
用いたドライエッチング（ＲＦ ２ｋＷ）によりパター
ニングする。これにより、薄膜トランジスタ（ＴＦＴ）
のゲート電極を含む走査信号線と画素電極、ゲート端子
部、ドレイン端子部のパターンが形成される（図１
（ｂ））。なお、ＩＴＯ膜２のドライエッチングは時間
がかかるので、ホトレジスト膜５をその前に剥離しない
と、ホトレジスト膜がドライエッチングのイオン衝撃に
より変質し易い。ホトレジスト膜が変質すると、ドライ
エッチング後に剥離しようとしても剥離できなくなるこ
とがある。これを防止するために、ＩＴＯ膜をパターニ
ングする前にホトレジスト膜５を剥離するのが望まし
い。
て、まず、Ａｌ−Ｔａ膜４をＢＣｌ3（２００ｃｃ）と
Ｃｌ2（２５０ｃｃ）との混合ガス（圧力１００ｍＴｏ
ｒｒ）を用いたドライエッチング（ＲＦ ２ｋＷ）によ
りパターニングする。次いで、Ｃｒ膜３をＣｌ2（２５
０ｃｃ）とＯ2（４００ｃｃ）との混合ガス（圧力６０
０ｍＴｏｒｒ）を用いたドライエッチング（ＲＦ ２ｋ
Ｗ）によりパターニングする。次いで、ホトレジスト膜
５を除去した後（剥離液：東京応化工業株式会社製の５
０２Ａ）、ＩＴＯ膜２をＣＨ3ＯＨ（２０ｃｃ）とＡｒ
（４９ｃｃ）との混合ガス（圧力１００ｍＴｏｒｒ）を
用いたドライエッチング（ＲＦ ２ｋＷ）によりパター
ニングする。これにより、薄膜トランジスタ（ＴＦＴ）
のゲート電極を含む走査信号線と画素電極、ゲート端子
部、ドレイン端子部のパターンが形成される（図１
（ｂ））。なお、ＩＴＯ膜２のドライエッチングは時間
がかかるので、ホトレジスト膜５をその前に剥離しない
と、ホトレジスト膜がドライエッチングのイオン衝撃に
より変質し易い。ホトレジスト膜が変質すると、ドライ
エッチング後に剥離しようとしても剥離できなくなるこ
とがある。これを防止するために、ＩＴＯ膜をパターニ
ングする前にホトレジスト膜５を剥離するのが望まし
い。
【００２９】次に、パターニングされた積層膜２、３、
４を有する透明ガラス基板１上に、膜厚約３５０ｎｍの
ＳｉＮ（窒化シリコン）から成るゲート絶縁膜６をプラ
ズマＣＶＤ法により形成し、次いで、膜厚約２００ｎｍ
のｉ型（真性、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）膜７、オーミックコンタク
ト用のリン（Ｐ）をドープした膜厚約３０ｎｍの高濃度
ｎ型Ｓｉ膜８を順次形成する。次いで、ホトリソグラフ
ィー工程とドライエッチング工程により、ｎ型非晶質Ｓ
ｉ膜８とｉ型非晶質Ｓｉ膜７とをパターニングした後、
ホトレジスト膜（図示せず）を除去する（図１（ｃ）・
第２回目のホト工程）。
４を有する透明ガラス基板１上に、膜厚約３５０ｎｍの
ＳｉＮ（窒化シリコン）から成るゲート絶縁膜６をプラ
ズマＣＶＤ法により形成し、次いで、膜厚約２００ｎｍ
のｉ型（真性、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）膜７、オーミックコンタク
ト用のリン（Ｐ）をドープした膜厚約３０ｎｍの高濃度
ｎ型Ｓｉ膜８を順次形成する。次いで、ホトリソグラフ
ィー工程とドライエッチング工程により、ｎ型非晶質Ｓ
ｉ膜８とｉ型非晶質Ｓｉ膜７とをパターニングした後、
ホトレジスト膜（図示せず）を除去する（図１（ｃ）・
第２回目のホト工程）。
【００３０】次に、ホトリソグラフィー工程によりホト
レジスト膜（図示せず）を形成した後、ＳＦ6ガスを用
いたドライエッチングによりゲート絶縁膜６をパターニ
ングする（図１（ｄ）・第３回目のホト工程）。
レジスト膜（図示せず）を形成した後、ＳＦ6ガスを用
いたドライエッチングによりゲート絶縁膜６をパターニ
ングする（図１（ｄ）・第３回目のホト工程）。
【００３１】次に、このゲート絶縁膜６をマスクとし
て、ＢＣｌ3とＣｌ2との混合ガスを用いたドライエッチ
ングによりＡｌ−Ｔａ合金膜４の一部（画素電極部とゲ
ート・ドレイン端子部の一部）を除去し、さらに、Ｃｌ
2とＯ2との混合ガスを用いたドライエッチングによりＣ
ｒ膜３の一部（画素電極部とゲート・ドレイン端子部の
一部）を除去した後、ホトレジスト膜を除去する。これ
により、画素電極部とゲート・ドレイン端子部の一部が
ＩＴＯ膜２のみとなり、画素電極部とゲート・ドレイン
端子部が完成する。なお、ゲート・ドレイン端子部の幅
は、配線部（すなわち、走査信号線および映像信号線）
より広いので、ＩＴＯ膜２のみでよい。
て、ＢＣｌ3とＣｌ2との混合ガスを用いたドライエッチ
ングによりＡｌ−Ｔａ合金膜４の一部（画素電極部とゲ
ート・ドレイン端子部の一部）を除去し、さらに、Ｃｌ
2とＯ2との混合ガスを用いたドライエッチングによりＣ
ｒ膜３の一部（画素電極部とゲート・ドレイン端子部の
一部）を除去した後、ホトレジスト膜を除去する。これ
により、画素電極部とゲート・ドレイン端子部の一部が
ＩＴＯ膜２のみとなり、画素電極部とゲート・ドレイン
端子部が完成する。なお、ゲート・ドレイン端子部の幅
は、配線部（すなわち、走査信号線および映像信号線）
より広いので、ＩＴＯ膜２のみでよい。
【００３２】次に、映像信号線、薄膜トランジスタのソ
ース・ドレイン電極、付加容量素子の電極のための金属
膜として、膜厚約６０ｎｍのＣｒ膜と、膜厚約４５０ｎ
ｍのＡｌ−Ｓｉ合金膜の２層膜から成る電極・配線９を
スパッタ蒸着法により形成する。次いで、ホトリソグラ
フィー工程とドライエッチング工程により電極・配線９
をパターニングする（第４回目のホト工程）。次いで、
この電極・配線９をマスクとしてｎ型非晶質Ｓｉ膜８を
ドライエッチングした後、ホトレジスト膜を除去する
（図１（ｅ））。
ース・ドレイン電極、付加容量素子の電極のための金属
膜として、膜厚約６０ｎｍのＣｒ膜と、膜厚約４５０ｎ
ｍのＡｌ−Ｓｉ合金膜の２層膜から成る電極・配線９を
スパッタ蒸着法により形成する。次いで、ホトリソグラ
フィー工程とドライエッチング工程により電極・配線９
をパターニングする（第４回目のホト工程）。次いで、
この電極・配線９をマスクとしてｎ型非晶質Ｓｉ膜８を
ドライエッチングした後、ホトレジスト膜を除去する
（図１（ｅ））。
【００３３】次に、プラズマＣＶＤ法によりＳｉＮから
成る保護膜１０を形成し、次いで、ホトリソグラフィー
工程とドライエッチング工程によりパターニングした
後、ホトレジスト膜を除去する（第５回目のホト工
程）。これにより、薄膜トランジスタが形成された透明
ガラス基板（ＴＦＴ基板と称される）が完成する。
成る保護膜１０を形成し、次いで、ホトリソグラフィー
工程とドライエッチング工程によりパターニングした
後、ホトレジスト膜を除去する（第５回目のホト工
程）。これにより、薄膜トランジスタが形成された透明
ガラス基板（ＴＦＴ基板と称される）が完成する。
【００３４】本実施例では、ＩＴＯ膜２、Ｃｒ膜３、お
よびＡｌ−Ｔａ合金膜４の積層膜により、走査信号線と
画素電極とを同時に形成するため、パターニングに使用
するホトマスクの数が５枚と少なくて済み（従来は７
枚）、製造コストを約２０％安くすることができた。ま
た、走査信号線にＡｌ−Ｔａ合金膜４が含まれているた
め、走査信号線の電気抵抗を低くすることができ、１０
形以上の大画面、高精細用に好適な液晶表示装置を実現
することができる。さらに、走査信号線のパターニング
にドライエッチングを用いたため、断面形状の良好な配
線が得られ、信頼性の高い液晶表示装置を提供すること
ができる。
よびＡｌ−Ｔａ合金膜４の積層膜により、走査信号線と
画素電極とを同時に形成するため、パターニングに使用
するホトマスクの数が５枚と少なくて済み（従来は７
枚）、製造コストを約２０％安くすることができた。ま
た、走査信号線にＡｌ−Ｔａ合金膜４が含まれているた
め、走査信号線の電気抵抗を低くすることができ、１０
形以上の大画面、高精細用に好適な液晶表示装置を実現
することができる。さらに、走査信号線のパターニング
にドライエッチングを用いたため、断面形状の良好な配
線が得られ、信頼性の高い液晶表示装置を提供すること
ができる。
【００３５】また、非晶質（アモルファス）状態のＩＴ
Ｏ膜はエッチングされ易く、ホトレジスト膜５を現像す
るときや剥離除去するとき（図１（ａ）〜（ｂ））、上
記のＡｌ−Ｔａ合金膜４／Ｃｒ膜３／ＩＴＯ膜２の膜構
成では、上記の現像液やホトレジスト剥離液の有機アル
カリ液により電池反応（電気化学的腐食）が起こり、下
層のＩＴＯ膜２がエッチングされ、ＩＴＯ膜２の残渣が
生じ易い。ＩＴＯ膜の残渣は透明なため、顕微鏡などで
確認することができず、その上にゲート絶縁膜６として
プラズマＣＶＤ法等によりＳｉＮ膜を形成すると、Ｓｉ
Ｎ膜がうまく形成されず（ＳｉＮ膜のカバレージが悪く
なり）、Ｇ／Ｄショート（すなわち、ゲート電極を含む
走査信号線とドレイン電極を含む映像信号線との短絡）
が生じる問題がある。本実施例では、この問題を解決す
るために、ＩＴＯ膜２を熱処理により多結晶化した。Ｉ
ＴＯ膜２を多結晶化すると、非常にエッチングされにく
くなり、ホトレジスト膜５の現像時や剥離除去時にＩＴ
Ｏ膜２の残渣が発生しない。その結果、ゲート絶縁膜６
としてのＳｉＮ膜が正常に形成することができ（良好に
被覆することができ）、Ｇ／Ｄショートの発生を抑制
し、ＴＦＴ基板の製造歩留りを向上できる。なお、ＩＴ
Ｏ膜２は多結晶化すると、ウェットエッチングではエッ
チング速度が非常に遅くなるが、ドライエッチングでは
エッチング速度は変わらない。
Ｏ膜はエッチングされ易く、ホトレジスト膜５を現像す
るときや剥離除去するとき（図１（ａ）〜（ｂ））、上
記のＡｌ−Ｔａ合金膜４／Ｃｒ膜３／ＩＴＯ膜２の膜構
成では、上記の現像液やホトレジスト剥離液の有機アル
カリ液により電池反応（電気化学的腐食）が起こり、下
層のＩＴＯ膜２がエッチングされ、ＩＴＯ膜２の残渣が
生じ易い。ＩＴＯ膜の残渣は透明なため、顕微鏡などで
確認することができず、その上にゲート絶縁膜６として
プラズマＣＶＤ法等によりＳｉＮ膜を形成すると、Ｓｉ
Ｎ膜がうまく形成されず（ＳｉＮ膜のカバレージが悪く
なり）、Ｇ／Ｄショート（すなわち、ゲート電極を含む
走査信号線とドレイン電極を含む映像信号線との短絡）
が生じる問題がある。本実施例では、この問題を解決す
るために、ＩＴＯ膜２を熱処理により多結晶化した。Ｉ
ＴＯ膜２を多結晶化すると、非常にエッチングされにく
くなり、ホトレジスト膜５の現像時や剥離除去時にＩＴ
Ｏ膜２の残渣が発生しない。その結果、ゲート絶縁膜６
としてのＳｉＮ膜が正常に形成することができ（良好に
被覆することができ）、Ｇ／Ｄショートの発生を抑制
し、ＴＦＴ基板の製造歩留りを向上できる。なお、ＩＴ
Ｏ膜２は多結晶化すると、ウェットエッチングではエッ
チング速度が非常に遅くなるが、ドライエッチングでは
エッチング速度は変わらない。
【００３６】図３（ａ）、（ｂ）は、ＩＴＯ膜の熱処理
温度と結晶化との関係を示す図である。図３（ａ）はＩ
ＴＯ膜を熱処理により結晶化し、Ｘ線解析でそのスペク
トルを見た図である。ＩＴＯ膜がアモルファス状態の場
合は、図３（ａ）に示すようなピークは出ないが、熱処
理後は鋭いピークが現われる。ピークは、回折角とそれ
らの強度比が立方晶ホタル石型の結晶構造のＩｎ2Ｏ3に
いずれも一致していることから結晶化していることが確
認できる。図３（ｂ）は、Ｘ線回折スペクトルの主回折
ピークであるＩｎ2Ｏ3（２２２）の回析強度を用いて、
ＩＴＯ膜の結晶化と熱処理温度との関係を示す図であ
る。Ｎ2雰囲気中の熱処理では、回折強度は１５０〜２
００℃の間で立ち上り、２００〜２５０℃の間で急に増
加し、それ以上の熱処理温度では飽和している。これに
より、ＩＴＯ膜は１５０〜２５０℃の温度で結晶化が進
行することがわかる。なお、ＩＴＯ膜をすべて多結晶化
しなくても一部が多結晶化していれば効果がある。
温度と結晶化との関係を示す図である。図３（ａ）はＩ
ＴＯ膜を熱処理により結晶化し、Ｘ線解析でそのスペク
トルを見た図である。ＩＴＯ膜がアモルファス状態の場
合は、図３（ａ）に示すようなピークは出ないが、熱処
理後は鋭いピークが現われる。ピークは、回折角とそれ
らの強度比が立方晶ホタル石型の結晶構造のＩｎ2Ｏ3に
いずれも一致していることから結晶化していることが確
認できる。図３（ｂ）は、Ｘ線回折スペクトルの主回折
ピークであるＩｎ2Ｏ3（２２２）の回析強度を用いて、
ＩＴＯ膜の結晶化と熱処理温度との関係を示す図であ
る。Ｎ2雰囲気中の熱処理では、回折強度は１５０〜２
００℃の間で立ち上り、２００〜２５０℃の間で急に増
加し、それ以上の熱処理温度では飽和している。これに
より、ＩＴＯ膜は１５０〜２５０℃の温度で結晶化が進
行することがわかる。なお、ＩＴＯ膜をすべて多結晶化
しなくても一部が多結晶化していれば効果がある。
【００３７】なお、ここでは、中間金属膜としてＣｒ膜
を用いたが、この代わりにＴｉ膜（例えば膜厚は約５０
ｎｍ）を用いた場合も同様の効果を得ることができた。
なお、このＴｉ膜のドライエッチングのガスとしては、
Ａｌ合金膜と同一のＢＣｌ3とＣｌ2との混合ガスを用い
る。したがって、Ａｌ合金膜のエッチングに引き続くＴ
ｉ膜のエッチング時に、ガスの切り換えをしなくて済
む。また、Ｃｒ膜はＡｌ合金膜とほぼ同一のエッチング
レートなので、Ａｌ合金膜がひさし状になりにくい。一
方、中間金属膜としてＣｒ膜を用いる場合は、Ａｌ合金
膜のエッチングガスではエッチングされないため、マー
ジンを増大することができる。また、Ａｌ−Ｔａ合金膜
４の代わりに、Ａｌ−Ｓｉ、Ａｌ−Ｔｉ、Ａｌ−Ｔｉ−
Ｔａ、Ａｌ−Ｐｄ等の合金膜やＡｌ膜を用いてもよい。
また、上記実施例では、本発明を走査信号線に適用した
例を示したが、映像信号線に適用することも可能であ
る。その他、本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。
を用いたが、この代わりにＴｉ膜（例えば膜厚は約５０
ｎｍ）を用いた場合も同様の効果を得ることができた。
なお、このＴｉ膜のドライエッチングのガスとしては、
Ａｌ合金膜と同一のＢＣｌ3とＣｌ2との混合ガスを用い
る。したがって、Ａｌ合金膜のエッチングに引き続くＴ
ｉ膜のエッチング時に、ガスの切り換えをしなくて済
む。また、Ｃｒ膜はＡｌ合金膜とほぼ同一のエッチング
レートなので、Ａｌ合金膜がひさし状になりにくい。一
方、中間金属膜としてＣｒ膜を用いる場合は、Ａｌ合金
膜のエッチングガスではエッチングされないため、マー
ジンを増大することができる。また、Ａｌ−Ｔａ合金膜
４の代わりに、Ａｌ−Ｓｉ、Ａｌ−Ｔｉ、Ａｌ−Ｔｉ−
Ｔａ、Ａｌ−Ｐｄ等の合金膜やＡｌ膜を用いてもよい。
また、上記実施例では、本発明を走査信号線に適用した
例を示したが、映像信号線に適用することも可能であ
る。その他、本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは勿論である。
【００３８】
【発明の効果】以上説明したように、本発明では、透明
導電膜、中間金属膜、およびＡｌまたはＡｌ合金膜の積
層膜により、信号線、あるいは信号線と画素電極とを同
時に形成するため、パターニングに使用するホトマスク
の数が少なくて済み、製造コストを安くすることができ
る。また、信号線に電気抵抗の低いＡｌまたはＡｌ合金
膜が含まれているため、１０形以上の大画面、高精細の
液晶表示装置においても、高画質表示を実現することが
できる。また、信号線のパターニングにドライエッチン
グを用いるため、断面形状の良好な配線が得られ、信頼
性の高い液晶表示装置を提供することができる。さら
に、透明導電膜を多結晶化することにより、透明導電膜
の残渣の発生を防止でき、その上に堆積する絶縁膜の異
常成長が原因で発生するＧ／Ｄショートを防止すること
ができ、製造歩留りを向上することができる。
導電膜、中間金属膜、およびＡｌまたはＡｌ合金膜の積
層膜により、信号線、あるいは信号線と画素電極とを同
時に形成するため、パターニングに使用するホトマスク
の数が少なくて済み、製造コストを安くすることができ
る。また、信号線に電気抵抗の低いＡｌまたはＡｌ合金
膜が含まれているため、１０形以上の大画面、高精細の
液晶表示装置においても、高画質表示を実現することが
できる。また、信号線のパターニングにドライエッチン
グを用いるため、断面形状の良好な配線が得られ、信頼
性の高い液晶表示装置を提供することができる。さら
に、透明導電膜を多結晶化することにより、透明導電膜
の残渣の発生を防止でき、その上に堆積する絶縁膜の異
常成長が原因で発生するＧ／Ｄショートを防止すること
ができ、製造歩留りを向上することができる。
【図１】本発明の液晶表示装置の液晶表示パネルを構成
する透明ガラス基板の製造工程断面図である。
する透明ガラス基板の製造工程断面図である。
【図２】本発明の液晶表示装置の液晶表示パネルを構成
する透明ガラス基板の部分平面図である。
する透明ガラス基板の部分平面図である。
【図３】ＩＴＯ膜の熱処理温度と結晶化との関係を示す
図である。
図である。
【図４】ウェットエッチングを用いて多層膜のパターニ
ングを行なう場合の工程断面図である。
ングを行なう場合の工程断面図である。
１…透明ガラス基板、２…ＩＴＯ膜、３…Ｃｒ膜、４…
Ａｌ−Ｔａ合金膜、５…ホトレジスト膜、６…ゲート絶
縁膜、７…ｉ型非晶質Ｓｉ膜、８…高濃度ｎ型Ｓｉ膜、
９…電極・配線、１０…保護膜。
Ａｌ−Ｔａ合金膜、５…ホトレジスト膜、６…ゲート絶
縁膜、７…ｉ型非晶質Ｓｉ膜、８…高濃度ｎ型Ｓｉ膜、
９…電極・配線、１０…保護膜。
Claims (11)
- 【請求項１】第１の基板と第２の基板とを所定の間隙を
隔てて重ね合わせ、前記両基板間に液晶を封止し、前記
第１の基板面上には、水平方向に延在し、かつ垂直方向
に複数本配置された走査信号線と、垂直方向に延在し、
かつ水平方向に複数本配置された映像信号線と、隣接す
る２本の前記走査信号線と隣接する２本の前記映像信号
線との交差領域内にそれぞれ配置されたスイッチング素
子と第１の画素電極とを設け、前記第２の基板面上には
前記第１の画素電極に対向して第２の画素電極を設けた
アクティブ・マトリクス方式の液晶表示装置において、
少なくとも一方の前記信号線が、少なくとも一部が多結
晶化された透明導電膜、中間金属膜、およびＡｌまたは
Ａｌ合金膜を順次積層して成ることを特徴とする液晶表
示装置。 - 【請求項２】前記透明導電膜がＩＴＯ膜であることを特
徴とする請求項１記載の液晶表示装置。 - 【請求項３】前記中間金属膜がＣｒ膜またはＴｉ膜であ
ることを特徴とする請求項１記載の液晶表示装置。 - 【請求項４】第１の基板と第２の基板とを所定の間隙を
隔てて重ね合わせ、前記両基板間に液晶を封止し、前記
第１の基板面上には、水平方向に延在し、かつ垂直方向
に複数本配置された走査信号線と、垂直方向に延在し、
かつ水平方向に複数本配置された映像信号線と、隣接す
る２本の前記走査信号線と隣接する２本の前記映像信号
線との交差領域内にそれぞれ配置されたスイッチング素
子と第１の画素電極とを設け、前記第２の基板面上には
前記第１の画素電極に対向して第２の画素電極を設けた
アクティブ・マトリクス方式の液晶表示装置の製造方法
において、前記第１の基板面上に、少なくとも一部が多
結晶化された透明導電膜、中間金属膜、およびＡｌまた
はＡｌ合金膜を順次積層して成る積層膜を形成する工程
と、前記積層膜の上に所定のパターンを有するレジスト
膜を形成する工程と、それぞれ所定のエッチングガスを
用いて前記積層膜を構成する膜を順次ドライエッチング
して前記信号線の少なくとも一方を形成する工程とを有
することを特徴とする液晶表示装置の製造方法。 - 【請求項５】前記少なくとも一部が多結晶化された前記
透明導電膜を形成するのに、前記透明導電膜を堆積した
後、熱処理することにより多結晶化することを特徴とす
る請求項４記載の液晶表示装置の製造方法。 - 【請求項６】前記熱処理の温度が約１５０〜２５０℃で
あることを特徴とする請求項５記載の液晶表示装置の製
造方法。 - 【請求項７】前記積層膜を形成、パターニングする工程
において、前記第１の画素電極を形成する領域にも前記
積層膜を形成、パターニングし、その後、前記領域の前
記ＡｌまたはＡｌ合金膜と前記中間金属膜を除去するこ
とを特徴とする請求項４記載の液晶表示装置の製造方
法。 - 【請求項８】前記中間金属膜がＣｒ膜から成り、Ｃｌ2
とＯ2とを含む混合ガスを用いて前記Ｃｒ膜を前記ドラ
イエッチングすることを特徴とする請求項４記載の液晶
表示装置の製造方法。 - 【請求項９】前記中間金属膜がＴｉ膜から成り、ＢＣｌ
3とＣｌ2とを含む混合ガスを用いて前記Ｔｉ膜を前記ド
ライエッチングすることを特徴とする請求項４記載の液
晶表示装置の製造方法。 - 【請求項１０】前記透明導電膜がＩＴＯ膜から成り、Ｃ
Ｈ3ＯＨとＡｒとを含む混合ガスを用いて前記ＩＴＯ膜
を前記ドライエッチングすることを特徴とする請求項４
記載の液晶表示装置の製造方法。 - 【請求項１１】ＢＣｌ3とＣｌ2とを含む混合ガスを用い
て前記ＡｌまたはＡｌ合金膜を前記ドライエッチングす
ることを特徴とする請求項４記載の液晶表示装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27978793A JPH07134312A (ja) | 1993-11-09 | 1993-11-09 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27978793A JPH07134312A (ja) | 1993-11-09 | 1993-11-09 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07134312A true JPH07134312A (ja) | 1995-05-23 |
Family
ID=17615916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27978793A Pending JPH07134312A (ja) | 1993-11-09 | 1993-11-09 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07134312A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085697A (ja) * | 1999-09-14 | 2001-03-30 | Nec Corp | 薄膜トランジスタアレイ基板の製造方法 |
| KR100777695B1 (ko) * | 2001-05-12 | 2007-11-21 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
| JP2009194351A (ja) * | 2007-04-27 | 2009-08-27 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
| JP2012222180A (ja) * | 2011-04-11 | 2012-11-12 | Kanto Chem Co Inc | 透明導電膜用エッチング液組成物 |
| JP2013179127A (ja) * | 2012-02-28 | 2013-09-09 | National Institute Of Advanced Industrial & Technology | 電子デバイスの製造方法及び薄膜トランジスタ |
-
1993
- 1993-11-09 JP JP27978793A patent/JPH07134312A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085697A (ja) * | 1999-09-14 | 2001-03-30 | Nec Corp | 薄膜トランジスタアレイ基板の製造方法 |
| KR100777695B1 (ko) * | 2001-05-12 | 2007-11-21 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
| JP2009194351A (ja) * | 2007-04-27 | 2009-08-27 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
| US8581243B2 (en) | 2007-04-27 | 2013-11-12 | Canon Kabushiki Kaisha | Thin-film transistor and process for its fabrication |
| JP2012222180A (ja) * | 2011-04-11 | 2012-11-12 | Kanto Chem Co Inc | 透明導電膜用エッチング液組成物 |
| JP2013179127A (ja) * | 2012-02-28 | 2013-09-09 | National Institute Of Advanced Industrial & Technology | 電子デバイスの製造方法及び薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| US8068188B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR900004732B1 (ko) | 박막 트랜지스터 배열기판의 제조방법 | |
| US7662715B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US6608658B1 (en) | Top gate TFT structure having light shielding layer and method to fabricate the same | |
| JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
| US20070295967A1 (en) | Active matrix tft array substrate and method of manufacturing the same | |
| JPH10270710A (ja) | 液晶表示装置及びその製造方法 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP2003203919A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| US7554207B2 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| KR20080084084A (ko) | 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법 | |
| JPH07134312A (ja) | 液晶表示装置およびその製造方法 | |
| JPH1020342A (ja) | アクティブマトリクス基板の製造方法 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH07134313A (ja) | 液晶表示装置およびその製造方法 | |
| JPH06130405A (ja) | 液晶表示装置の製造方法 | |
| JP3302475B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH07134314A (ja) | 液晶表示装置およびその製造方法 | |
| KR100265053B1 (ko) | 표시패널 및 그 제조방법 | |
| JPH0346630A (ja) | 薄膜ダイオードの製造方法 |