JP2002151434A - 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法 - Google Patents

表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法

Info

Publication number
JP2002151434A
JP2002151434A JP2001231153A JP2001231153A JP2002151434A JP 2002151434 A JP2002151434 A JP 2002151434A JP 2001231153 A JP2001231153 A JP 2001231153A JP 2001231153 A JP2001231153 A JP 2001231153A JP 2002151434 A JP2002151434 A JP 2002151434A
Authority
JP
Japan
Prior art keywords
alloy
gate
wiring
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001231153A
Other languages
English (en)
Inventor
Chang-Oh Jeong
敞 午 鄭
Jae-Gab Lee
在 甲 李
Beom-Seok Cho
範 錫 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002151434A publication Critical patent/JP2002151434A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【課題】 物理的に接着力が向上し、電気的には接触抵
抗が良好な特性を有する表示素子用配線及びこれを利用
した薄膜トランジスタ基板並びにその製造方法を提供す
ることを目的とする。 【解決手段】 表示素子用配線を、低融点金属の合金元
素が少なくとも一つ以上合金されているＡｇ合金で形成
する。液晶表示パネルにおいて、このような表示素子用
配線を用いてゲート配線２２，２４，２６及びデータ配
線６５，６６，６８を形成すれば、接触部で他の導電物
質と連結される過程で腐食が発生して素子の特性を低下
させるのを防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は表示素子用配線及び
これを利用した薄膜トランジスタ基板並にその製造方法
に係わり、特に、液晶表示装置に用いられる表示素子用
配線とこれを利用した薄膜トランジスタ基板及びその製
造方法に関するものである。
【０００２】
【従来の技術】一般に、半導体装置における配線は信号
が伝達される手段として用いられるため、信号遅延を最
少化することが要求される。
【０００３】特に、液晶表示装置に用いられる薄膜トラ
ンジスタ基板は、大面積化と高精細化によって低抵抗配
線の必要性が重要視されている。現在、信号遅延を防止
するために表示素子の配線物質としては低抵抗を有する
金属物質、特にＡｌ（アルミニウム）またはＡｌ合金の
ような金属物質を用いるのが一般的である。
【０００４】しかし、ＡｌまたはＡｌ合金の配線は物理
的または化学的特性が弱いため、接触部で他の導電物質
と連結される過程で腐食が発生して素子の特性を低下さ
せるという問題点がある。
【０００５】
【発明が解決しようとする課題】本発明が目的とする技
術的課題は、物理的に接着力が向上し、電気的には接触
抵抗が良好な特性を有する表示素子用配線及びこれを利
用した薄膜トランジスタ基板並びにその製造方法を提供
することである。
【０００６】
【課題を解決するための手段】このような課題を解決す
るために本発明では、低融点金属元素が合金されたＡｇ
合金で表示素子用配線を形成し、このような配線を薄膜
トランジスタ基板に採用する。
【０００７】詳しくは、本発明による表示素子用配線
は、低融点金属元素を合金元素とし、前記合金元素が少
なくとも一つ以上合金されているＡｇ合金で形成されて
いる。
【０００８】ここで、合金元素は１.５Ｅ−１２ｃｍ2／
ｓｅｃ以上の拡散係数を有したり、または１５００Ｋ以
下の融点を有することが望ましい。また、Ａｇ合金に合
金されている合金元素はＡｇ合金に２０ａｔ％以下の構
成比率を有するようにすることが好ましく、合金元素と
してはＬｉ、Ｍｇ、Ａｌ、Ｓｍ、あるいはＭｎであり得
る。また、Ａｇ合金は反射用液晶表示装置の反射電極に
用いることができる。
【０００９】また、このような表示素子用配線を用いて
構成される薄膜トランジスタ基板には、低融点金属元素
を合金元素とし、前記合金元素が少なくとも一つ以上合
金されているＡｇ合金で形成されたゲート電極及びゲー
ト線を含むゲート配線が形成されており、ゲート配線に
絶縁するように交差するソース電極、ドレーン電極及び
データ線を含むデータ配線が形成されている。ソース電
極とドレーン電極に接触されており、ゲート電極、ソー
ス電極及びドレーン電極と共に薄膜トランジスタを構成
する半導体層が形成されており、ドレーン電極には画素
電極が連結されている。ここで、データ配線は低融点金
属元素を合金元素とし、前記合金元素が少なくとも一つ
以上合金されているＡｇ合金で形成されることが好まし
い。
【００１０】この時、配線を構成するＡｇ合金層の合金
元素は１.５Ｅ−１２ｃｍ2／ｓｅｃ以上の拡散係数を有
したり、または１５００Ｋ以下の融点を有することが望
ましい。また、Ａｇ合金に合金されている合金元素は２
０ａｔ％以下の構成比率を有するようにするのが好まし
いが、合金元素としてはＬｉ、Ｍｇ、Ａｌ、Ｓｍ、ある
いはＭｎが利用できる。
【００１１】ここで、第１の構造を有する薄膜トランジ
スタ基板はゲート配線が絶縁基板の上に形成され、ゲー
ト配線を覆うゲート絶縁膜をさらに含み、ゲート絶縁膜
の上に半導体層が形成され、半導体層の上にソース電極
とドレーン電極が接触されており、データ配線を覆う保
護膜をさらに含み、保護膜にドレーン電極を露出する接
触孔をさらに含み、接触孔を介して画素電極がドレーン
電極に連結されている構造を有することができる。
【００１２】この時、半導体層は水素化非晶質ケイ素で
形成されることができ、ゲート配線の表面に形成される
酸化膜をさらに含むことができる。また、ソース電極と
半導体層の間及びドレーン電極と半導体層の間に介され
る合金元素の酸化膜をさらに含むことができる。
【００１３】また、第２の構造を有する薄膜トランジス
タ基板は、半導体層が絶縁基板の上に形成されるが、ソ
ース領域、ドレーン領域及びチャンネル領域を含み、半
導体層を覆うゲート絶縁膜をさらに含み、ゲート絶縁膜
の上にゲート配線が形成され、ゲート配線を覆う層間絶
縁膜をさらに含み、層間絶縁膜とゲート絶縁膜にソース
領域とドレーン領域を各々露出する接触孔をさらに含
み、層間絶縁膜の上にはデータ配線があって、ソース電
極が半導体層のソース領域に、ドレーン電極が半導体層
のドレーン領域に各々連結され、データ配線を覆う保護
膜をさらに含み、保護膜にドレーン電極を露出する接触
孔をさらに含み、接触孔を介して画素電極がドレーン電
極に連結される構造を有することができる。
【００１４】この時、半導体層は多結晶ケイ素で形成さ
れることができ、ソース電極と半導体層の間及びドレー
ン電極と半導体層の間に介される合金元素の酸化膜をさ
らに含むことができる。
【００１５】本発明による前記第１の構造を有する薄膜
トランジスタ基板を製造するために、絶縁基板の上に低
融点金属元素を合金元素とし、前記合金元素が少なくと
も一つ以上合金されているＡｇ合金を用いてゲート電極
及びゲート線を含むゲート配線を形成し、ゲート配線を
覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜の上
に半導体層を形成し、半導体層の上にソース電極、ドレ
ーン電極及びデータ線を含むデータ配線を形成する。次
に、データ配線を覆う保護膜を形成し、保護膜にドレー
ン電極の少なくとも一部を露出する接触孔を形成した
後、接触孔を介してドレーン電極に連結される画素電極
を形成する。この時、データ配線を低融点金属元素を合
金元素とし、前記合金元素が少なくとも一つ以上合金さ
れているＡｇ合金で形成することが好ましい。
【００１６】ここで、ゲート配線またはデータ配線は含
有酸素濃度が５０００ｐｐｍ以下であるＡｇ合金ターゲ
ットをスパッタリングしてＡｇ合金層を蒸着し、Ａｇ合
金層を写真エッチングして形成することができる。ま
た、保護膜形成のための熱処理工程は２００℃以上で進
行させることが好ましいが、保護膜形成のための熱処理
工程の際、データ配線となるＡｇ合金層の合金元素が半
導体層の上に自然に形成される酸化ケイ素膜と反応し
て、合金元素の酸化膜を形成することができる。
【００１７】また、本発明による前記第２の構造を有す
る薄膜トランジスタ基板を製造するために絶縁基板の上
に半導体層を形成し、半導体層を覆うゲート絶縁膜を形
成する。次に、ゲート絶縁膜の上に低融点金属元素を合
金元素とし、前記合金元素が少なくとも一つ以上合金さ
れているＡｇ合金を用いてゲート電極及びゲート電極に
連結されるゲート線を含むゲート配線を形成し、半導体
層に不純物をドーピングしてソース領域及びドレーン領
域を形成し、チャンネル領域を定義する。次に、ゲート
配線を覆う層間絶縁膜を形成し、層間絶縁膜とゲート絶
縁膜にソース領域とドレーン領域とを各々露出する接触
孔を形成し、ソース領域に連結されるソース電極、ドレ
ーン領域に連結されるドレーン電極及びデータ線を含む
データ配線を形成する。次に、データ配線を覆う保護膜
を形成し、保護膜にドレーン電極を露出する接触孔を形
成した後、接触孔を介してドレーン電極に連結される画
素電極を形成する。この時、データ配線を低融点金属元
素を合金元素とし、前記合金元素が少なくとも一つ以上
合金されているＡｇ合金で形成することができる。
【００１８】ここで、ゲート配線またはデータ配線は含
有酸素濃度が５０００ｐｐｍ以下であるＡｇ合金ターゲ
ットをスパッタリングしてＡｇ合金層を蒸着し、Ａｇ合
金層を写真エッチングして形成することが好ましい。保
護膜形成のための熱処理工程は２００℃以上で進行させ
ることが好ましいが、この時、データ配線をなすＡｇ合
金層の合金元素が半導体層の上に自然に存在する酸化ケ
イ素膜と反応して、合金元素の酸化膜を形成することが
できる。
【００１９】
【発明の実施の形態】以下、添付した図面を参考として
本発明の実施例による表示素子用配線、これを利用した
薄膜トランジスタ基板及びその製造方法について詳細に
説明する。
【００２０】大面積、高解像度液晶表示装置において、
低抵抗金属配線の開発は絶対的に要求されている。した
がって、金属のうち最も低い比抵抗を有するＡｇ材料に
対する工程の開発は非常に大きな関心を受けている。
【００２１】しかし、液晶表示装置に適合したＡｇ材料
の配線工程の開発のためには、Ａｇの材料的な問題点と
共に工程で要求される問題に対する解決がまず要求され
ている。
【００２２】Ａｇはガラスに対する接着力が劣り、化学
的雰囲気（Ｈ2ＳＯ4、ＮａＣｌ、ＫＯＨ）で材料特性が
低下しやすいという短所がある。これを解決するため
に、合金元素（ａｌｌｏｙｉｎｇ ｅｌｅｍｅｎｔ）を
Ａｇに添加する方法は非常に効率的であるといえる。
【００２３】まず、図１乃至図８を参照してＡｇ合金の
特性について説明する。
【００２４】図１はＡｇ、ＡｇＡｌ、ＡｇＭｇ及びＣｒ
の接着力テスト結果を示したグラフである。ガラス基板
の上に厚さ１μｍの薄膜をスパッタリングで積層した
後、スクラッチテスター（ｓｃｒａｔｃｈ ｔｅｓｔｅ
ｒ）で接着力（ａｄｈｅｓｉｏｎ）を測定したものであ
る。
【００２５】スクラッチテスターとは、試料を所定の角
度に傾くようにした後、ダイアモンドチップで表面を掻
く時に出る音波（ａｃｏｕｓｔｉｃ ｅｍｉｓｓｉｏ
ｎ）を測定する道具である。波形は薄膜が破裂される時
にピークを示し、この時の荷重（ロード）が臨界ロード
（ｃｒｉｔｉｃａｌ ｌｏａｄ）であって、薄膜と基板
との接着力を示す数値として用いられる。
【００２６】グラフで臨界ロードを見てみれば、Ａｇが
２０Ｎであり、ＡｇＭｇが２５Ｎを示している。また、
ＡｇＡｌとＣｒは３５Ｎ以下のロードではピークを見せ
ていない。従って、ＡｇにＭｇ、Ａｌなどの合金元素を
添加したＡｇ合金で基板の上に配線を形成すれば、基板
との接着力を純銀Ａｇに比して、改善させることができ
ることが分かる。
【００２７】下の表１はＡｇ、ＡｇＡｌ、ＡｇＭｇのア
ニールによる比抵抗変化を示したものである。
【００２８】ＡｇＭｇの場合、Ａｌに近い比抵抗を示し
ている。ＡｇＡｌの場合、Ａｌの含量が多くて比抵抗が
高いが、Ａｌの含量を低くすれば比抵抗を十分低くする
ことができる。
【００２９】
【表１】
【００３０】図１と表１によれば、ＡｇにＭｇやＡｌの
ような合金元素を適切な割合で添加して配線を形成すれ
ば、基板との接着力を改善できるとともに比抵抗もＡｇ
に近くすることができることが分かる。
【００３１】図２乃至図５は、Ａｇ合金ターゲットを用
いてＡｇ合金層／ケイ素酸化膜／ケイ素膜構造をアニー
ル前後にオージェ分析（ＡＥＳ：Ａｕｇｅｒ Ｅｌｅｃ
ｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で分析したデー
タを示したものである。
【００３２】図２はＡｇＭｇ配線を蒸着する当時の試片
をＡＥＳ分析した結果を示したグラフであり、図３はＡ
ｇＭｇ配線を４００℃において真空熱処理した後の試片
をＡＥＳ分析した結果を示したグラフであり、図４はＡ
ｇＡｌ配線を蒸着しただけの試片をＡＥＳ分析した結果
を示したグラフであり、図５はＡｇＡｌ配線を４００℃
において真空熱処理した後の試片をＡＥＳ分析した結果
を示したグラフである。
【００３３】グラフで横軸のスパッタエッチ時間を見れ
ば、アニールする前は８ｍｉｎ、アニールした後にはは
２０ｍｉｎになっているが、これはアニールする前は表
面の付近のみ測定し、アニールした後には界面まで深く
測定した結果を示したものである。
【００３４】ＡｇＭｇまたはＡｇＡｌのスパッタリング
は１５０℃において実施したが、スパッタリング直後に
もＡｇ合金層の表面に合金元素の酸化膜、つまりＭｇＯ
またはＡｌ2Ｏ3が形成されることが分かる。
【００３５】真空中４００℃での熱処理によってＭｇま
たはＡｌが界面へ移動して、界面の酸素と共にＭｇＯま
たはＡｌ2Ｏ3を形成することが分かる。また、酸素はア
ニールする前にも表面に現れることから、Ａｇ合金の蒸
着温度だけでも表面に析出されることが分かる。
【００３６】このような結果は合金元素、つまりＭｇま
たはＡｌの速い拡散速度と表面析出効果に起因したこと
である。特に、Ｍｇに対するデータを見ると、アニール
した後にはＭｇが表面と界面のみに現れるようになるこ
とから、析出効果が大きいことが分かる。
【００３７】前記のデータに対する理論的背景として図
６ａと図６ｂのような模式図を考えることができる。
【００３８】図６ａに示したように、Ａｇに合金元素と
してＭｇを添加して作り出したＡｇＭｇを酸素雰囲気で
熱処理を実施すれば、図６ｂに示したように合金元素が
表面に移動してＭｇＯを形成する。
【００３９】また、Ｍｇは界面にも移動してＳｉＯ2と
反応してＭｇＯを形成するが、これを式（１）のような
反応式で示すことができる。 ２Ｍｇ＋ＳｉＯ2→２ＭｇＯ＋Ｓｉ，ΔＨ298＝−１４３．７（Ｋｃａｌ／ｍｏ ｌ）……（１）
【００４０】配線薄膜自体では合金元素が枯渇されて、
純粋なＡｇに近い低い比抵抗を有するようになる。
【００４１】このように、Ａｇ合金層の表面と界面では
合金元素が主成分である新たな化合物層、つまり合金元
素の酸化膜が形成される。この酸化膜はＡｇ合金層の上
・下部の膜または基板との接着力を向上させる。特に、
下部膜がケイ素膜である場合、このような酸化膜はＡｇ
合金層とケイ素膜の間の接触抵抗を低くし、Ａｇ合金層
のＡｇがケイ素膜に拡散することを抑制するので、Ａｇ
合金層とケイ素膜とが安定的に接触できるようにする。
【００４２】前記のような反応はガラスが耐えられる低
い温度でならなければならず、また、Ａｇ合金層の合金
元素を十分に枯渇させてＡｇの比抵抗を十分低くしなけ
ればならないので、高い拡散速度を有する合金元素の選
択が重要である。
【００４３】本発明ではＡｇ合金層における合金元素の
拡散速度と融点が非常に密接な関係にあることを勘案し
て、Ａｇ合金層内で合金元素が表面と界面へ十分に移動
する拡散速度を計算してこれに基づいて融点を計算し、
これに対応する合金元素を決定することにする。
【００４４】例えば、合金元素の拡散が２５０℃基準に
行われており、０.３μｍ厚さのＡｇ配線薄膜を１０分
間で移動することができる元素を選択すると、拡散距離
（ｃｈａｒａｃｔｅｒｉｓｔｉｃ ｄｉｆｆｕｓｉｏｎ
ｌｅｎｇｔｈ）は、 （Ｄｔ）1/2＝０．３μｍ……（２）となる。この時、
Ｄは拡散係数を、ｔは時間を示す。
【００４５】式（２）によってＤ＝１.５Ｅ−１２ｃｍ2
／ｓｅｃになるので、拡散係数がこの数値以上を有する
合金元素を選択することが好ましい。
【００４６】一方、０.５×Ｔｍ（Ｔｍ：合金元素の溶
融点）より低い温度で粒子界面拡散が全体拡散を支配す
るので、 Ｔ＜０.５×Ｔｍ……（３） にならなければならない。
この時、Ｔは現在温度を、Ｔｍは合金元素の融点を示
す。
【００４７】また、面心立方格子（ＦＣＣ）の結晶構造
を有する金属において、その拡散係数は式（４）に従
う。 Ｄ＝０.３×ｅｘｐ（−８.５×Ｔｍ／Ｔ）ｃｍ2／ｓｅｃ……（４）
【００４８】このような条件を考えれば、合金元素が有
するべき融点と拡散係数値の領域を規定することができ
る。
【００４９】図７は式（４）をグラフに示したものであ
る。温度Ｔには５２３Ｋ（２５０℃）を代入した。グラ
フにおいて、ｘ軸は融点Ｔｍ、ｙ軸は拡散係数Ｄを示
す。
【００５０】グラフから分かるように、合金元素が１.
５Ｅ−１２ｃｍ2／ｓｅｃ以上の拡散係数を現すために
は、融点Ｔｍは１５００Ｋ以下でなければならない。
【００５１】図８は、合金元素として好適な融点とエン
タルピー（ｅｎｔｈａｌｐｙ）値の領域（左下のブロッ
ク）を示したグラフである。
【００５２】この領域は、前記で得た融点である１５０
０Ｋより低い融点を有し、酸化ケイ素膜に比べて酸化膜
形成エネルギーが大きな元素を表示したものである。
【００５３】一般に、低融点金属元素は低い表面エネル
ギーを有していて表面析出が大きくなる傾向がある。従
って、図８に示したように、Ｌｉ、Ｍｇ、Ａｌ、Ｓｍ、
Ｍｎなどを合金元素として考慮することができる。
【００５４】配線材料に用いられるＡｇ合金はＡｇとＬ
ｉ、Ｍｇ、Ａｌ、Ｓｍ、Ｍｎなどのような合金元素間の
２元系合金以外に、これら元素間の３元系または４元系
合金までも含むことができる。
【００５５】この時、合金元素の構成比率はＡｇ合金の
比抵抗を考慮して総量で２０ａｔ％以下になるようにす
る。例えば、Ａｇ−ａ−ｂ−ｃの４元系合金を考慮する
場合のａ、ｂ、ｃの構成比率は０.１ａｔ％≦ａ≦２０
ａｔ％、０.１ａｔ％≦ｂ≦２０ａｔ％、０.１ａｔ％≦
ｃ≦２０ａｔ％、ａ＋ｂ＋ｃ≦２０ａｔ％とすることが
好ましい。
【００５６】詳述した説明によれば、適切な合金元素、
例えばＬｉ、Ｍｇ、Ａｌ、Ｓｍ、Ｍｎが添加されたＡｇ
合金で大画面表示装置に適合した低抵抗配線を形成する
ことができる。また、このようなＡｇ合金で配線を形成
する場合にはそれと接触する接触層との接着力と接触抵
抗を向上させることができ、界面の安定性を確保するこ
とができる。
【００５７】そして、このようなＡｇ合金を用いて反射
形液晶表示装置の反射電極を形成することも可能であ
る。
【００５８】以下では、このような物理的特性を有する
Ａｇ合金配線を適用した薄膜トランジスタ基板及びその
製造方法について、図面を参照して詳細に説明する。
【００５９】まず、前記第１構造について図９及び図１
０を参考として本発明の第１実施例による薄膜トランジ
スタ基板の構造について説明する。
【００６０】図９は本発明の第１実施例による薄膜トラ
ンジスタ基板の配置図であり、図１０は図９に示した薄
膜トランジスタ基板をX−X'線に沿って示した断面図で
ある。
【００６１】絶縁基板１０の上に低抵抗を有するＡｇ合
金からなるゲート配線２２、２４、２６が形成されてい
る。ゲート配線は横方向に延びているゲート線２２、ゲ
ート線２２の端に連結されていて外部からゲート信号を
受けてゲート線２２に伝達するゲートパッド２４及び薄
膜トランジスタ用ゲート電極２６を含む。
【００６２】ゲート配線２２、２４、２６に用いられる
Ａｇ合金には、Ｌｉ、Ｍｇ、Ａｌ、Ｓｍ、Ｍｎのように
高い拡散係数を有する低融点金属元素が合金されてい
る。この時、Ａｇ合金に合金された元素は１.５Ｅ−１
２ｃｍ2／ｓｅｃ以上の拡散係数（２５０℃のＡｇに対
して）を有したり、または１５００Ｋ以下の融点を有す
ることが好ましい。
【００６３】ここで、ゲート配線２２、２４、２６に用
いられるＡｇ合金はＡｇとＬｉ、Ｍｇ、Ａｌ、Ｓｍ、Ｍ
ｎなどのような合金元素間の２元系合金以外に、これら
元素間の３元系または４元系合金までも含むことができ
る。この時、これら合金元素がＡｇ合金で２０ａｔ％以
下の構成比率を有するようにすることが好ましい。
【００６４】以下の配線に用いられるＡｇ合金は詳述し
たゲート配線のためのＡｇ合金と物理的及び化学的特性
が同一であるので、これに対する説明は省略する。
【００６５】すでに言及したようにＡｇ合金はガラス基
板との接着力が良いため、ゲート配線２２、２４、２６
はパターンが浮き上がることなく良好に基板１０に接着
される。
【００６６】基板１０の上には、窒化ケイ素などのゲー
ト絶縁膜３０がゲート配線２２、２４、２６を覆ってい
る。
【００６７】ゲート電極２６上のゲート絶縁膜３０上部
には水素化非晶質ケイ素などの物質からなる半導体層４
０が島形に形成されており、半導体層４０の上部にはｎ
形不純物が高濃度にドーピングされている水素化非晶質
ケイ素などの物質からなる抵抗性接触層５５、５６が形
成されている。
【００６８】そして、金属酸化膜５１０が抵抗性接触層
５５、５６の上に形成されている。この時、金属酸化膜
５１０としては後述のデータ配線に含まれる物質にした
がってＭｇＯ、Ａｌ2Ｏ3、Ｌｉ2Ｏなどが形成される。
例えば、データ配線がＡｇＭｇまたはＡｇＡｌからなる
場合には金属酸化膜としてＭｇＯまたはＡｌ2Ｏ3が形成
される。
【００６９】金属酸化膜５１０及びゲート絶縁膜３０の
上には、低抵抗を有するＡｇ合金の金属物質からなるデ
ータ配線６２、６５、６６、６８が形成されている。
【００７０】データ配線６２、６５、６６、６８に用い
られるＡｇ合金もゲート配線２２、２４、２６と同様
に、Ｌｉ、Ｍｇ、Ａｌ、Ｓｍ、Ｍｎのような高い拡散係
数を有する低融点金属元素が合金元素として合金されて
形成されている。
【００７１】データ配線６２、６５、６６、６８は、縦
方向に形成されてゲート線２２と交差して画素を定義す
るデータ線６２、データ線６２の分枝であり、抵抗接触
層５５上端の金属酸化膜５１０の上部まで延びているソ
ース電極６５、データ線６２の一端に連結されており、
外部からの画像信号の印加を受けるデータパッド６８、
ソース電極６５と分離されており、ゲート電極２６に対
してソース電極６５の反対側抵抗接触層５６の上部に形
成されているドレーン電極６６を含む。
【００７２】このような構造で金属酸化膜５１０が、デ
ータ配線６２、６５、６６、６８をなすＡｇ合金層と抵
抗性接触層５５，５６をなすケイ素層の間に形成されて
いて、二つの層の接触抵抗を低くすると同時に二つの層
の接着力を向上させ、Ａｇ合金層のＡｇがケイ素層へ拡
散することを抑制する。
【００７３】データ配線６２、６５、６６、６８の上に
は、窒化ケイ素からなる保護膜７０が形成されている。
【００７４】保護膜７０には、ドレーン電極６６及びデ
ータパッド６８を各々露出する接触孔７６、７８が形成
されており、ゲート絶縁膜３０と共にゲートパッド２４
を露出する接触孔７４が形成されている。
【００７５】保護膜７０の上には、接触孔７６を介して
ドレーン電極６６と電気的に連結されており画素に位置
する画素電極８２が形成されている。また、保護膜７０
の上には接触孔７４、７８を介して各々ゲートパッド２
４及びデータパッド６８と連結されている補助ゲートパ
ッド８６及び補助データパッド８８が形成されている。
ここで、画素電極８２と補助ゲート及びデータパッド８
６、８８は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄ
ｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄ
ｅ）からなる。
【００７６】それでは、このような本発明の第１実施例
による薄膜トランジスタ基板の製造方法について、図９
及び図１０と図１１ａ乃至図１５ｂを参考として詳細に
説明する。
【００７７】まず、図１１ａ及び１１ｂに示したよう
に、基板１０の上に高い拡散係数を有する低融点金属元
素を合金元素とするＡｇ合金からなるＡｇ合金層を蒸着
しパターニングして、ゲート線２２、ゲート電極２６及
びゲートパッド２４を含むゲート配線２２、２４、２６
を形成する。
【００７８】このように、Ａｇ合金で形成されるゲート
配線２２、２４、２６は低抵抗特性を維持することがで
き、ガラス基板との接着特性が良好である。
【００７９】液晶表示装置の工程で要求される低い工程
温度は、合金元素の高い拡散係数を要求している。した
がって酸化性向の大きい合金元素がＡｇ合金層内部で酸
化を起こせないように、合金層内の酸素温度を最小限低
くすることが要求される。合金元素がＡｇ合金層内部で
酸化を起こすようになると、合金元素の拡散速度が遅く
なって詳述したような効果が得られないためである。従
って、ゲート配線のためのＡｇ合金層を蒸着する過程で
Ａｇ合金ターゲット内の酸素濃度を５０００ｐｐｍ以下
に制限することが好ましい。また、炭素、窒素の濃度も
５０００ｐｐｍ以下に制限することが有利である。
【００８０】以下の配線に用いられるＡｇ合金層の形成
方法は詳述したゲート配線のためのＡｇ合金層の形成方
法と同一であるので、これに対する説明は省略する。
【００８１】その後、２００℃以上の酸素雰囲気下で熱
処理を通じてゲート配線２２、２４、２６の表面に金属
酸化膜（図示せず）を形成することができる。この時、
ゲート配線２２、２４、２６がＡｇＭｇで形成された場
合にはＭｇＯがこの界面に形成され、ＡｇＡｌで形成さ
れた場合にはＡｌ2Ｏ3が形成される。この場合、熱処理
を通じて合金元素が表面及び界面に拡散するので、配線
の比抵抗は減少し、基板との接着力は向上する。これに
対する説明は既に図２乃至図６ｂを参照して説明したよ
うである。
【００８２】このようなゲート配線の熱処理は別途に行
わなくても後続工程である絶縁膜蒸着工程で自然に行わ
れる。
【００８３】次に、図１２ａ及び図１２ｂに示したよう
に、窒化ケイ素からなるゲート絶縁膜３０、水素化非晶
質ケイ素膜４０、不純物がドーピングされた水素化非晶
質ケイ素膜５０の三重膜を連続して積層し、マスクを用
いた写真エッチング工程で水素化非晶質ケイ素膜４０と
不純物がドーピングされた水素化非晶質ケイ素膜５０を
パターニングして、ゲート電極２４上部のゲート絶縁膜
３０の上に島形の半導体層４０と抵抗接触層５０を形成
する。
【００８４】次に、図１３ａ乃至図１３ｂに示したよう
に、抵抗性接触層５５、５６及びゲート絶縁膜３０の上
に高い拡散係数を有する低融点金属元素からなるＡｇ合
金で形成されたＡｇ合金層を蒸着した後、マスクを用い
た写真工程でパターニングして、データ配線６２、６
５、６６、６８を形成する。データ配線６２、６５、６
６、６８６は、ゲート線２２と交差するデータ線６２
と、データ線６２と連結されてゲート電極２６上部まで
延びているソース電極６５と、データ線６２の一端に連
結されているデータパッド６８と、ソース電極６５と分
離されており、ゲート電極２６を中心にソース電極６５
と対向するドレーン電極６６とを含んでいる。
【００８５】次に、ソース電極６５とドレーン電極６６
をマスクとしてその間に露出された抵抗性接触層をエッ
チングして、各々ソース電極６５に接触される抵抗性接
触層５５とドレーン電極６６に接触される抵抗性接触層
５６に分離する。
【００８６】次に、図１４ａ及び１４ｂのように、窒化
ケイ素のような無機絶縁膜を積層して保護膜７０を形成
する。この時、保護膜７０を２００℃以上の温度範囲で
積層するのが好ましい。
【００８７】保護膜７０を形成する工程で、ソース電極
６５と抵抗性接触層５５及び半導体層４０のようなケイ
素膜との間、及び、ドレーン電極６６と抵抗性接触層５
６及び半導体層４０のようなケイ素膜との間に金属酸化
膜５１０が形成されることができる。
【００８８】金属酸化膜５１０が形成されるのは、デー
タ配線６２、６５、６６、６８を形成するためのＡｇ合
金層を形成する前にケイ素膜５５、５６、４０の上に自
然に形成される自然酸化膜である酸化ケイ素膜に起因す
る。
【００８９】保護膜工程の際の熱処理を通じてデータ配
線６２、６５、６６、６８のＡｇ合金の合金元素が界面
に拡散して、酸化ケイ素膜を緻密な組織の合金元素の酸
化膜５１０に作る。データ配線６２、６５、６６、６８
がＡｇＭｇで形成された場合にはＭｇＯがこの界面に形
成され、ＡｇＡｌで形成された場合にはＡｌ2Ｏ3が形成
される。
【００９０】このような合金元素の酸化膜５１０はデー
タ配線６２、６５、６６、６８とケイ素膜４０、５５、
５６の界面で二つの層の接触抵抗を低くし、二つの層の
接着力を向上させる役割を果たすなど、安定した界面特
性を有するようにする。また、データ配線６２、６５、
６６、６８は配線自体内で合金元素が枯渇され、純粋な
Ａｇの特性に近くなって比抵抗が小さくなるという長所
がある。
【００９１】通常の場合、データ配線を形成する前にケ
イ素膜４０、５０表面にＨＦ洗浄を実施するが（図１２
ｂ参照）、ＨＦ洗浄をしなくても合金元素の酸化によっ
て半導体層及び抵抗性接触層４０、５５、５６のような
ケイ素膜とそれに接触するソース電極及びドレーン電極
６５、６６の接触特性を向上させることができる。この
時、ケイ素膜の上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）による酸化ケイ素膜を３
０Å以下に蒸着した後、これを用いることもできる。
【００９２】次に、図１５ａ乃至図１５ｂに示したよう
にマスクを用いた写真エッチング工程でゲート絶縁膜３
０と共にパターニングして、ゲートパッド２４、ドレー
ン電極６６及びデータパッド６８を露出する接触孔７
４、７６、７８を形成する。
【００９３】次に、ＩＴＯまたはＩＺＯ膜を積層しマス
クを用いたパターニングを実施して、接触孔７６を介し
てドレーン電極６６と連結される画素電極８２と接触孔
７４、７８を介してゲートパッド２４及びデータパッド
６８と各々連結される補助ゲートパッド８６及び補助デ
ータパッド８８を各々形成する。
【００９４】このような本発明の実施例による薄膜トラ
ンジスタ基板の構造では、ゲート配線とデータ配線が低
抵抗を有するＡｇ合金で形成されているため、信号遅延
防止の観点で大画面高精細の液晶表示装置への適用に有
利であり、各々の配線とその上下部に位置する配線層と
の接触抵抗を低くし接着力を向上させ得るなどの界面特
性を向上させることができる。
【００９５】本発明の配線の接触構造及び製造方法は、
多結晶ケイ素薄膜トランジスタを用いる薄膜トランジス
タ基板にも適用することができる。
【００９６】以下では、図１６及び図１７を参考として
本発明の第２実施例による薄膜トランジスタ基板の構造
について詳細に説明する。
【００９７】図１６は本発明の第２実施例による薄膜ト
ランジスタ基板の配置図であり、図１７は図１６に示し
た薄膜トランジスタ基板をXVII−XVII'線に沿って示し
た断面図である。
【００９８】絶縁基板１００の上に多結晶ケイ素からな
る半導体層１２１が島形に形成されている。半導体層１
２１にはチャンネル領域１２２、高濃度不純物領域であ
るソース領域１２５とドレーン領域１２６、そしてチャ
ンネル領域１２２とソース領域１２５の間及びチャンネ
ル領域１２２とドレーン領域１２６の間に位置する低濃
度不純物領域であるＬＤＤ領域１２３、１２４が形成さ
れている。
【００９９】ＬＤＤ領域１２３、１２４は多結晶ケイ素
からなる半導体層を備えた薄膜トランジスタがＯＦＦ状
態で発生する漏れ電流を最少化するために、チャンネル
領域１２２と高濃度不純物領域１２５、１２６の間に位
置させた抵抗層である。
【０１００】絶縁基板１００の上には窒化ケイ素などか
らなるゲート絶縁膜１３０が半導体層１２１を覆ってい
る。
【０１０１】そして、ゲート絶縁膜１３０の上には、高
い拡散係数を有する低融点金属元素を合金元素とするＡ
ｇ合金からなるゲート配線が形成されている。ゲート配
線はゲート線１４１、ゲート線１４１の端に連結されて
おり、外部からのゲート信号の印加を受けてゲート線１
４１に伝達するゲートパッド１４２及びゲート線１４１
に連結されるとともに半導体層１２１のチャンネル領域
１２２に対応するゲート電極１４３を含む。
【０１０２】このように、ゲート配線をＡｇ合金で形成
する場合には低抵抗特性を維持することができ、下部層
との界面特性が良好であるので安定した界面特性を維持
することができる。
【０１０３】そして、ゲート配線１４１、１４２、１４
３を窒化ケイ素などからなる層間絶縁膜１５０が覆って
いる。
【０１０４】また、層間絶縁膜１５０とゲート絶縁膜１
３０にはソース領域１２５を露出する接触孔１６１と、
ドレーン領域１２６を露出する接触孔１６２とが形成さ
れている。
【０１０５】なお、層間絶縁膜１５０の上にはゲート配
線１４１、１４２、１４３のように高い拡散係数を有す
る低融点金属元素を合金元素とするＡｇ合金からなるデ
ータ配線１７１、１７２、１７３、１７４が形成されて
いる。データ配線はゲート線１４１と交差して画素を定
義するデータ線１７１、データ線１７１の端部に延びる
データパッド１７２、データ線１７１から突出して半導
体層１２１のソース領域１２５に接触されるソース電極
１７３と、ソース電極１７３に対応して半導体層１２１
のドレーン領域１２６に接触されるドレーン電極１７４
を含む。
【０１０６】そして、ソース電極１７３とこれに接触す
る半導体層１２１のソース領域１２５の界面、及び、ド
レーン電極１７４とこれに接触する半導体層１２１のド
レーン領域１２６の界面には合金元素の金属酸化膜５１
０が形成されている。
【０１０７】この時、金属酸化膜５１０としてはデータ
配線用物質の材質にしたがってＭｇＯ、Ａｌ2Ｏ3、Ｌｉ
2Ｏなどが形成される。例えば、データ配線がＡｇＭｇ
またはＡｇＡｌからなる場合には金属酸化膜としてＭｇ
ＯまたはＡｌ2Ｏ3が形成される。
【０１０８】金属酸化膜５１０はソース電極１７３とド
レーン電極１７４をなすＡｇ合金層と半導体層１２１を
なすケイ素層との間に形成されて、その界面で二つの層
の接触抵抗を低くし二つの層の接着力を向上させ、Ａｇ
合金層１７３、１７４のＡｇがケイ素層１２１に拡散す
ることを抑制するバリヤー兼界面クリーナとしての役割
を果たしている。
【０１０９】このようなデータ配線１７１、１７２、１
７３、１７４を窒化ケイ素からなる保護膜１８０が覆っ
ている。
【０１１０】保護膜１８０にはドレーン電極１７４及び
データパッド１７２を各々露出する接触孔１９２、１９
３が形成されており、層間絶縁膜１５０と共にゲートパ
ッド１４２を露出する接触孔１９３が形成されている。
【０１１１】そして、保護膜１８０の上には接触孔１９
１を介してドレーン電極１７４と電気的に連結されてお
り、画素に位置する画素電極２０１が形成されている。
また、保護膜１８０の上には接触孔１９２、１９３を介
して各々データパッド１７２及びゲートパッド１４２と
連結されている補助データパッド２０２及び補助ゲート
パッド２０３が形成されている。ここで、画素電極２０
１と補助データ及びゲートパッド１７２、１４２はｌＴ
ＯまたはＩＺＯからなる。
【０１１２】以下では、このような本発明の第２実施例
による薄膜トランジスタ基板の製造方法について、図１
６及び図１７と図１８ａ乃至図２２ｂを参考として詳細
に説明する。
【０１１３】まず、図１８ａ乃至図１８ｂに示したよう
に、絶縁基板１００の上に多結晶ケイ素層を形成した
後、マスクを用いた写真エッチング工程を進行して島形
の半導体層１２１を形成する。
【０１１４】この時、多結晶ケイ素層は基板の上に非晶
質ケイ素層を蒸着した後、レーザーアニーリングあるい
は高温固形状化などのようなケイ素結晶化技術によって
非晶質ケイ素を結晶化して形成することができる。
【０１１５】次に、図１９ａ乃至図１９ｂに示したよう
に、半導体層１２１を覆うゲート絶縁膜１３０と高い拡
散係数を有する低融点金属元素が合金されているＡｇ合
金からなるＡｇ合金層を蒸着しパターニングして、ゲー
ト線１４１、ゲートパッド１４２及びゲート電極１４３
を含むゲート配線を形成する。
【０１１６】次に、図２０ａ乃至図２０ｂに示したよう
に、半導体層１２１に高濃度不純物領域であるソース領
域１２５とドレーン領域１２６及び低濃度不純物領域で
あるＬＤＤ領域１２３、１２４を形成する。この時、ゲ
ート電極１４３に重なって不純物がドーピングされない
半導体層１２１部分はチャンネル領域１２２で定義され
る。
【０１１７】半導体層１２１に不純物領域１２３、１２
４、１２５、１２６を形成するためには、ゲート電極１
４３をマスクとしてｎ形不純物を低濃度にドーピングす
る低濃度不純物ドーピング工程を行って、チャンネル領
域１２２を除いた半導体層１２１部分を低濃度にドーピ
ングする。次に、ゲート電極１４３とその周辺部、つま
り半導体層１２１のチャンネル領域１２２及びＬＤＤ領
域１２３、１２４で定義される部分を覆うドーピングマ
スクを形成した後、ｎ形不純物を高濃度にドーピングす
る高濃度不純物ドーピング工程をおこなって、ドーピン
グマスクによってブロッキングされない半導体層１２１
の端部部分を高濃度にドーピングする。
【０１１８】この時、低濃度にドーピングされた後に再
び高濃度にドーピングされた半導体層１２１の端部部分
は高濃度不純物領域であるソース領域１２５とドレーン
領域１２６となり、低濃度にドーピングされてドーピン
グマスクによって高濃度にドーピングされない部分は、
低濃度不純物領域であるＬＤＤ領域１２３、１２４とな
り、不純物がドーピングされない部分はチャンネル領域
１２２となる。
【０１１９】前記では低濃度不純物ドーピング工程後に
ドーピングマスクを使用する高濃度不純物ドーピング工
程を実施したが、これらの順序を変えて進行しても差支
えない。
【０１２０】次に、図２１ａ乃至図２１ｂに示したよう
に、ゲート配線１４１、１４２、１４３を含む基板の前
面を覆った層間絶縁膜１５０を形成する。次に、層間絶
縁膜１５０とゲート絶縁膜１３０を写真エッチング工程
によってパターニングして、ソース領域１２５を露出す
る接触孔１６１とドレーン領域１２６を露出する接触孔
１６２を形成する。
【０１２１】次に、その上にゲート配線と同様に高い拡
散係数を有する低融点金属元素が合金されているＡｇ合
金からなるＡｇ合金層を蒸着しパターニングして、デー
タ配線１７１、１７２、１７３、１７４を形成する。デ
ータ配線１７１、１７２、１７３、１７４は、ゲート線
１４１と交差するデータ線１７１と、データ線１７１と
連結されて接触孔１６１を介してソース領域１２５に連
結されるソース電極１７３と、データ線１４１の一端に
連結されているデータパッド１７２と、ソース電極１７
３と分離されており、接触孔１６２を介してドレーン領
域１２６に連結されるドレーン電極１７４とを含んでい
る。
【０１２２】次に、図２２ａ乃至図２２ｂに示したよう
に、窒化ケイ素のような無機絶縁膜を積層して保護膜１
８０を形成する。この時、保護膜１８０を２００℃以上
の温度範囲で積層することが好ましい。
【０１２３】保護膜１８０を形成するための熱工程で、
ソース電極１７３と半導体層１２１との間、及び、ドレ
ーン電極１７４と半導体層１２１との間に金属酸化膜５
１０が形成されることができる。このように、金属酸化
膜５１０が形成されるのはデータ配線１７１、１７２、
１７３、１７４を形成するためのＡｇ合金層を形成する
前に、半導体層１２１の上に自然に形成される自然酸化
膜である酸化ケイ素膜に起因する。
【０１２４】保護膜工程時の熱処理を通じてデータ配線
１７１、１７２、１７３、１７４のＡｇ合金の合金元素
が界面に拡散し、酸化ケイ素膜を緻密な組織の合金元素
の酸化膜５１０を作る。データ配線１７１、１７２、１
７３、１７４がＡｇＭｇで形成された場合にはＭｇＯが
この界面に形成され、ＡｇＡｌで形成された場合にはＡ
ｌ2Ｏ3が形成される。
【０１２５】このような合金元素の酸化膜５１０はデー
タ配線１７１、１７２、１７３、１７４と半導体層１２
１の界面で二つの層の接触抵抗を低くし、二つの層の接
着力を向上させる役割を果たすなどの安定した界面特性
を有するようにする。
【０１２６】次に、図２３ａ乃至図２３ｂに示したよう
に、マスクを用いた写真エッチング工程で保護膜１８０
をパターニングして、ドレーン電極１７４を露出する接
触孔１９１とデータパッド１７２を露出する接触孔１９
２、保護膜１８０と層間絶縁膜１５０を共にパターニン
グして、ゲートパッド１４２を露出する接触孔１９３を
形成する。
【０１２７】最後に、ＩＴＯ膜またはＩＺＯ膜を積層し
マスクを用いたパターニングを実施して、接触孔１９１
を介してドレーン電極１７４と連結される画素電極２０
１と、接触孔１９２を介してデータパッド１７２に連結
される補助データパッド２０２と、接触孔１９３を介し
てゲートパッド１４２を覆う補助ゲートパッド２０３と
を各々形成する。
【０１２８】このような本発明の第２実施例による薄膜
トランジスタ基板でもゲート配線とデータ配線は低抵抗
を有するＡｇ合金で形成されているため、大画面高精細
の液晶表示装置への適用が有利であり、それぞれの配線
とその上下部に位置する配線層との接触抵抗などの界面
特性を向上させることができる。
【０１２９】図２４はＡｇ合金で形成された電極を採用
する薄膜トランジスタの電気的特性を示したグラフであ
る。
【０１３０】Ａｇ合金で２０００〜４０００Åのゲート
電極を形成し、ＳｉＮｘで４５００Åのゲート絶縁膜を
形成し、ａ−Ｓｉで５００Åの半導体層を形成し、ｎ＋
ａ−Ｓｉで２５００Åの抵抗性接触層を形成し、Ａｇ
ａｌｌｏｙで２０００〜４０００Åのソース及びドレー
ン電極を形成して製造した、薄膜トランジスタのゲート
電圧によるドレーンの電流を測定して示したものであ
る。
【０１３１】オフ電流はゲート電圧が−５Ｖの時に０.
１ｐＡであるが、オン電流はゲート電圧が２０Ｖの時に
１.６μＡを示している。オフ電流に対するオン電流の
比は１０7を示していることから、オン電流／オフ電流
特性が優れていることが分かる。
【０１３２】このような実験結果は、本発明が電気的特
性に優れた薄膜トランジスタを提供できることを提示し
ている。
【０１３３】
【発明の効果】前述したように、本発明は適切な合金元
素が添加されたＡｇ合金の配線を形成することにより、
低抵抗配線を形成できるので大画面高精細の製品の特性
を向上させることができ、上部及び下部の接触物質層と
の接触抵抗を少なくさせることができ、界面の安定性を
確保することができ、かつ信頼性のある液晶表示装置を
製作することができる。
【図面の簡単な説明】
【図１】Ａｇ、ＡｇＡｌ、ＡｇＭｇ及びＣｒの接着力テ
スト結果を示すグラフである。
【図２】ＡｇＭｇ配線を蒸着する当時の試片をオージェ
（ＡＥＳ）分析した結果を示すグラフである。
【図３】ＡｇＭｇ配線を４００℃において真空熱処理し
た後の試片をＡＥＳ分析した結果を示すグラフである。
【図４】ＡｇＡｌ配線を蒸着する当時の試片をＡＥＳ分
析した結果を示すグラフである。
【図５】ＡｇＡｌ配線を４００℃において真空熱処理し
た後の試片をＡＥＳ分析した結果を示すグラフである。
【図６ａ】合金配線に熱処理を通じて表面と界面に酸化
膜が形成される過程を示すものである。
【図６ｂ】合金配線に熱処理を通じて表面と界面に酸化
膜が形成される過程を示すものである。
【図７】合金元素として好適な溶解点と拡散係数値の領
域を示すたグラフである。
【図８】合金元素として好適な溶解点とエンタルピー値
の領域を示すグラフである。
【図９】本発明の第１実施例による薄膜トランジスタ基
板の配置図である。
【図１０】図９に示した薄膜トランジスタ基板をX−X'
線に沿って示す断面図である。
【図１１ａ】本発明の第１実施例によって製造する最初
の段階における薄膜トランジスタ基板の配置図である。
【図１１ｂ】図１１ａにおいてXIｂ−XIｂ'線に沿って
切断して示す断面図である。
【図１２ａ】図１１ａの次の段階での薄膜トランジスタ
基板の配置図である。
【図１２ｂ】図１２ａにおいてXIIｂ−XIIｂ'線に沿っ
て切断して示す断面図である。
【図１３ａ】図１２ａの次の段階での薄膜トランジスタ
基板の配置図である。
【図１３ｂ】図１３ａにおいてXIIIｂ−XIIIｂ'に沿っ
て切断して示す断面図である。
【図１４ａ】図１３ａの次の段階での薄膜トランジスタ
基板の配置図である。
【図１４ｂ】図１４ａにおいてXIVｂ−XIVｂ'線に沿っ
て切断して示す断面図である。
【図１５ａ】図１４ａの次の段階での薄膜トランジスタ
基板の配置図である。
【図１５ｂ】図１５ａにおいてXVｂ−XVｂ'線に沿って
切断して示す断面図である。
【図１６】本発明の第２実施例による薄膜トランジスタ
基板の配置図である。
【図１７】図１６に示した薄膜トランジスタ基板を、XV
II−XVII'線に沿って示す断面図である。
【図１８ａ】本発明の第２実施例によって製造する最初
の段階における薄膜トランジスタ基板の配置図である。
【図１８ｂ】図１８ａにおいてXVIIIｂ−XVIIIｂ'線に
沿って切断して示す断面図である。
【図１９ａ】図１８ａの次の段階での薄膜トランジスタ
基板の配置図である。
【図１９ｂ】図１９ａにおいてXIXｂ−XIXｂ'線に沿っ
て切断して示す断面図である。
【図２０ａ】図１９ａの次の段階での薄膜トランジスタ
基板の配置図である。
【図２０ｂ】図２０ａにおいてXXｂ−XXｂ'線に沿って
切断して示す断面図である。
【図２１ａ】図２０ａの次の段階での薄膜トランジスタ
基板の配置図である。
【図２１ｂ】図２１ａにおいてXXIｂ−XXIｂ'線に沿っ
て切断して示す断面図である。
【図２２ｂ】図２１ａの次の段階での薄膜トランジスタ
基板の配置図である。
【図２２ｂ】図２２ａにおいてXXIIｂ−XXIIｂ'線に沿
って切断して示す断面図である。
【図２３ａ】図２２ａの次の段階での薄膜トランジスタ
基板の配置図である。
【図２３ｂ】図２３ａにおいてXXIIIｂ−XXIIIｂ'線に
沿って切断して示す断面図である。
【図２４】本発明によって製造される薄膜トランジスタ
基板における薄膜トランジスタのオン／オフ電流特性を
示すグラフである。
【符号の説明】
１０、１００ 絶縁基板 ２２、１４１ ゲート線 ２４、１４２ ゲートパッド ２６、１４３ ゲート電極 ３０、１３０ ゲート絶縁膜 ４０、１２１ 半導体層 ５０、５５、５６ 抵抗接触層 ６２、１７１ データ線 ６５、１７３ ソース電極 ６６、１７４ ドレーン電極 ６８、１７２ データパッド ７０、１８０ 保護膜 ７４、７６、７８、１６１、１６２、１９１、１９２、
１９３ 接触孔 ８２、２０１ 画素電極 ８６、２０３ 補助ゲートパッド ８８、２０２ 補助データパッド １２２ チャンネル領域 １２３、１２４ ＬＤＤ領域 １２５ ソース領域 １２６ ドレーン領域 １５０ 層間絶縁膜 ５１０ 金属酸化膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/1368 Ｇ０２Ｆ 1/1368 ５Ｇ３０１ Ｈ０１Ｂ 1/02 Ｈ０１Ｂ 1/02 Ｚ Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 29/78 ６１７Ｍ 29/786 ６１２Ｃ 21/88 Ｍ 29/78 ６１６Ｖ (72)発明者 趙 範 錫 大韓民国ソウル市城北区貞陵洞861−１番 地 Ｆターム(参考） 2H092 GA25 HA05 HA06 JA24 JA28 JA34 JA37 JB07 JB57 KA04 KA05 KA19 KB05 NA17 PA01 4K029 AA09 BA22 BD02 CA05 DC04 4M104 AA01 AA09 BB01 BB08 BB36 BB39 CC01 CC05 DD04 DD17 DD23 DD34 DD37 DD61 DD78 DD91 EE03 EE05 EE16 EE17 FF13 GG09 HH15 HH16 5F033 GG04 HH05 HH14 HH38 JJ38 KK14 LL01 LL09 MM05 PP15 PP19 QQ08 QQ09 QQ10 QQ37 QQ73 QQ76 QQ85 RR03 RR04 RR06 SS11 VV06 VV15 WW00 WW03 WW04 XX10 XX13 5F110 AA03 BB01 CC02 CC07 DD02 EE06 EE11 EE44 EE48 FF03 GG02 GG13 GG15 HJ12 HK01 HK06 HK09 HK16 HK22 HL06 HL07 HM15 NN02 NN24 NN72 PP03 QQ09 QQ11 5G301 AA01 AA03 AA12 AA13 AB11 AD05

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】低融点金属元素を合金元素とし、前記合金
    元素が少なくとも一つ以上合金されているＡｇ合金で形
    成された、表示素子用配線。
  2. 【請求項２】前記合金元素は１.５Ｅ−１２ｃｍ2/ｓｅ
    ｃ以上の拡散係数を有する、請求項１に記載の表示素子
    用配線。
  3. 【請求項３】前記合金元素は１５００Ｋ以下の融点を有
    する、請求項１に記載の表示素子用配線。
  4. 【請求項４】前記合金元素は前記Ａｇ合金の２０ａｔ％
    以下の構成比率を有する、請求項１に記載の表示素子用
    配線。
  5. 【請求項５】前記合金元素はＬｉ、Ｍｇ、Ａｌ、Ｓｍ、
    あるいはＭｎのいずれかである、請求項１に記載の表示
    素子用配線。
  6. 【請求項６】前記Ａｇ合金が反射形液晶表示装置の反射
    電極に用いられる、請求項１に記載の表示素子用配線。
  7. 【請求項７】低融点金属元素を合金元素とし、前記合金
    元素が少なくとも一つ以上合金されているＡｇ合金で形
    成されたゲート電極及びゲート線を含むゲート配線と、 前記ゲート配線に絶縁するように交差するソース電極、
    ドレーン電極及びデータ線を含むデータ配線と、 前記ソース電極とドレーン電極に接触されており、前記
    ゲート電極、前記ソース電極及び前記ドレーン電極と共
    に薄膜トランジスタを構成する半導体層と、 前記ドレーン電極に連結される画素電極と、を含む薄膜
    トランジスタ基板。
  8. 【請求項８】前記データ配線は、 低融点金属元素を合金元素とし、前記合金元素が少なく
    とも一つ以上合金されているＡｇ合金で形成されてい
    る、請求項７に記載の薄膜トランジスタ基板。
  9. 【請求項９】前記合金元素は１.５Ｅ−１２ｃｍ2／ｓｅ
    ｃ以上の拡散係数を有する、請求項７に記載の薄膜トラ
    ンジスタ基板。
  10. 【請求項１０】前記合金元素は１５００Ｋ以下の融点を
    有する、請求項７に記載の薄膜トランジスタ基板。
  11. 【請求項１１】前記合金元素は２０ａｔ％以下の構成比
    率を有する、請求項７に記載の薄膜トランジスタ基板。
  12. 【請求項１２】前記合金元素はＬｉ、Ｍｇ、Ａｌ、Ｓ
    ｍ、あるいはＭｎのいずれかである、請求項７に記載の
    薄膜トランジスタ基板。
  13. 【請求項１３】前記ゲート配線が形成される絶縁基板
    と、 前記半導体層が形成され、前記ゲート配線が覆われるゲ
    ート絶縁膜と、 前記データ配線を覆うと共に、前記画素電極を前記ドレ
    イン電極に連結するための接触孔を有する保護膜とをさ
    らに含み、 前記半導体層の上に前記ソース電極と前記ドレーン電極
    とが接触されている、請求項７に記載の薄膜トランジス
    タ基板。
  14. 【請求項１４】前記半導体層は水素化非晶質ケイ素で形
    成される、請求項１３に記載の薄膜トランジスタ基板。
  15. 【請求項１５】前記ゲート配線の表面に形成される酸化
    膜をさらに含む、請求項１３に記載の薄膜トランジスタ
    基板。
  16. 【請求項１６】前記ソース電極と前記半導体層との間、
    及び、前記ドレーン電極と前記半導体層との間に介され
    る前記合金元素の酸化膜をさらに含む、請求項１３に記
    載の薄膜トランジスタ基板。
  17. 【請求項１７】前記半導体層は、ソース領域、ドレーン
    領域及びチャンネル領域を含み、 前記半導体層が表面に形成された絶縁基板と、 前記ゲート配線が表面に形成され、前記半導体層を覆う
    と共に、前記ソース領域と前記ドレーン領域を各々露出
    する第１接触孔及び第２接触孔が形成されたゲート絶縁
    膜と、 前記ゲート配線を覆うとともに、前記第１接触孔及び前
    記第２接触孔に各々連続した第３接触孔及び第４接触孔
    が形成された層間絶縁膜と、前記データ配線を覆うと共
    に、前記画素電極を前記ドレーン電極に接続するための
    接触孔を有する保護膜とをさらに含み、 前記ソース電極は、前記第１及び第３接触孔を介して前
    記ソース領域に連結され、 前記ドレーン電極は、前記第２及び第４接触孔を介して
    前記ドレーン領域に連結される、請求項７に記載の薄膜
    トランジスタ基板。
  18. 【請求項１８】前記半導体層は多結晶ケイ素で形成され
    る、請求項１７に記載の薄膜トランジスタ基板。
  19. 【請求項１９】前記ソース電極と前記半導体層との間、
    及び、前記ドレーン電極と前記半導体層との間に介され
    る前記合金元素の酸化膜をさらに含む、請求項１７に記
    載の薄膜トランジスタ基板。
  20. 【請求項２０】絶縁基板の上に低融点金属元素を合金元
    素とし、前記合金元素が少なくとも一つ以上合金されて
    いるＡｇ合金を用いてゲート電極及びゲート線を含むゲ
    ート配線を形成する段階と、 前記ゲート配線を覆うゲート絶縁膜を形成する段階と、 前記ゲート絶縁膜の上に半導体層を形成する段階と、 前記半導体層の上にソース電極、ドレーン電極及びデー
    タ線を含むデータ配線を形成する段階と、 前記データ配線を覆う保護膜を形成する段階と、 前記保護膜に前記ドレーン電極を露出する接触孔を形成
    する段階と、 前記接触孔を介して前記ドレーン電極に連結される画素
    電極を形成する段階とを含む、薄膜トランジスタ基板の
    製造方法。
  21. 【請求項２１】前記データ配線は低融点金属元素を合金
    元素とし、前記合金元素が少なくとも一つ以上合金され
    ているＡｇ合金で形成する、請求項２０に記載の薄膜ト
    ランジスタ基板の製造方法。
  22. 【請求項２２】前記ゲート配線は、含有酸素濃度が５０
    ００ｐｐｍ以下であるＡｇ合金ターゲットをスパッタリ
    ングしてＡｇ合金層を蒸着し、前記Ａｇ合金層を写真エ
    ッチングして形成する、請求項２０に記載の薄膜トラン
    ジスタ基板の製造方法。
  23. 【請求項２３】前記データ配線は、含有酸素濃度が５０
    ００ｐｐｍ以下であるＡｇ合金ターゲットをスパッタリ
    ングしてＡｇ合金層を蒸着し、前記Ａｇ合金層を写真エ
    ッチングして形成する、請求項２０に記載の薄膜トラン
    ジスタ基板の製造方法。
  24. 【請求項２４】前記保護膜形成のための熱処理工程は２
    ００℃以上で進行させる、請求項２３に記載の薄膜トラ
    ンジスタ基板の製造方法。
  25. 【請求項２５】前記保護膜形成のための熱処理工程の
    際、前記データ配線を成すＡｇ合金の合金元素が前記半
    導体層の上に自然に形成される酸化ケイ素膜と反応して
    前記合金元素の酸化膜を形成する、請求項２４に記載の
    薄膜トランジスタ基板の製造方法。
  26. 【請求項２６】絶縁基板の上に半導体層を形成する段階
    と、 前記半導体層を覆うゲート絶縁膜を形成する段階と、 前記ゲート絶縁膜の上に低融点金属元素を合金元素と
    し、前記合金元素が少なくとも一つ以上合金されている
    Ａｇ合金を用いてゲート電極及びゲート電極に連結され
    るゲート線を含むゲート配線を形成する段階と、 前記半導体層に不純物をドーピングしてソース領域及び
    ドレーン領域を形成し、チャンネル領域を定義する段階
    と、 前記ゲート配線を覆う層間絶縁膜を形成する段階と、 前記層間絶縁膜と前記ゲート絶縁膜に、前記ソース領域
    と前記ドレーン領域を各々露出する接触孔を形成する段
    階と、 前記ソース領域に連結されるソース電極、前記ドレーン
    領域に連結されるドレーン電極及びデータ線を含むデー
    タ配線を形成する段階と、 前記データ配線を覆う保護膜を形成する段階と、 前記保護膜に前記ドレーン電極を露出する接触孔を形成
    する段階と、 前記接触孔を介して前記ドレーン電極に連結される画素
    電極を形成する段階と、を含む薄膜トランジスタ基板の
    製造方法。
  27. 【請求項２７】前記データ配線は低融点金属元素を合金
    元素とし、前記合金元素が少なくとも一つ以上合金され
    ているＡｇ合金で形成する、請求項２６に記載の薄膜ト
    ランジスタ基板の製造方法。
  28. 【請求項２８】前記ゲート配線は、含有酸素濃度が５０
    ００ｐｐｍ以下であるＡｇ合金ターゲットをスパッタリ
    ングしてＡｇ合金層を蒸着し、前記Ａｇ合金層を写真エ
    ッチングして形成する、請求項２６に記載の薄膜トラン
    ジスタ基板の製造方法。
  29. 【請求項２９】前記データ配線は、含有酸素濃度が５０
    ００ｐｐｍ以下であるＡｇ合金ターゲットをスパッタリ
    ングしてＡｇ合金層を蒸着し、前記Ａｇ合金層を写真エ
    ッチングして形成する、請求項２７に記載の薄膜トラン
    ジスタ基板の製造方法。
  30. 【請求項３０】前記保護膜形成のための熱処理工程は２
    ００℃以上で進行させる、請求項２９に記載の薄膜トラ
    ンジスタ基板の製造方法。
  31. 【請求項３１】前記保護膜形成のための熱処理工程の
    際、前記データ配線をなすＡｇ合金の合金元素が前記半
    導体層の上に自然に存在する酸化ケイ素膜と反応して前
    記合金元素の酸化膜を形成する、請求項３０に記載の薄
    膜トランジスタ基板の製造方法。
JP2001231153A 2000-07-31 2001-07-31 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法 Abandoned JP2002151434A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000-44417 2000-07-31
KR1020000044417A KR100720087B1 (ko) 2000-07-31 2000-07-31 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2002151434A true JP2002151434A (ja) 2002-05-24

Family

ID=19681107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001231153A Abandoned JP2002151434A (ja) 2000-07-31 2001-07-31 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法

Country Status (3)

Country Link
US (2) US6486514B2 (ja)
JP (1) JP2002151434A (ja)
KR (1) KR100720087B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053354A (ja) * 2005-08-16 2007-03-01 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスター基板とその製造方法
KR101152127B1 (ko) * 2005-05-27 2012-06-15 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20160114201A (ko) * 2008-08-04 2016-10-04 더 트러스티즈 오브 프린스턴 유니버시티 박막 트랜지스터용 하이브리드 유전 재료
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635949B1 (ko) * 2000-09-04 2006-10-18 삼성전자주식회사 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US6790707B1 (en) * 2003-05-09 2004-09-14 Applied Materials, Inc. Method of preparing a sample of a semiconductor structure for adhesion testing
JP4367161B2 (ja) * 2004-02-10 2009-11-18 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
TWI231045B (en) * 2004-02-19 2005-04-11 Au Optronics Corp TFT substrate and its fabricating method
US7446037B2 (en) * 2004-08-18 2008-11-04 Alford Terry L Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7323369B2 (en) * 2005-12-30 2008-01-29 Au Optronics Corporation Fabrication method for thin film transistor array substrate
JPWO2008136270A1 (ja) * 2007-04-26 2010-07-29 日本電気株式会社 表示素子及び電界効果型トランジスタ
KR101264728B1 (ko) * 2009-10-23 2013-05-15 엘지디스플레이 주식회사 액정 표시 장치
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
KR102660292B1 (ko) 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3044435B2 (ja) * 1993-04-05 2000-05-22 キヤノン株式会社 電子源及び画像形成装置
KR100471773B1 (ko) * 1997-09-19 2005-07-07 삼성전자주식회사 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
JP3346217B2 (ja) * 1997-04-04 2002-11-18 カシオ計算機株式会社 配線の形成方法および表示装置の製造方法
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
KR100483526B1 (ko) * 1997-10-23 2005-09-15 삼성전자주식회사 박막트랜지스터및그제조방법
JP3410667B2 (ja) * 1997-11-25 2003-05-26 シャープ株式会社 反射型液晶表示装置およびその製造方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP2000206550A (ja) * 1999-01-13 2000-07-28 Hitachi Ltd 液晶表示装置
US6080310A (en) * 1999-03-17 2000-06-27 Alliedsignal Inc. Method of applying a slip-resistant coating to a spin-on filter using a fluidized bed coating apparatus, and spin-on filter which is a product thereof
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2002083691A (ja) * 2000-09-06 2002-03-22 Sharp Corp アクティブマトリックス駆動型有機ｌｅｄ表示装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152127B1 (ko) * 2005-05-27 2012-06-15 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
JP2007053354A (ja) * 2005-08-16 2007-03-01 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスター基板とその製造方法
KR20160114201A (ko) * 2008-08-04 2016-10-04 더 트러스티즈 오브 프린스턴 유니버시티 박막 트랜지스터용 하이브리드 유전 재료
KR101880838B1 (ko) * 2008-08-04 2018-08-16 더 트러스티즈 오브 프린스턴 유니버시티 박막 트랜지스터용 하이브리드 유전 재료
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法
JP7210344B2 (ja) 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20020033484A1 (en) 2002-03-21
US6486514B2 (en) 2002-11-26
US6716660B2 (en) 2004-04-06
KR100720087B1 (ko) 2007-05-18
KR20020011034A (ko) 2002-02-07
US20030020170A1 (en) 2003-01-30

Similar Documents

Publication Publication Date Title
JP2002151434A (ja) 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
JP5215543B2 (ja) 薄膜トランジスタ基板
TWI445179B (zh) A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
US7276732B2 (en) Thin film transistor array panel
JP2007134691A (ja) 配線、これを含む薄膜トランジスタ基板、及びその製造方法
KR101340514B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2010065317A (ja) 表示装置およびこれに用いるＣｕ合金膜
US11205729B2 (en) Semiconductor device and method for manufacturing same
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR102408021B1 (ko) 금속배선 및 이를 포함하는 표시 장치
KR101579453B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US7052993B2 (en) Thin film transistor having copper alloy wire and method of manufacturing the same
JP4728170B2 (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP3329273B2 (ja) 表示装置及びその製造方法
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP5234892B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP3231487B2 (ja) アクティブマトリクス型液晶表示装置
CN100482853C (zh) 溅射靶
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
JP2000252472A (ja) 薄膜半導体素子及びその製造方法
JPH0335524A (ja) 半導体装置
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
WO2012173035A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111122