JP2002151434A - 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法 - Google Patents

表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法

Info

Publication number
JP2002151434A
JP2002151434A JP2001231153A JP2001231153A JP2002151434A JP 2002151434 A JP2002151434 A JP 2002151434A JP 2001231153 A JP2001231153 A JP 2001231153A JP 2001231153 A JP2001231153 A JP 2001231153A JP 2002151434 A JP2002151434 A JP 2002151434A
Authority
JP
Japan
Prior art keywords
alloy
gate
wiring
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001231153A
Other languages
English (en)
Inventor
Chang-Oh Jeong
敞 午 鄭
Jae-Gab Lee
在 甲 李
Beom-Seok Cho
範 錫 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002151434A publication Critical patent/JP2002151434A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247Noble-metal alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【課題】 物理的に接着力が向上し、電気的には接触抵
抗が良好な特性を有する表示素子用配線及びこれを利用
した薄膜トランジスタ基板並びにその製造方法を提供す
ることを目的とする。 【解決手段】 表示素子用配線を、低融点金属の合金元
素が少なくとも一つ以上合金されているAg合金で形成
する。液晶表示パネルにおいて、このような表示素子用
配線を用いてゲート配線22,24,26及びデータ配
線65,66,68を形成すれば、接触部で他の導電物
質と連結される過程で腐食が発生して素子の特性を低下
させるのを防止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は表示素子用配線及び
これを利用した薄膜トランジスタ基板並にその製造方法
に係わり、特に、液晶表示装置に用いられる表示素子用
配線とこれを利用した薄膜トランジスタ基板及びその製
造方法に関するものである。
【0002】
【従来の技術】一般に、半導体装置における配線は信号
が伝達される手段として用いられるため、信号遅延を最
少化することが要求される。
【0003】特に、液晶表示装置に用いられる薄膜トラ
ンジスタ基板は、大面積化と高精細化によって低抵抗配
線の必要性が重要視されている。現在、信号遅延を防止
するために表示素子の配線物質としては低抵抗を有する
金属物質、特にAl(アルミニウム)またはAl合金の
ような金属物質を用いるのが一般的である。
【0004】しかし、AlまたはAl合金の配線は物理
的または化学的特性が弱いため、接触部で他の導電物質
と連結される過程で腐食が発生して素子の特性を低下さ
せるという問題点がある。
【0005】
【発明が解決しようとする課題】本発明が目的とする技
術的課題は、物理的に接着力が向上し、電気的には接触
抵抗が良好な特性を有する表示素子用配線及びこれを利
用した薄膜トランジスタ基板並びにその製造方法を提供
することである。
【0006】
【課題を解決するための手段】このような課題を解決す
るために本発明では、低融点金属元素が合金されたAg
合金で表示素子用配線を形成し、このような配線を薄膜
トランジスタ基板に採用する。
【0007】詳しくは、本発明による表示素子用配線
は、低融点金属元素を合金元素とし、前記合金元素が少
なくとも一つ以上合金されているAg合金で形成されて
いる。
【0008】ここで、合金元素は1.5E−12cm2
sec以上の拡散係数を有したり、または1500K以
下の融点を有することが望ましい。また、Ag合金に合
金されている合金元素はAg合金に20at%以下の構
成比率を有するようにすることが好ましく、合金元素と
してはLi、Mg、Al、Sm、あるいはMnであり得
る。また、Ag合金は反射用液晶表示装置の反射電極に
用いることができる。
【0009】また、このような表示素子用配線を用いて
構成される薄膜トランジスタ基板には、低融点金属元素
を合金元素とし、前記合金元素が少なくとも一つ以上合
金されているAg合金で形成されたゲート電極及びゲー
ト線を含むゲート配線が形成されており、ゲート配線に
絶縁するように交差するソース電極、ドレーン電極及び
データ線を含むデータ配線が形成されている。ソース電
極とドレーン電極に接触されており、ゲート電極、ソー
ス電極及びドレーン電極と共に薄膜トランジスタを構成
する半導体層が形成されており、ドレーン電極には画素
電極が連結されている。ここで、データ配線は低融点金
属元素を合金元素とし、前記合金元素が少なくとも一つ
以上合金されているAg合金で形成されることが好まし
い。
【0010】この時、配線を構成するAg合金層の合金
元素は1.5E−12cm2/sec以上の拡散係数を有
したり、または1500K以下の融点を有することが望
ましい。また、Ag合金に合金されている合金元素は2
0at%以下の構成比率を有するようにするのが好まし
いが、合金元素としてはLi、Mg、Al、Sm、ある
いはMnが利用できる。
【0011】ここで、第1の構造を有する薄膜トランジ
スタ基板はゲート配線が絶縁基板の上に形成され、ゲー
ト配線を覆うゲート絶縁膜をさらに含み、ゲート絶縁膜
の上に半導体層が形成され、半導体層の上にソース電極
とドレーン電極が接触されており、データ配線を覆う保
護膜をさらに含み、保護膜にドレーン電極を露出する接
触孔をさらに含み、接触孔を介して画素電極がドレーン
電極に連結されている構造を有することができる。
【0012】この時、半導体層は水素化非晶質ケイ素で
形成されることができ、ゲート配線の表面に形成される
酸化膜をさらに含むことができる。また、ソース電極と
半導体層の間及びドレーン電極と半導体層の間に介され
る合金元素の酸化膜をさらに含むことができる。
【0013】また、第2の構造を有する薄膜トランジス
タ基板は、半導体層が絶縁基板の上に形成されるが、ソ
ース領域、ドレーン領域及びチャンネル領域を含み、半
導体層を覆うゲート絶縁膜をさらに含み、ゲート絶縁膜
の上にゲート配線が形成され、ゲート配線を覆う層間絶
縁膜をさらに含み、層間絶縁膜とゲート絶縁膜にソース
領域とドレーン領域を各々露出する接触孔をさらに含
み、層間絶縁膜の上にはデータ配線があって、ソース電
極が半導体層のソース領域に、ドレーン電極が半導体層
のドレーン領域に各々連結され、データ配線を覆う保護
膜をさらに含み、保護膜にドレーン電極を露出する接触
孔をさらに含み、接触孔を介して画素電極がドレーン電
極に連結される構造を有することができる。
【0014】この時、半導体層は多結晶ケイ素で形成さ
れることができ、ソース電極と半導体層の間及びドレー
ン電極と半導体層の間に介される合金元素の酸化膜をさ
らに含むことができる。
【0015】本発明による前記第1の構造を有する薄膜
トランジスタ基板を製造するために、絶縁基板の上に低
融点金属元素を合金元素とし、前記合金元素が少なくと
も一つ以上合金されているAg合金を用いてゲート電極
及びゲート線を含むゲート配線を形成し、ゲート配線を
覆うゲート絶縁膜を形成する。次に、ゲート絶縁膜の上
に半導体層を形成し、半導体層の上にソース電極、ドレ
ーン電極及びデータ線を含むデータ配線を形成する。次
に、データ配線を覆う保護膜を形成し、保護膜にドレー
ン電極の少なくとも一部を露出する接触孔を形成した
後、接触孔を介してドレーン電極に連結される画素電極
を形成する。この時、データ配線を低融点金属元素を合
金元素とし、前記合金元素が少なくとも一つ以上合金さ
れているAg合金で形成することが好ましい。
【0016】ここで、ゲート配線またはデータ配線は含
有酸素濃度が5000ppm以下であるAg合金ターゲ
ットをスパッタリングしてAg合金層を蒸着し、Ag合
金層を写真エッチングして形成することができる。ま
た、保護膜形成のための熱処理工程は200℃以上で進
行させることが好ましいが、保護膜形成のための熱処理
工程の際、データ配線となるAg合金層の合金元素が半
導体層の上に自然に形成される酸化ケイ素膜と反応し
て、合金元素の酸化膜を形成することができる。
【0017】また、本発明による前記第2の構造を有す
る薄膜トランジスタ基板を製造するために絶縁基板の上
に半導体層を形成し、半導体層を覆うゲート絶縁膜を形
成する。次に、ゲート絶縁膜の上に低融点金属元素を合
金元素とし、前記合金元素が少なくとも一つ以上合金さ
れているAg合金を用いてゲート電極及びゲート電極に
連結されるゲート線を含むゲート配線を形成し、半導体
層に不純物をドーピングしてソース領域及びドレーン領
域を形成し、チャンネル領域を定義する。次に、ゲート
配線を覆う層間絶縁膜を形成し、層間絶縁膜とゲート絶
縁膜にソース領域とドレーン領域とを各々露出する接触
孔を形成し、ソース領域に連結されるソース電極、ドレ
ーン領域に連結されるドレーン電極及びデータ線を含む
データ配線を形成する。次に、データ配線を覆う保護膜
を形成し、保護膜にドレーン電極を露出する接触孔を形
成した後、接触孔を介してドレーン電極に連結される画
素電極を形成する。この時、データ配線を低融点金属元
素を合金元素とし、前記合金元素が少なくとも一つ以上
合金されているAg合金で形成することができる。
【0018】ここで、ゲート配線またはデータ配線は含
有酸素濃度が5000ppm以下であるAg合金ターゲ
ットをスパッタリングしてAg合金層を蒸着し、Ag合
金層を写真エッチングして形成することが好ましい。保
護膜形成のための熱処理工程は200℃以上で進行させ
ることが好ましいが、この時、データ配線をなすAg合
金層の合金元素が半導体層の上に自然に存在する酸化ケ
イ素膜と反応して、合金元素の酸化膜を形成することが
できる。
【0019】
【発明の実施の形態】以下、添付した図面を参考として
本発明の実施例による表示素子用配線、これを利用した
薄膜トランジスタ基板及びその製造方法について詳細に
説明する。
【0020】大面積、高解像度液晶表示装置において、
低抵抗金属配線の開発は絶対的に要求されている。した
がって、金属のうち最も低い比抵抗を有するAg材料に
対する工程の開発は非常に大きな関心を受けている。
【0021】しかし、液晶表示装置に適合したAg材料
の配線工程の開発のためには、Agの材料的な問題点と
共に工程で要求される問題に対する解決がまず要求され
ている。
【0022】Agはガラスに対する接着力が劣り、化学
的雰囲気(H2SO4、NaCl、KOH)で材料特性が
低下しやすいという短所がある。これを解決するため
に、合金元素(alloying element)を
Agに添加する方法は非常に効率的であるといえる。
【0023】まず、図1乃至図8を参照してAg合金の
特性について説明する。
【0024】図1はAg、AgAl、AgMg及びCr
の接着力テスト結果を示したグラフである。ガラス基板
の上に厚さ1μmの薄膜をスパッタリングで積層した
後、スクラッチテスター(scratch teste
r)で接着力(adhesion)を測定したものであ
る。
【0025】スクラッチテスターとは、試料を所定の角
度に傾くようにした後、ダイアモンドチップで表面を掻
く時に出る音波(acoustic emissio
n)を測定する道具である。波形は薄膜が破裂される時
にピークを示し、この時の荷重(ロード)が臨界ロード
(critical load)であって、薄膜と基板
との接着力を示す数値として用いられる。
【0026】グラフで臨界ロードを見てみれば、Agが
20Nであり、AgMgが25Nを示している。また、
AgAlとCrは35N以下のロードではピークを見せ
ていない。従って、AgにMg、Alなどの合金元素を
添加したAg合金で基板の上に配線を形成すれば、基板
との接着力を純銀Agに比して、改善させることができ
ることが分かる。
【0027】下の表1はAg、AgAl、AgMgのア
ニールによる比抵抗変化を示したものである。
【0028】AgMgの場合、Alに近い比抵抗を示し
ている。AgAlの場合、Alの含量が多くて比抵抗が
高いが、Alの含量を低くすれば比抵抗を十分低くする
ことができる。
【0029】
【表1】
【0030】図1と表1によれば、AgにMgやAlの
ような合金元素を適切な割合で添加して配線を形成すれ
ば、基板との接着力を改善できるとともに比抵抗もAg
に近くすることができることが分かる。
【0031】図2乃至図5は、Ag合金ターゲットを用
いてAg合金層/ケイ素酸化膜/ケイ素膜構造をアニー
ル前後にオージェ分析(AES:Auger Elec
tron Spectroscopy)で分析したデー
タを示したものである。
【0032】図2はAgMg配線を蒸着する当時の試片
をAES分析した結果を示したグラフであり、図3はA
gMg配線を400℃において真空熱処理した後の試片
をAES分析した結果を示したグラフであり、図4はA
gAl配線を蒸着しただけの試片をAES分析した結果
を示したグラフであり、図5はAgAl配線を400℃
において真空熱処理した後の試片をAES分析した結果
を示したグラフである。
【0033】グラフで横軸のスパッタエッチ時間を見れ
ば、アニールする前は8min、アニールした後にはは
20minになっているが、これはアニールする前は表
面の付近のみ測定し、アニールした後には界面まで深く
測定した結果を示したものである。
【0034】AgMgまたはAgAlのスパッタリング
は150℃において実施したが、スパッタリング直後に
もAg合金層の表面に合金元素の酸化膜、つまりMgO
またはAl23が形成されることが分かる。
【0035】真空中400℃での熱処理によってMgま
たはAlが界面へ移動して、界面の酸素と共にMgOま
たはAl23を形成することが分かる。また、酸素はア
ニールする前にも表面に現れることから、Ag合金の蒸
着温度だけでも表面に析出されることが分かる。
【0036】このような結果は合金元素、つまりMgま
たはAlの速い拡散速度と表面析出効果に起因したこと
である。特に、Mgに対するデータを見ると、アニール
した後にはMgが表面と界面のみに現れるようになるこ
とから、析出効果が大きいことが分かる。
【0037】前記のデータに対する理論的背景として図
6aと図6bのような模式図を考えることができる。
【0038】図6aに示したように、Agに合金元素と
してMgを添加して作り出したAgMgを酸素雰囲気で
熱処理を実施すれば、図6bに示したように合金元素が
表面に移動してMgOを形成する。
【0039】また、Mgは界面にも移動してSiO2
反応してMgOを形成するが、これを式(1)のような
反応式で示すことができる。 2Mg+SiO2→2MgO+Si,ΔH298=−143.7(Kcal/mo l)……(1)
【0040】配線薄膜自体では合金元素が枯渇されて、
純粋なAgに近い低い比抵抗を有するようになる。
【0041】このように、Ag合金層の表面と界面では
合金元素が主成分である新たな化合物層、つまり合金元
素の酸化膜が形成される。この酸化膜はAg合金層の上
・下部の膜または基板との接着力を向上させる。特に、
下部膜がケイ素膜である場合、このような酸化膜はAg
合金層とケイ素膜の間の接触抵抗を低くし、Ag合金層
のAgがケイ素膜に拡散することを抑制するので、Ag
合金層とケイ素膜とが安定的に接触できるようにする。
【0042】前記のような反応はガラスが耐えられる低
い温度でならなければならず、また、Ag合金層の合金
元素を十分に枯渇させてAgの比抵抗を十分低くしなけ
ればならないので、高い拡散速度を有する合金元素の選
択が重要である。
【0043】本発明ではAg合金層における合金元素の
拡散速度と融点が非常に密接な関係にあることを勘案し
て、Ag合金層内で合金元素が表面と界面へ十分に移動
する拡散速度を計算してこれに基づいて融点を計算し、
これに対応する合金元素を決定することにする。
【0044】例えば、合金元素の拡散が250℃基準に
行われており、0.3μm厚さのAg配線薄膜を10分
間で移動することができる元素を選択すると、拡散距離
(characteristic diffusion
length)は、 (Dt)1/2=0.3μm……(2)となる。この時、
Dは拡散係数を、tは時間を示す。
【0045】式(2)によってD=1.5E−12cm2
/secになるので、拡散係数がこの数値以上を有する
合金元素を選択することが好ましい。
【0046】一方、0.5×Tm(Tm:合金元素の溶
融点)より低い温度で粒子界面拡散が全体拡散を支配す
るので、 T<0.5×Tm……(3) にならなければならない。
この時、Tは現在温度を、Tmは合金元素の融点を示
す。
【0047】また、面心立方格子(FCC)の結晶構造
を有する金属において、その拡散係数は式(4)に従
う。 D=0.3×exp(−8.5×Tm/T)cm2/sec……(4)
【0048】このような条件を考えれば、合金元素が有
するべき融点と拡散係数値の領域を規定することができ
る。
【0049】図7は式(4)をグラフに示したものであ
る。温度Tには523K(250℃)を代入した。グラ
フにおいて、x軸は融点Tm、y軸は拡散係数Dを示
す。
【0050】グラフから分かるように、合金元素が1.
5E−12cm2/sec以上の拡散係数を現すために
は、融点Tmは1500K以下でなければならない。
【0051】図8は、合金元素として好適な融点とエン
タルピー(enthalpy)値の領域(左下のブロッ
ク)を示したグラフである。
【0052】この領域は、前記で得た融点である150
0Kより低い融点を有し、酸化ケイ素膜に比べて酸化膜
形成エネルギーが大きな元素を表示したものである。
【0053】一般に、低融点金属元素は低い表面エネル
ギーを有していて表面析出が大きくなる傾向がある。従
って、図8に示したように、Li、Mg、Al、Sm、
Mnなどを合金元素として考慮することができる。
【0054】配線材料に用いられるAg合金はAgとL
i、Mg、Al、Sm、Mnなどのような合金元素間の
2元系合金以外に、これら元素間の3元系または4元系
合金までも含むことができる。
【0055】この時、合金元素の構成比率はAg合金の
比抵抗を考慮して総量で20at%以下になるようにす
る。例えば、Ag−a−b−cの4元系合金を考慮する
場合のa、b、cの構成比率は0.1at%≦a≦20
at%、0.1at%≦b≦20at%、0.1at%≦
c≦20at%、a+b+c≦20at%とすることが
好ましい。
【0056】詳述した説明によれば、適切な合金元素、
例えばLi、Mg、Al、Sm、Mnが添加されたAg
合金で大画面表示装置に適合した低抵抗配線を形成する
ことができる。また、このようなAg合金で配線を形成
する場合にはそれと接触する接触層との接着力と接触抵
抗を向上させることができ、界面の安定性を確保するこ
とができる。
【0057】そして、このようなAg合金を用いて反射
形液晶表示装置の反射電極を形成することも可能であ
る。
【0058】以下では、このような物理的特性を有する
Ag合金配線を適用した薄膜トランジスタ基板及びその
製造方法について、図面を参照して詳細に説明する。
【0059】まず、前記第1構造について図9及び図1
0を参考として本発明の第1実施例による薄膜トランジ
スタ基板の構造について説明する。
【0060】図9は本発明の第1実施例による薄膜トラ
ンジスタ基板の配置図であり、図10は図9に示した薄
膜トランジスタ基板をX−X'線に沿って示した断面図で
ある。
【0061】絶縁基板10の上に低抵抗を有するAg合
金からなるゲート配線22、24、26が形成されてい
る。ゲート配線は横方向に延びているゲート線22、ゲ
ート線22の端に連結されていて外部からゲート信号を
受けてゲート線22に伝達するゲートパッド24及び薄
膜トランジスタ用ゲート電極26を含む。
【0062】ゲート配線22、24、26に用いられる
Ag合金には、Li、Mg、Al、Sm、Mnのように
高い拡散係数を有する低融点金属元素が合金されてい
る。この時、Ag合金に合金された元素は1.5E−1
2cm2/sec以上の拡散係数(250℃のAgに対
して)を有したり、または1500K以下の融点を有す
ることが好ましい。
【0063】ここで、ゲート配線22、24、26に用
いられるAg合金はAgとLi、Mg、Al、Sm、M
nなどのような合金元素間の2元系合金以外に、これら
元素間の3元系または4元系合金までも含むことができ
る。この時、これら合金元素がAg合金で20at%以
下の構成比率を有するようにすることが好ましい。
【0064】以下の配線に用いられるAg合金は詳述し
たゲート配線のためのAg合金と物理的及び化学的特性
が同一であるので、これに対する説明は省略する。
【0065】すでに言及したようにAg合金はガラス基
板との接着力が良いため、ゲート配線22、24、26
はパターンが浮き上がることなく良好に基板10に接着
される。
【0066】基板10の上には、窒化ケイ素などのゲー
ト絶縁膜30がゲート配線22、24、26を覆ってい
る。
【0067】ゲート電極26上のゲート絶縁膜30上部
には水素化非晶質ケイ素などの物質からなる半導体層4
0が島形に形成されており、半導体層40の上部にはn
形不純物が高濃度にドーピングされている水素化非晶質
ケイ素などの物質からなる抵抗性接触層55、56が形
成されている。
【0068】そして、金属酸化膜510が抵抗性接触層
55、56の上に形成されている。この時、金属酸化膜
510としては後述のデータ配線に含まれる物質にした
がってMgO、Al23、Li2Oなどが形成される。
例えば、データ配線がAgMgまたはAgAlからなる
場合には金属酸化膜としてMgOまたはAl23が形成
される。
【0069】金属酸化膜510及びゲート絶縁膜30の
上には、低抵抗を有するAg合金の金属物質からなるデ
ータ配線62、65、66、68が形成されている。
【0070】データ配線62、65、66、68に用い
られるAg合金もゲート配線22、24、26と同様
に、Li、Mg、Al、Sm、Mnのような高い拡散係
数を有する低融点金属元素が合金元素として合金されて
形成されている。
【0071】データ配線62、65、66、68は、縦
方向に形成されてゲート線22と交差して画素を定義す
るデータ線62、データ線62の分枝であり、抵抗接触
層55上端の金属酸化膜510の上部まで延びているソ
ース電極65、データ線62の一端に連結されており、
外部からの画像信号の印加を受けるデータパッド68、
ソース電極65と分離されており、ゲート電極26に対
してソース電極65の反対側抵抗接触層56の上部に形
成されているドレーン電極66を含む。
【0072】このような構造で金属酸化膜510が、デ
ータ配線62、65、66、68をなすAg合金層と抵
抗性接触層55,56をなすケイ素層の間に形成されて
いて、二つの層の接触抵抗を低くすると同時に二つの層
の接着力を向上させ、Ag合金層のAgがケイ素層へ拡
散することを抑制する。
【0073】データ配線62、65、66、68の上に
は、窒化ケイ素からなる保護膜70が形成されている。
【0074】保護膜70には、ドレーン電極66及びデ
ータパッド68を各々露出する接触孔76、78が形成
されており、ゲート絶縁膜30と共にゲートパッド24
を露出する接触孔74が形成されている。
【0075】保護膜70の上には、接触孔76を介して
ドレーン電極66と電気的に連結されており画素に位置
する画素電極82が形成されている。また、保護膜70
の上には接触孔74、78を介して各々ゲートパッド2
4及びデータパッド68と連結されている補助ゲートパ
ッド86及び補助データパッド88が形成されている。
ここで、画素電極82と補助ゲート及びデータパッド8
6、88は、ITO(indium tin oxid
e)またはIZO(indium zinc oxid
e)からなる。
【0076】それでは、このような本発明の第1実施例
による薄膜トランジスタ基板の製造方法について、図9
及び図10と図11a乃至図15bを参考として詳細に
説明する。
【0077】まず、図11a及び11bに示したよう
に、基板10の上に高い拡散係数を有する低融点金属元
素を合金元素とするAg合金からなるAg合金層を蒸着
しパターニングして、ゲート線22、ゲート電極26及
びゲートパッド24を含むゲート配線22、24、26
を形成する。
【0078】このように、Ag合金で形成されるゲート
配線22、24、26は低抵抗特性を維持することがで
き、ガラス基板との接着特性が良好である。
【0079】液晶表示装置の工程で要求される低い工程
温度は、合金元素の高い拡散係数を要求している。した
がって酸化性向の大きい合金元素がAg合金層内部で酸
化を起こせないように、合金層内の酸素温度を最小限低
くすることが要求される。合金元素がAg合金層内部で
酸化を起こすようになると、合金元素の拡散速度が遅く
なって詳述したような効果が得られないためである。従
って、ゲート配線のためのAg合金層を蒸着する過程で
Ag合金ターゲット内の酸素濃度を5000ppm以下
に制限することが好ましい。また、炭素、窒素の濃度も
5000ppm以下に制限することが有利である。
【0080】以下の配線に用いられるAg合金層の形成
方法は詳述したゲート配線のためのAg合金層の形成方
法と同一であるので、これに対する説明は省略する。
【0081】その後、200℃以上の酸素雰囲気下で熱
処理を通じてゲート配線22、24、26の表面に金属
酸化膜(図示せず)を形成することができる。この時、
ゲート配線22、24、26がAgMgで形成された場
合にはMgOがこの界面に形成され、AgAlで形成さ
れた場合にはAl23が形成される。この場合、熱処理
を通じて合金元素が表面及び界面に拡散するので、配線
の比抵抗は減少し、基板との接着力は向上する。これに
対する説明は既に図2乃至図6bを参照して説明したよ
うである。
【0082】このようなゲート配線の熱処理は別途に行
わなくても後続工程である絶縁膜蒸着工程で自然に行わ
れる。
【0083】次に、図12a及び図12bに示したよう
に、窒化ケイ素からなるゲート絶縁膜30、水素化非晶
質ケイ素膜40、不純物がドーピングされた水素化非晶
質ケイ素膜50の三重膜を連続して積層し、マスクを用
いた写真エッチング工程で水素化非晶質ケイ素膜40と
不純物がドーピングされた水素化非晶質ケイ素膜50を
パターニングして、ゲート電極24上部のゲート絶縁膜
30の上に島形の半導体層40と抵抗接触層50を形成
する。
【0084】次に、図13a乃至図13bに示したよう
に、抵抗性接触層55、56及びゲート絶縁膜30の上
に高い拡散係数を有する低融点金属元素からなるAg合
金で形成されたAg合金層を蒸着した後、マスクを用い
た写真工程でパターニングして、データ配線62、6
5、66、68を形成する。データ配線62、65、6
6、686は、ゲート線22と交差するデータ線62
と、データ線62と連結されてゲート電極26上部まで
延びているソース電極65と、データ線62の一端に連
結されているデータパッド68と、ソース電極65と分
離されており、ゲート電極26を中心にソース電極65
と対向するドレーン電極66とを含んでいる。
【0085】次に、ソース電極65とドレーン電極66
をマスクとしてその間に露出された抵抗性接触層をエッ
チングして、各々ソース電極65に接触される抵抗性接
触層55とドレーン電極66に接触される抵抗性接触層
56に分離する。
【0086】次に、図14a及び14bのように、窒化
ケイ素のような無機絶縁膜を積層して保護膜70を形成
する。この時、保護膜70を200℃以上の温度範囲で
積層するのが好ましい。
【0087】保護膜70を形成する工程で、ソース電極
65と抵抗性接触層55及び半導体層40のようなケイ
素膜との間、及び、ドレーン電極66と抵抗性接触層5
6及び半導体層40のようなケイ素膜との間に金属酸化
膜510が形成されることができる。
【0088】金属酸化膜510が形成されるのは、デー
タ配線62、65、66、68を形成するためのAg合
金層を形成する前にケイ素膜55、56、40の上に自
然に形成される自然酸化膜である酸化ケイ素膜に起因す
る。
【0089】保護膜工程の際の熱処理を通じてデータ配
線62、65、66、68のAg合金の合金元素が界面
に拡散して、酸化ケイ素膜を緻密な組織の合金元素の酸
化膜510に作る。データ配線62、65、66、68
がAgMgで形成された場合にはMgOがこの界面に形
成され、AgAlで形成された場合にはAl23が形成
される。
【0090】このような合金元素の酸化膜510はデー
タ配線62、65、66、68とケイ素膜40、55、
56の界面で二つの層の接触抵抗を低くし、二つの層の
接着力を向上させる役割を果たすなど、安定した界面特
性を有するようにする。また、データ配線62、65、
66、68は配線自体内で合金元素が枯渇され、純粋な
Agの特性に近くなって比抵抗が小さくなるという長所
がある。
【0091】通常の場合、データ配線を形成する前にケ
イ素膜40、50表面にHF洗浄を実施するが(図12
b参照)、HF洗浄をしなくても合金元素の酸化によっ
て半導体層及び抵抗性接触層40、55、56のような
ケイ素膜とそれに接触するソース電極及びドレーン電極
65、66の接触特性を向上させることができる。この
時、ケイ素膜の上にCVD(Chemical Vap
or Deposition)による酸化ケイ素膜を3
0Å以下に蒸着した後、これを用いることもできる。
【0092】次に、図15a乃至図15bに示したよう
にマスクを用いた写真エッチング工程でゲート絶縁膜3
0と共にパターニングして、ゲートパッド24、ドレー
ン電極66及びデータパッド68を露出する接触孔7
4、76、78を形成する。
【0093】次に、ITOまたはIZO膜を積層しマス
クを用いたパターニングを実施して、接触孔76を介し
てドレーン電極66と連結される画素電極82と接触孔
74、78を介してゲートパッド24及びデータパッド
68と各々連結される補助ゲートパッド86及び補助デ
ータパッド88を各々形成する。
【0094】このような本発明の実施例による薄膜トラ
ンジスタ基板の構造では、ゲート配線とデータ配線が低
抵抗を有するAg合金で形成されているため、信号遅延
防止の観点で大画面高精細の液晶表示装置への適用に有
利であり、各々の配線とその上下部に位置する配線層と
の接触抵抗を低くし接着力を向上させ得るなどの界面特
性を向上させることができる。
【0095】本発明の配線の接触構造及び製造方法は、
多結晶ケイ素薄膜トランジスタを用いる薄膜トランジス
タ基板にも適用することができる。
【0096】以下では、図16及び図17を参考として
本発明の第2実施例による薄膜トランジスタ基板の構造
について詳細に説明する。
【0097】図16は本発明の第2実施例による薄膜ト
ランジスタ基板の配置図であり、図17は図16に示し
た薄膜トランジスタ基板をXVII−XVII'線に沿って示し
た断面図である。
【0098】絶縁基板100の上に多結晶ケイ素からな
る半導体層121が島形に形成されている。半導体層1
21にはチャンネル領域122、高濃度不純物領域であ
るソース領域125とドレーン領域126、そしてチャ
ンネル領域122とソース領域125の間及びチャンネ
ル領域122とドレーン領域126の間に位置する低濃
度不純物領域であるLDD領域123、124が形成さ
れている。
【0099】LDD領域123、124は多結晶ケイ素
からなる半導体層を備えた薄膜トランジスタがOFF状
態で発生する漏れ電流を最少化するために、チャンネル
領域122と高濃度不純物領域125、126の間に位
置させた抵抗層である。
【0100】絶縁基板100の上には窒化ケイ素などか
らなるゲート絶縁膜130が半導体層121を覆ってい
る。
【0101】そして、ゲート絶縁膜130の上には、高
い拡散係数を有する低融点金属元素を合金元素とするA
g合金からなるゲート配線が形成されている。ゲート配
線はゲート線141、ゲート線141の端に連結されて
おり、外部からのゲート信号の印加を受けてゲート線1
41に伝達するゲートパッド142及びゲート線141
に連結されるとともに半導体層121のチャンネル領域
122に対応するゲート電極143を含む。
【0102】このように、ゲート配線をAg合金で形成
する場合には低抵抗特性を維持することができ、下部層
との界面特性が良好であるので安定した界面特性を維持
することができる。
【0103】そして、ゲート配線141、142、14
3を窒化ケイ素などからなる層間絶縁膜150が覆って
いる。
【0104】また、層間絶縁膜150とゲート絶縁膜1
30にはソース領域125を露出する接触孔161と、
ドレーン領域126を露出する接触孔162とが形成さ
れている。
【0105】なお、層間絶縁膜150の上にはゲート配
線141、142、143のように高い拡散係数を有す
る低融点金属元素を合金元素とするAg合金からなるデ
ータ配線171、172、173、174が形成されて
いる。データ配線はゲート線141と交差して画素を定
義するデータ線171、データ線171の端部に延びる
データパッド172、データ線171から突出して半導
体層121のソース領域125に接触されるソース電極
173と、ソース電極173に対応して半導体層121
のドレーン領域126に接触されるドレーン電極174
を含む。
【0106】そして、ソース電極173とこれに接触す
る半導体層121のソース領域125の界面、及び、ド
レーン電極174とこれに接触する半導体層121のド
レーン領域126の界面には合金元素の金属酸化膜51
0が形成されている。
【0107】この時、金属酸化膜510としてはデータ
配線用物質の材質にしたがってMgO、Al23、Li
2Oなどが形成される。例えば、データ配線がAgMg
またはAgAlからなる場合には金属酸化膜としてMg
OまたはAl23が形成される。
【0108】金属酸化膜510はソース電極173とド
レーン電極174をなすAg合金層と半導体層121を
なすケイ素層との間に形成されて、その界面で二つの層
の接触抵抗を低くし二つの層の接着力を向上させ、Ag
合金層173、174のAgがケイ素層121に拡散す
ることを抑制するバリヤー兼界面クリーナとしての役割
を果たしている。
【0109】このようなデータ配線171、172、1
73、174を窒化ケイ素からなる保護膜180が覆っ
ている。
【0110】保護膜180にはドレーン電極174及び
データパッド172を各々露出する接触孔192、19
3が形成されており、層間絶縁膜150と共にゲートパ
ッド142を露出する接触孔193が形成されている。
【0111】そして、保護膜180の上には接触孔19
1を介してドレーン電極174と電気的に連結されてお
り、画素に位置する画素電極201が形成されている。
また、保護膜180の上には接触孔192、193を介
して各々データパッド172及びゲートパッド142と
連結されている補助データパッド202及び補助ゲート
パッド203が形成されている。ここで、画素電極20
1と補助データ及びゲートパッド172、142はlT
OまたはIZOからなる。
【0112】以下では、このような本発明の第2実施例
による薄膜トランジスタ基板の製造方法について、図1
6及び図17と図18a乃至図22bを参考として詳細
に説明する。
【0113】まず、図18a乃至図18bに示したよう
に、絶縁基板100の上に多結晶ケイ素層を形成した
後、マスクを用いた写真エッチング工程を進行して島形
の半導体層121を形成する。
【0114】この時、多結晶ケイ素層は基板の上に非晶
質ケイ素層を蒸着した後、レーザーアニーリングあるい
は高温固形状化などのようなケイ素結晶化技術によって
非晶質ケイ素を結晶化して形成することができる。
【0115】次に、図19a乃至図19bに示したよう
に、半導体層121を覆うゲート絶縁膜130と高い拡
散係数を有する低融点金属元素が合金されているAg合
金からなるAg合金層を蒸着しパターニングして、ゲー
ト線141、ゲートパッド142及びゲート電極143
を含むゲート配線を形成する。
【0116】次に、図20a乃至図20bに示したよう
に、半導体層121に高濃度不純物領域であるソース領
域125とドレーン領域126及び低濃度不純物領域で
あるLDD領域123、124を形成する。この時、ゲ
ート電極143に重なって不純物がドーピングされない
半導体層121部分はチャンネル領域122で定義され
る。
【0117】半導体層121に不純物領域123、12
4、125、126を形成するためには、ゲート電極1
43をマスクとしてn形不純物を低濃度にドーピングす
る低濃度不純物ドーピング工程を行って、チャンネル領
域122を除いた半導体層121部分を低濃度にドーピ
ングする。次に、ゲート電極143とその周辺部、つま
り半導体層121のチャンネル領域122及びLDD領
域123、124で定義される部分を覆うドーピングマ
スクを形成した後、n形不純物を高濃度にドーピングす
る高濃度不純物ドーピング工程をおこなって、ドーピン
グマスクによってブロッキングされない半導体層121
の端部部分を高濃度にドーピングする。
【0118】この時、低濃度にドーピングされた後に再
び高濃度にドーピングされた半導体層121の端部部分
は高濃度不純物領域であるソース領域125とドレーン
領域126となり、低濃度にドーピングされてドーピン
グマスクによって高濃度にドーピングされない部分は、
低濃度不純物領域であるLDD領域123、124とな
り、不純物がドーピングされない部分はチャンネル領域
122となる。
【0119】前記では低濃度不純物ドーピング工程後に
ドーピングマスクを使用する高濃度不純物ドーピング工
程を実施したが、これらの順序を変えて進行しても差支
えない。
【0120】次に、図21a乃至図21bに示したよう
に、ゲート配線141、142、143を含む基板の前
面を覆った層間絶縁膜150を形成する。次に、層間絶
縁膜150とゲート絶縁膜130を写真エッチング工程
によってパターニングして、ソース領域125を露出す
る接触孔161とドレーン領域126を露出する接触孔
162を形成する。
【0121】次に、その上にゲート配線と同様に高い拡
散係数を有する低融点金属元素が合金されているAg合
金からなるAg合金層を蒸着しパターニングして、デー
タ配線171、172、173、174を形成する。デ
ータ配線171、172、173、174は、ゲート線
141と交差するデータ線171と、データ線171と
連結されて接触孔161を介してソース領域125に連
結されるソース電極173と、データ線141の一端に
連結されているデータパッド172と、ソース電極17
3と分離されており、接触孔162を介してドレーン領
域126に連結されるドレーン電極174とを含んでい
る。
【0122】次に、図22a乃至図22bに示したよう
に、窒化ケイ素のような無機絶縁膜を積層して保護膜1
80を形成する。この時、保護膜180を200℃以上
の温度範囲で積層することが好ましい。
【0123】保護膜180を形成するための熱工程で、
ソース電極173と半導体層121との間、及び、ドレ
ーン電極174と半導体層121との間に金属酸化膜5
10が形成されることができる。このように、金属酸化
膜510が形成されるのはデータ配線171、172、
173、174を形成するためのAg合金層を形成する
前に、半導体層121の上に自然に形成される自然酸化
膜である酸化ケイ素膜に起因する。
【0124】保護膜工程時の熱処理を通じてデータ配線
171、172、173、174のAg合金の合金元素
が界面に拡散し、酸化ケイ素膜を緻密な組織の合金元素
の酸化膜510を作る。データ配線171、172、1
73、174がAgMgで形成された場合にはMgOが
この界面に形成され、AgAlで形成された場合にはA
23が形成される。
【0125】このような合金元素の酸化膜510はデー
タ配線171、172、173、174と半導体層12
1の界面で二つの層の接触抵抗を低くし、二つの層の接
着力を向上させる役割を果たすなどの安定した界面特性
を有するようにする。
【0126】次に、図23a乃至図23bに示したよう
に、マスクを用いた写真エッチング工程で保護膜180
をパターニングして、ドレーン電極174を露出する接
触孔191とデータパッド172を露出する接触孔19
2、保護膜180と層間絶縁膜150を共にパターニン
グして、ゲートパッド142を露出する接触孔193を
形成する。
【0127】最後に、ITO膜またはIZO膜を積層し
マスクを用いたパターニングを実施して、接触孔191
を介してドレーン電極174と連結される画素電極20
1と、接触孔192を介してデータパッド172に連結
される補助データパッド202と、接触孔193を介し
てゲートパッド142を覆う補助ゲートパッド203と
を各々形成する。
【0128】このような本発明の第2実施例による薄膜
トランジスタ基板でもゲート配線とデータ配線は低抵抗
を有するAg合金で形成されているため、大画面高精細
の液晶表示装置への適用が有利であり、それぞれの配線
とその上下部に位置する配線層との接触抵抗などの界面
特性を向上させることができる。
【0129】図24はAg合金で形成された電極を採用
する薄膜トランジスタの電気的特性を示したグラフであ
る。
【0130】Ag合金で2000〜4000Åのゲート
電極を形成し、SiNxで4500Åのゲート絶縁膜を
形成し、a−Siで500Åの半導体層を形成し、n+
a−Siで2500Åの抵抗性接触層を形成し、Ag
alloyで2000〜4000Åのソース及びドレー
ン電極を形成して製造した、薄膜トランジスタのゲート
電圧によるドレーンの電流を測定して示したものであ
る。
【0131】オフ電流はゲート電圧が−5Vの時に0.
1pAであるが、オン電流はゲート電圧が20Vの時に
1.6μAを示している。オフ電流に対するオン電流の
比は107を示していることから、オン電流/オフ電流
特性が優れていることが分かる。
【0132】このような実験結果は、本発明が電気的特
性に優れた薄膜トランジスタを提供できることを提示し
ている。
【0133】
【発明の効果】前述したように、本発明は適切な合金元
素が添加されたAg合金の配線を形成することにより、
低抵抗配線を形成できるので大画面高精細の製品の特性
を向上させることができ、上部及び下部の接触物質層と
の接触抵抗を少なくさせることができ、界面の安定性を
確保することができ、かつ信頼性のある液晶表示装置を
製作することができる。
【図面の簡単な説明】
【図1】Ag、AgAl、AgMg及びCrの接着力テ
スト結果を示すグラフである。
【図2】AgMg配線を蒸着する当時の試片をオージェ
(AES)分析した結果を示すグラフである。
【図3】AgMg配線を400℃において真空熱処理し
た後の試片をAES分析した結果を示すグラフである。
【図4】AgAl配線を蒸着する当時の試片をAES分
析した結果を示すグラフである。
【図5】AgAl配線を400℃において真空熱処理し
た後の試片をAES分析した結果を示すグラフである。
【図6a】合金配線に熱処理を通じて表面と界面に酸化
膜が形成される過程を示すものである。
【図6b】合金配線に熱処理を通じて表面と界面に酸化
膜が形成される過程を示すものである。
【図7】合金元素として好適な溶解点と拡散係数値の領
域を示すたグラフである。
【図8】合金元素として好適な溶解点とエンタルピー値
の領域を示すグラフである。
【図9】本発明の第1実施例による薄膜トランジスタ基
板の配置図である。
【図10】図9に示した薄膜トランジスタ基板をX−X'
線に沿って示す断面図である。
【図11a】本発明の第1実施例によって製造する最初
の段階における薄膜トランジスタ基板の配置図である。
【図11b】図11aにおいてXIb−XIb'線に沿って
切断して示す断面図である。
【図12a】図11aの次の段階での薄膜トランジスタ
基板の配置図である。
【図12b】図12aにおいてXIIb−XIIb'線に沿っ
て切断して示す断面図である。
【図13a】図12aの次の段階での薄膜トランジスタ
基板の配置図である。
【図13b】図13aにおいてXIIIb−XIIIb'に沿っ
て切断して示す断面図である。
【図14a】図13aの次の段階での薄膜トランジスタ
基板の配置図である。
【図14b】図14aにおいてXIVb−XIVb'線に沿っ
て切断して示す断面図である。
【図15a】図14aの次の段階での薄膜トランジスタ
基板の配置図である。
【図15b】図15aにおいてXVb−XVb'線に沿って
切断して示す断面図である。
【図16】本発明の第2実施例による薄膜トランジスタ
基板の配置図である。
【図17】図16に示した薄膜トランジスタ基板を、XV
II−XVII'線に沿って示す断面図である。
【図18a】本発明の第2実施例によって製造する最初
の段階における薄膜トランジスタ基板の配置図である。
【図18b】図18aにおいてXVIIIb−XVIIIb'線に
沿って切断して示す断面図である。
【図19a】図18aの次の段階での薄膜トランジスタ
基板の配置図である。
【図19b】図19aにおいてXIXb−XIXb'線に沿っ
て切断して示す断面図である。
【図20a】図19aの次の段階での薄膜トランジスタ
基板の配置図である。
【図20b】図20aにおいてXXb−XXb'線に沿って
切断して示す断面図である。
【図21a】図20aの次の段階での薄膜トランジスタ
基板の配置図である。
【図21b】図21aにおいてXXIb−XXIb'線に沿っ
て切断して示す断面図である。
【図22b】図21aの次の段階での薄膜トランジスタ
基板の配置図である。
【図22b】図22aにおいてXXIIb−XXIIb'線に沿
って切断して示す断面図である。
【図23a】図22aの次の段階での薄膜トランジスタ
基板の配置図である。
【図23b】図23aにおいてXXIIIb−XXIIIb'線に
沿って切断して示す断面図である。
【図24】本発明によって製造される薄膜トランジスタ
基板における薄膜トランジスタのオン/オフ電流特性を
示すグラフである。
【符号の説明】
10、100 絶縁基板 22、141 ゲート線 24、142 ゲートパッド 26、143 ゲート電極 30、130 ゲート絶縁膜 40、121 半導体層 50、55、56 抵抗接触層 62、171 データ線 65、173 ソース電極 66、174 ドレーン電極 68、172 データパッド 70、180 保護膜 74、76、78、161、162、191、192、
193 接触孔 82、201 画素電極 86、203 補助ゲートパッド 88、202 補助データパッド 122 チャンネル領域 123、124 LDD領域 125 ソース領域 126 ドレーン領域 150 層間絶縁膜 510 金属酸化膜
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G02F 1/1368 G02F 1/1368 5G301 H01B 1/02 H01B 1/02 Z H01L 21/3205 H01L 29/78 617M 29/786 612C 21/88 M 29/78 616V (72)発明者 趙 範 錫 大韓民国ソウル市城北区貞陵洞861−1番 地 Fターム(参考) 2H092 GA25 HA05 HA06 JA24 JA28 JA34 JA37 JB07 JB57 KA04 KA05 KA19 KB05 NA17 PA01 4K029 AA09 BA22 BD02 CA05 DC04 4M104 AA01 AA09 BB01 BB08 BB36 BB39 CC01 CC05 DD04 DD17 DD23 DD34 DD37 DD61 DD78 DD91 EE03 EE05 EE16 EE17 FF13 GG09 HH15 HH16 5F033 GG04 HH05 HH14 HH38 JJ38 KK14 LL01 LL09 MM05 PP15 PP19 QQ08 QQ09 QQ10 QQ37 QQ73 QQ76 QQ85 RR03 RR04 RR06 SS11 VV06 VV15 WW00 WW03 WW04 XX10 XX13 5F110 AA03 BB01 CC02 CC07 DD02 EE06 EE11 EE44 EE48 FF03 GG02 GG13 GG15 HJ12 HK01 HK06 HK09 HK16 HK22 HL06 HL07 HM15 NN02 NN24 NN72 PP03 QQ09 QQ11 5G301 AA01 AA03 AA12 AA13 AB11 AD05

Claims (31)

    【特許請求の範囲】
  1. 【請求項1】低融点金属元素を合金元素とし、前記合金
    元素が少なくとも一つ以上合金されているAg合金で形
    成された、表示素子用配線。
  2. 【請求項2】前記合金元素は1.5E−12cm2/se
    c以上の拡散係数を有する、請求項1に記載の表示素子
    用配線。
  3. 【請求項3】前記合金元素は1500K以下の融点を有
    する、請求項1に記載の表示素子用配線。
  4. 【請求項4】前記合金元素は前記Ag合金の20at%
    以下の構成比率を有する、請求項1に記載の表示素子用
    配線。
  5. 【請求項5】前記合金元素はLi、Mg、Al、Sm、
    あるいはMnのいずれかである、請求項1に記載の表示
    素子用配線。
  6. 【請求項6】前記Ag合金が反射形液晶表示装置の反射
    電極に用いられる、請求項1に記載の表示素子用配線。
  7. 【請求項7】低融点金属元素を合金元素とし、前記合金
    元素が少なくとも一つ以上合金されているAg合金で形
    成されたゲート電極及びゲート線を含むゲート配線と、 前記ゲート配線に絶縁するように交差するソース電極、
    ドレーン電極及びデータ線を含むデータ配線と、 前記ソース電極とドレーン電極に接触されており、前記
    ゲート電極、前記ソース電極及び前記ドレーン電極と共
    に薄膜トランジスタを構成する半導体層と、 前記ドレーン電極に連結される画素電極と、を含む薄膜
    トランジスタ基板。
  8. 【請求項8】前記データ配線は、 低融点金属元素を合金元素とし、前記合金元素が少なく
    とも一つ以上合金されているAg合金で形成されてい
    る、請求項7に記載の薄膜トランジスタ基板。
  9. 【請求項9】前記合金元素は1.5E−12cm2/se
    c以上の拡散係数を有する、請求項7に記載の薄膜トラ
    ンジスタ基板。
  10. 【請求項10】前記合金元素は1500K以下の融点を
    有する、請求項7に記載の薄膜トランジスタ基板。
  11. 【請求項11】前記合金元素は20at%以下の構成比
    率を有する、請求項7に記載の薄膜トランジスタ基板。
  12. 【請求項12】前記合金元素はLi、Mg、Al、S
    m、あるいはMnのいずれかである、請求項7に記載の
    薄膜トランジスタ基板。
  13. 【請求項13】前記ゲート配線が形成される絶縁基板
    と、 前記半導体層が形成され、前記ゲート配線が覆われるゲ
    ート絶縁膜と、 前記データ配線を覆うと共に、前記画素電極を前記ドレ
    イン電極に連結するための接触孔を有する保護膜とをさ
    らに含み、 前記半導体層の上に前記ソース電極と前記ドレーン電極
    とが接触されている、請求項7に記載の薄膜トランジス
    タ基板。
  14. 【請求項14】前記半導体層は水素化非晶質ケイ素で形
    成される、請求項13に記載の薄膜トランジスタ基板。
  15. 【請求項15】前記ゲート配線の表面に形成される酸化
    膜をさらに含む、請求項13に記載の薄膜トランジスタ
    基板。
  16. 【請求項16】前記ソース電極と前記半導体層との間、
    及び、前記ドレーン電極と前記半導体層との間に介され
    る前記合金元素の酸化膜をさらに含む、請求項13に記
    載の薄膜トランジスタ基板。
  17. 【請求項17】前記半導体層は、ソース領域、ドレーン
    領域及びチャンネル領域を含み、 前記半導体層が表面に形成された絶縁基板と、 前記ゲート配線が表面に形成され、前記半導体層を覆う
    と共に、前記ソース領域と前記ドレーン領域を各々露出
    する第1接触孔及び第2接触孔が形成されたゲート絶縁
    膜と、 前記ゲート配線を覆うとともに、前記第1接触孔及び前
    記第2接触孔に各々連続した第3接触孔及び第4接触孔
    が形成された層間絶縁膜と、前記データ配線を覆うと共
    に、前記画素電極を前記ドレーン電極に接続するための
    接触孔を有する保護膜とをさらに含み、 前記ソース電極は、前記第1及び第3接触孔を介して前
    記ソース領域に連結され、 前記ドレーン電極は、前記第2及び第4接触孔を介して
    前記ドレーン領域に連結される、請求項7に記載の薄膜
    トランジスタ基板。
  18. 【請求項18】前記半導体層は多結晶ケイ素で形成され
    る、請求項17に記載の薄膜トランジスタ基板。
  19. 【請求項19】前記ソース電極と前記半導体層との間、
    及び、前記ドレーン電極と前記半導体層との間に介され
    る前記合金元素の酸化膜をさらに含む、請求項17に記
    載の薄膜トランジスタ基板。
  20. 【請求項20】絶縁基板の上に低融点金属元素を合金元
    素とし、前記合金元素が少なくとも一つ以上合金されて
    いるAg合金を用いてゲート電極及びゲート線を含むゲ
    ート配線を形成する段階と、 前記ゲート配線を覆うゲート絶縁膜を形成する段階と、 前記ゲート絶縁膜の上に半導体層を形成する段階と、 前記半導体層の上にソース電極、ドレーン電極及びデー
    タ線を含むデータ配線を形成する段階と、 前記データ配線を覆う保護膜を形成する段階と、 前記保護膜に前記ドレーン電極を露出する接触孔を形成
    する段階と、 前記接触孔を介して前記ドレーン電極に連結される画素
    電極を形成する段階とを含む、薄膜トランジスタ基板の
    製造方法。
  21. 【請求項21】前記データ配線は低融点金属元素を合金
    元素とし、前記合金元素が少なくとも一つ以上合金され
    ているAg合金で形成する、請求項20に記載の薄膜ト
    ランジスタ基板の製造方法。
  22. 【請求項22】前記ゲート配線は、含有酸素濃度が50
    00ppm以下であるAg合金ターゲットをスパッタリ
    ングしてAg合金層を蒸着し、前記Ag合金層を写真エ
    ッチングして形成する、請求項20に記載の薄膜トラン
    ジスタ基板の製造方法。
  23. 【請求項23】前記データ配線は、含有酸素濃度が50
    00ppm以下であるAg合金ターゲットをスパッタリ
    ングしてAg合金層を蒸着し、前記Ag合金層を写真エ
    ッチングして形成する、請求項20に記載の薄膜トラン
    ジスタ基板の製造方法。
  24. 【請求項24】前記保護膜形成のための熱処理工程は2
    00℃以上で進行させる、請求項23に記載の薄膜トラ
    ンジスタ基板の製造方法。
  25. 【請求項25】前記保護膜形成のための熱処理工程の
    際、前記データ配線を成すAg合金の合金元素が前記半
    導体層の上に自然に形成される酸化ケイ素膜と反応して
    前記合金元素の酸化膜を形成する、請求項24に記載の
    薄膜トランジスタ基板の製造方法。
  26. 【請求項26】絶縁基板の上に半導体層を形成する段階
    と、 前記半導体層を覆うゲート絶縁膜を形成する段階と、 前記ゲート絶縁膜の上に低融点金属元素を合金元素と
    し、前記合金元素が少なくとも一つ以上合金されている
    Ag合金を用いてゲート電極及びゲート電極に連結され
    るゲート線を含むゲート配線を形成する段階と、 前記半導体層に不純物をドーピングしてソース領域及び
    ドレーン領域を形成し、チャンネル領域を定義する段階
    と、 前記ゲート配線を覆う層間絶縁膜を形成する段階と、 前記層間絶縁膜と前記ゲート絶縁膜に、前記ソース領域
    と前記ドレーン領域を各々露出する接触孔を形成する段
    階と、 前記ソース領域に連結されるソース電極、前記ドレーン
    領域に連結されるドレーン電極及びデータ線を含むデー
    タ配線を形成する段階と、 前記データ配線を覆う保護膜を形成する段階と、 前記保護膜に前記ドレーン電極を露出する接触孔を形成
    する段階と、 前記接触孔を介して前記ドレーン電極に連結される画素
    電極を形成する段階と、を含む薄膜トランジスタ基板の
    製造方法。
  27. 【請求項27】前記データ配線は低融点金属元素を合金
    元素とし、前記合金元素が少なくとも一つ以上合金され
    ているAg合金で形成する、請求項26に記載の薄膜ト
    ランジスタ基板の製造方法。
  28. 【請求項28】前記ゲート配線は、含有酸素濃度が50
    00ppm以下であるAg合金ターゲットをスパッタリ
    ングしてAg合金層を蒸着し、前記Ag合金層を写真エ
    ッチングして形成する、請求項26に記載の薄膜トラン
    ジスタ基板の製造方法。
  29. 【請求項29】前記データ配線は、含有酸素濃度が50
    00ppm以下であるAg合金ターゲットをスパッタリ
    ングしてAg合金層を蒸着し、前記Ag合金層を写真エ
    ッチングして形成する、請求項27に記載の薄膜トラン
    ジスタ基板の製造方法。
  30. 【請求項30】前記保護膜形成のための熱処理工程は2
    00℃以上で進行させる、請求項29に記載の薄膜トラ
    ンジスタ基板の製造方法。
  31. 【請求項31】前記保護膜形成のための熱処理工程の
    際、前記データ配線をなすAg合金の合金元素が前記半
    導体層の上に自然に存在する酸化ケイ素膜と反応して前
    記合金元素の酸化膜を形成する、請求項30に記載の薄
    膜トランジスタ基板の製造方法。
JP2001231153A 2000-07-31 2001-07-31 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法 Abandoned JP2002151434A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000-44417 2000-07-31
KR1020000044417A KR100720087B1 (ko) 2000-07-31 2000-07-31 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2002151434A true JP2002151434A (ja) 2002-05-24

Family

ID=19681107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001231153A Abandoned JP2002151434A (ja) 2000-07-31 2001-07-31 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法

Country Status (3)

Country Link
US (2) US6486514B2 (ja)
JP (1) JP2002151434A (ja)
KR (1) KR100720087B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053354A (ja) * 2005-08-16 2007-03-01 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスター基板とその製造方法
KR101152127B1 (ko) * 2005-05-27 2012-06-15 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20160114201A (ko) * 2008-08-04 2016-10-04 더 트러스티즈 오브 프린스턴 유니버시티 박막 트랜지스터용 하이브리드 유전 재료
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635949B1 (ko) * 2000-09-04 2006-10-18 삼성전자주식회사 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US6790707B1 (en) * 2003-05-09 2004-09-14 Applied Materials, Inc. Method of preparing a sample of a semiconductor structure for adhesion testing
JP4367161B2 (ja) * 2004-02-10 2009-11-18 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
TWI231045B (en) * 2004-02-19 2005-04-11 Au Optronics Corp TFT substrate and its fabricating method
US7446037B2 (en) * 2004-08-18 2008-11-04 Alford Terry L Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7323369B2 (en) * 2005-12-30 2008-01-29 Au Optronics Corporation Fabrication method for thin film transistor array substrate
JPWO2008136270A1 (ja) * 2007-04-26 2010-07-29 日本電気株式会社 表示素子及び電界効果型トランジスタ
KR101264728B1 (ko) * 2009-10-23 2013-05-15 엘지디스플레이 주식회사 액정 표시 장치
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
KR102660292B1 (ko) 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3044435B2 (ja) * 1993-04-05 2000-05-22 キヤノン株式会社 電子源及び画像形成装置
KR100471773B1 (ko) * 1997-09-19 2005-07-07 삼성전자주식회사 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
JP3346217B2 (ja) * 1997-04-04 2002-11-18 カシオ計算機株式会社 配線の形成方法および表示装置の製造方法
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
KR100483526B1 (ko) * 1997-10-23 2005-09-15 삼성전자주식회사 박막트랜지스터및그제조방법
JP3410667B2 (ja) * 1997-11-25 2003-05-26 シャープ株式会社 反射型液晶表示装置およびその製造方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP2000206550A (ja) * 1999-01-13 2000-07-28 Hitachi Ltd 液晶表示装置
US6080310A (en) * 1999-03-17 2000-06-27 Alliedsignal Inc. Method of applying a slip-resistant coating to a spin-on filter using a fluidized bed coating apparatus, and spin-on filter which is a product thereof
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2002083691A (ja) * 2000-09-06 2002-03-22 Sharp Corp アクティブマトリックス駆動型有機led表示装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152127B1 (ko) * 2005-05-27 2012-06-15 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
JP2007053354A (ja) * 2005-08-16 2007-03-01 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスター基板とその製造方法
KR20160114201A (ko) * 2008-08-04 2016-10-04 더 트러스티즈 오브 프린스턴 유니버시티 박막 트랜지스터용 하이브리드 유전 재료
KR101880838B1 (ko) * 2008-08-04 2018-08-16 더 트러스티즈 오브 프린스턴 유니버시티 박막 트랜지스터용 하이브리드 유전 재료
JP2020155495A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置及びその製造方法
JP7210344B2 (ja) 2019-03-18 2023-01-23 キオクシア株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20020033484A1 (en) 2002-03-21
US6486514B2 (en) 2002-11-26
US6716660B2 (en) 2004-04-06
KR100720087B1 (ko) 2007-05-18
KR20020011034A (ko) 2002-02-07
US20030020170A1 (en) 2003-01-30

Similar Documents

Publication Publication Date Title
JP2002151434A (ja) 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
JP5215543B2 (ja) 薄膜トランジスタ基板
TWI445179B (zh) A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
US7276732B2 (en) Thin film transistor array panel
JP2007134691A (ja) 配線、これを含む薄膜トランジスタ基板、及びその製造方法
KR101340514B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2010065317A (ja) 表示装置およびこれに用いるCu合金膜
US11205729B2 (en) Semiconductor device and method for manufacturing same
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR102408021B1 (ko) 금속배선 및 이를 포함하는 표시 장치
KR101579453B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US7052993B2 (en) Thin film transistor having copper alloy wire and method of manufacturing the same
JP4728170B2 (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
JP5374111B2 (ja) 表示装置およびこれに用いるCu合金膜
JP3329273B2 (ja) 表示装置及びその製造方法
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Cu 합금막
JP5234892B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP3231487B2 (ja) アクティブマトリクス型液晶表示装置
CN100482853C (zh) 溅射靶
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
JP2000252472A (ja) 薄膜半導体素子及びその製造方法
JPH0335524A (ja) 半導体装置
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
WO2012173035A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111122