JP7015218B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7015218B2 JP7015218B2 JP2018123267A JP2018123267A JP7015218B2 JP 7015218 B2 JP7015218 B2 JP 7015218B2 JP 2018123267 A JP2018123267 A JP 2018123267A JP 2018123267 A JP2018123267 A JP 2018123267A JP 7015218 B2 JP7015218 B2 JP 7015218B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- recess
- insulating film
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 239000010410 layer Substances 0.000 claims description 145
- 239000011229 interlayer Substances 0.000 claims description 130
- 229910052782 aluminium Inorganic materials 0.000 claims description 56
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 29
- 230000001681 protective effect Effects 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 description 61
- 239000004020 conductor Substances 0.000 description 55
- 238000000034 method Methods 0.000 description 51
- 238000004519 manufacturing process Methods 0.000 description 38
- 230000004048 modification Effects 0.000 description 27
- 238000012986 modification Methods 0.000 description 27
- 238000005530 etching Methods 0.000 description 22
- 238000000151 deposition Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 101100023111 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mfc1 gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
<検討例について>
図25は、検討例の半導体装置の製造工程を示す断面図である。図25は、後述する図2のA-A´線に沿う断面図である。層間絶縁膜IL2上に形成された2層目の配線層を構成する複数の配線M2は、層間絶縁膜IL3で覆われ、層間絶縁膜IL3上には、3層目の配線層を構成する複数の配線M3が形成されている。そして、配線M3は、層間絶縁膜IL3の開口V3内に形成された導体層PG3を介して配線M2に接続されている。
図1は、本実施の形態の半導体装置SDの構成を示す断面図であり、図2は、本実施の形態の半導体装置SDの配線層の要部平面図であり、2層目および3層目の配線層の要部レイアウトを示している。図3は、図2のA-A´線に沿う断面図であり、図4の(a)および(b)は、凹部CC3およびCC2の構成を説明する図面である。
次に、図5~14を用いて半導体装置の製造方法を説明する。図5は、本実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。図6~7および9~14は、本実施の形態の半導体装置の製造工程を示す断面図である。図8は、本実施の形態の半導体装置の製造工程で用いるエッチング装置の構成図である。ここでは、図1で説明した第2層目の配線層の形成工程以降を説明する。半導体装置の製造工程では、円板状の半導体基板SBに多数の半導体装置が作り込まれるが、便宜上、円板状の半導体基板SBを半導体ウエハと呼ぶ場合もある。
変形例1は、上記実施の形態のM3ドライエッチング工程に含まれる第1および第2オーバーエッチング工程に対する変形例である。それ以外は、上記実施の形態と同様である。上記実施の形態では、図4に示すように2つの異なる傾斜角を有する側面S31およびS32で凹部CC3を規定したが、変形例1では、1つの直線状の側面S33で凹部CC3aを規定している。図15は、変形例1である半導体装置の製造工程を示す断面図であり、上記実施の形態の図12および図13に対応している。図16は、凹部CC3aを規定する側面S33のテーパ角とJ-積分の関係を示すグラフである。
変形例2は、上記実施の形態のM3ドライエッチング工程に含まれる第2オーバーエッチング工程に対する変形例である。それ以外は、上記実施の形態と同様である。図17は、変形例2である半導体装置の製造工程を示す断面図であり、上記実施の形態の図13に対応している。上記実施の形態では、第2オーバーエッチング工程では、異方性を弱めたドライエッチングを実施したが、変形例2のオーバーエッチング工程では、等方性エッチングを実施して凹部CC33を形成している。図18は、図17の凹部CC3bを構成する側面S34の曲率半径とJ-積分(応力)との関係を示すグラフである。
変形例3は、上記変形例1のオーバーエッチング工程の変形例である。図19および図20は、変形例3である半導体装置の製造工程を示す断面図であり、図19は、上記変形例1の図15および上記実施の形態の図12および図13に対応しており、図20は、上記実施の形態の図14に対応している。その他は、上記変形例1または上記実施の形態と同様である。
変形例4は、上記変形例3に対する変形例であり、図19のアンダーカット部UCが存在しない構造を提供するものである。図21~24は、変形例4である半導体装置の製造工程を示す断面図である。図21~24は、上記実施の形態のM3ドライエッチング工程に対応している。その他は、上記実施の形態と同様である。
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2アルミニウム層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記(i)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第2凹部は、前記第2上面に接続された直線状の第1側面と、前記第1側面に接続された直線状の第2側面とによって規定され、
前記第2側面は、前記第2上面から前記第1上面に向かう方向において、前記第2凹部の幅が減少するように傾斜している、半導体装置の製造方法。
付記1記載の半導体装置の製造方法において、
前記ドライエッチング処理は、前記半導体基板をドライエッチング装置内の下部電極上に載置して、前記下部電極に高周波電力を印加しながら実施し、
前記第2凹部の第2側面を形成する際の前記高周波電力の第1パワーは、前記第2凹部の前記第1側面を形成する際の前記高周波電力の第2パワーよりも低い、半導体装置の製造方法。
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2アルミニウム層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記(i)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第1凹部は、前記第1上面に接続された直線状の第1側面によって規定され、
断面視において、前記第2凹部は、前記第2上面に接続された直線状の第2側面によって規定され、
前記第2側面は、前記第2上面から前記第1上面に向かう方向において、前記第2凹部の幅が減少するように傾斜しており、
前記第1上面に対して前記第1側面がなす第1角度は、前記第2上面に対して前記第2側面がなす第2角度よりも大きい、半導体装置の製造方法。
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2アルミニウム層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記(i)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第1凹部は、前記第1上面に接続された直線状の第1側面と、前記第1側面に接続された円弧状の第2側面とによって規定され、
断面視において、前記第2凹部は、前記第2上面に接続された直線状の第3側面と、前記第3側面に接続された円弧状の第4側面とによって規定され、
前記第2側面の第1曲率半径は、前記第4側面の第2曲率半径よりも小さい、半導体装置の製造方法。
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2アルミニウム層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記(i)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第2凹部は、円弧状の第1側面によって規定され、
前記第2凹部は、前記第3配線の下部にまで延在し、前記第1凹部は、前記第1配線の下部に延在していない、半導体装置の製造方法。
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように、選択的に前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記第3配線および前記第4配線の側壁上に側壁絶縁膜を形成する工程、
(k)前記(j)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第2凹部は、円弧状の第1側面によって規定され、
前記第2凹部の端部は、前記第3配線および前記第4配線と重なることなく、前記第3配線および前記第4配線の間の領域で終端している、半導体装置の製造方法。
主面を含む半導体基板と、
前記半導体基板の前記主面上に形成され、第1上面を含む第1層間絶縁膜と、
前記第1上面上に形成された第1配線と、
前記第1配線を覆うように前記第1上面上に形成され、第2上面を含む第2層間絶縁膜と、
前記第2上面上に形成された第2配線と、
を有し、
前記第1配線は、第1膜厚を有し、
前記第2配線は、前記第1膜厚よりも厚い第2膜厚を有し、
前記第1配線に接する領域において、前記第1層間絶縁膜は、前記第1上面から前記主面に向かって延びる第1凹部を備え、
前記第2配線に接する領域において、前記第2層間絶縁膜は、前記第2上面から前記第1上面に向かって延びる第2凹部を備え、
断面視において、前記第1凹部は、前記第1上面に接続された直線状の第1側面と、前記第1側面に接続された円弧状の第2側面とによって規定され、
断面視において、前記第2凹部は、前記第2上面に接続された直線状の第3側面と、前記第3側面に接続された円弧状の第4側面とによって規定され、
前記第2側面の第1曲率半径は、前記第4側面の第2曲率半径よりも小さい、半導体装置。
付記7記載の半導体装置において、
さらに、
前記第1上面上に形成された第3配線と、
前記第2上面上に形成された第4配線と、
を有し、
前記第1凹部は、前記第1配線と前記第3配線との間の領域に形成されており、
前記第2凹部は、前記第2配線と前記第4配線との間の領域に形成されており、
前記第1配線および前記第3配線は、前記第1膜厚を有する第1アルミニウム層で形成され、
前記第2配線および前記第4配線は、前記第2膜厚を有する第2アルミニウム層で形成されている、半導体装置。
付記7記載の半導体装置において、
前記第2曲率半径は、0.08μm以上である、半導体装置。
B、B2、B3、B31 底面
BE 下部電極
CC2、CC3、CC3a、CC3b、CC3c、CC31、CC32、CC33、CC4、CC4´ 凹部
CH 処理室
CN 角部
CR クラック
CV2、CV3 凸部
G1、G2 ゲート電極
IL1、IL2、IL3 層間絶縁膜(絶縁膜)
IL2a、IL3a 上面
MFC1~MFC3 マスフローコントローラー
ML 金属膜
M1、M2、M3 配線
M2C、M3C 導体層(アルミニウム層)
M2S、M3S 側面(側壁)
PG1、PG2、PG3 導体層(プラグ電極)
PMP ポンプ
PP1~PP5 配管
PRO 保護膜(保護絶縁膜)
PR1~PR2 フォトレジスト層
PR1a、PR2a 開口
P2、P3、P31、P32、P33 角部
RPS 高周波電源
SB 半導体基板
SBa 主面
SD 半導体装置
SR 半導体領域
STI 素子分離膜
SW 側壁絶縁膜
S2、S3 スペース
S、S21、S31~S37 側面(側壁)
TR1、TR2 トランジスタ
UC アンダーカット部
UE 上部電極
VD 空隙
V1、V2、V3 開口(ビア)
WF 半導体ウエハ
Z 絶縁膜
Claims (12)
- 主面を含む半導体基板と、
前記半導体基板の前記主面上に形成され、第1上面を含む第1層間絶縁膜と、
前記第1上面上に形成された第1配線と、
前記第1配線を覆うように前記第1上面上に形成され、第2上面を含む第2層間絶縁膜と、
前記第2上面上に形成された第2配線と、
を有し、
前記第1配線は、第1膜厚を有し、
前記第2配線は、前記第1膜厚よりも厚い第2膜厚を有し、
前記第2配線に接する領域において、前記第2層間絶縁膜は、前記第2上面から前記第1上面に向かって延びる第1凹部を備え、
断面視において、前記第1凹部は、前記第2上面に接続された第1側面と、前記第1側面に接続された第2側面とによって規定され、
前記第2側面は、前記第2上面から前記第1上面に向かう方向において、前記第1凹部の幅が減少するように傾斜している、半導体装置。 - 請求項1に記載の半導体装置において、
さらに、前記第2上面上に形成された第3配線を有し、
前記第1凹部は、前記第2配線と前記第3配線との間の領域に形成されており、
前記第1配線は、前記第1膜厚を有する第1アルミニウム層からなり、
前記第2配線および前記第3配線は、前記第2膜厚を有する第2アルミニウム層からなる、半導体装置。 - 請求項2記載の半導体装置において、
前記第2上面に対して、前記第1側面は第1角度をなし、前記第2側面は第2角度をなし、
前記第2角度は、前記第1角度よりも小さい、半導体装置。 - 請求項3記載の半導体装置において、
前記第1角度は、90°を含む、半導体装置。 - 請求項3記載の半導体装置において、
前記第2角度は、60°以下である、半導体装置。 - 請求項3記載の半導体装置において、
さらに、
前記第1アルミニウム層で構成され、前記第1上面上に形成された第4配線と、
前記第1配線と前記第4配線との間の領域において、前記第1層間絶縁膜は、前記第1上面から前記主面に向かって延びる第2凹部と、
を有し、
断面視において、前記第2凹部は、第3側面によって規定され、
前記第1上面に対して、前記第3側面がなす第3角度は、前記第2角度よりも大きい、半導体装置。 - 主面を含む半導体基板と、
前記半導体基板の前記主面上に形成され、第1上面を含む第1層間絶縁膜と、
前記第1上面上に形成された第1配線と、
前記第1配線を覆うように前記第1上面上に形成され、第2上面を含む第2層間絶縁膜と、
前記第2上面上に形成された第2配線と、
を有し、
前記第1配線は、第1膜厚を有し、
前記第2配線は、前記第1膜厚よりも厚い第2膜厚を有し、
前記第1配線に接する領域において、前記第1層間絶縁膜は、前記第1上面から前記主面に向かって延びる第1凹部を備え、
前記第2配線に接する領域において、前記第2層間絶縁膜は、前記第2上面から前記第1上面に向かって延びる第2凹部を備え、
断面視において、前記第1凹部は、直線状の第1側面によって規定され、
断面視において、前記第2凹部は、直線状の第2側面によって規定され、
前記第2側面は、前記第2上面から前記第1上面に向かう方向において、前記第2凹部の幅が減少するように傾斜しており、
前記第1上面に対して前記第1側面がなす第1角度は、前記第2上面に対して前記第2側面がなす第2角度よりも大きい、半導体装置。 - 請求項7記載の半導体装置において、
さらに、
前記第1上面上に形成された第3配線と、
前記第2上面上に形成された第4配線と、
を有し、
前記第1凹部は、前記第1配線と前記第3配線との間の領域に形成されており、
前記第2凹部は、前記第2配線と前記第4配線との間の領域に形成されており、
前記第1配線および前記第3配線は、前記第1膜厚を有する第1アルミニウム層で形成され、
前記第2配線および前記第4配線は、前記第2膜厚を有する第2アルミニウム層で形成されている、半導体装置。 - 請求項7記載の半導体装置において、
前記第2角度は、60°以下である、半導体装置。 - 主面を含む半導体基板と、
前記半導体基板の前記主面上に形成され、第1上面を含む第1層間絶縁膜と、
前記第1上面上に形成された第1配線と、
前記第1配線を覆うように前記第1上面上に形成され、第2上面を含む第2層間絶縁膜と、
前記第2上面上に形成された第2配線と、
前記第1上面上に形成された第3配線と、
前記第2上面上に形成された第4配線と、
を有し、
前記第1配線は、第1膜厚を有し、
前記第2配線は、前記第1膜厚よりも厚い第2膜厚を有し、
前記第1配線に接する領域において、前記第1層間絶縁膜は、前記第1上面から前記主面に向かって延びる第1凹部を備え、
前記第2配線に接する領域において、前記第2層間絶縁膜は、前記第2上面から前記第1上面に向かって延びる第2凹部を備え、
前記第1凹部は、前記第1配線と前記第3配線との間の領域に形成されており、
前記第2凹部は、前記第2配線と前記第4配線との間の領域に形成されており、
前記第1配線は、前記第1膜厚を有する第1アルミニウム層からなり、
前記第2配線は、前記第2膜厚を有する第2アルミニウム層からなり、
前記第2凹部は、円弧状の第1側面によって規定されており、
断面視において、前記第2凹部は、前記第2配線の下部にまで延在し、
前記第1凹部は、前記第1配線の下部に延在していない、半導体装置。 - 請求項10記載の半導体装置において、
前記第1側面の曲率半径は、0.08μm以上である、半導体装置。 - 請求項10記載の半導体装置において、
さらに、
前記第2凹部を埋めるように、前記第2配線の上に形成された保護膜を有し、
前記第2凹部内において、前記第2配線の下部には、前記保護膜で埋められていない空隙が存在する、半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018123267A JP7015218B2 (ja) | 2018-06-28 | 2018-06-28 | 半導体装置 |
US16/446,078 US10861786B2 (en) | 2018-06-28 | 2019-06-19 | Semiconductor device having a multilayer structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018123267A JP7015218B2 (ja) | 2018-06-28 | 2018-06-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020004854A JP2020004854A (ja) | 2020-01-09 |
JP7015218B2 true JP7015218B2 (ja) | 2022-02-02 |
Family
ID=69055379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018123267A Active JP7015218B2 (ja) | 2018-06-28 | 2018-06-28 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10861786B2 (ja) |
JP (1) | JP7015218B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7267953B2 (ja) * | 2020-01-16 | 2023-05-02 | 株式会社三共 | 遊技機 |
JP7267944B2 (ja) * | 2020-01-16 | 2023-05-02 | 株式会社三共 | 遊技機 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148046A (ja) | 2004-11-24 | 2006-06-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3039006B2 (ja) * | 1991-07-19 | 2000-05-08 | 富士通株式会社 | 半導体装置の製造方法 |
JPH07122635A (ja) | 1993-10-21 | 1995-05-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH09260390A (ja) * | 1996-03-22 | 1997-10-03 | Toshiba Corp | 半導体装置の製造方法 |
JPH1187510A (ja) * | 1997-07-10 | 1999-03-30 | Kawasaki Steel Corp | 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路 |
JP2006210828A (ja) * | 2005-01-31 | 2006-08-10 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP5475363B2 (ja) | 2009-08-07 | 2014-04-16 | ラピスセミコンダクタ株式会社 | 半導体装置およびその製造方法 |
JP6134727B2 (ja) * | 2013-11-08 | 2017-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6821291B2 (ja) * | 2015-05-29 | 2021-01-27 | キヤノン株式会社 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
JP2017003824A (ja) * | 2015-06-11 | 2017-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2018
- 2018-06-28 JP JP2018123267A patent/JP7015218B2/ja active Active
-
2019
- 2019-06-19 US US16/446,078 patent/US10861786B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148046A (ja) | 2004-11-24 | 2006-06-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US10861786B2 (en) | 2020-12-08 |
JP2020004854A (ja) | 2020-01-09 |
US20200006222A1 (en) | 2020-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI772183B (zh) | 導電結構、包括導電結構之系統及裝置以及相關方法 | |
US11322392B2 (en) | Method for forming lead wires in hybrid-bonded semiconductor devices | |
CN107078168B (zh) | 用于高电压集成电路电容器的方法和设备 | |
JP3962402B2 (ja) | 半導体装置 | |
TW202032765A (zh) | 三維記憶體元件及其形成方法 | |
TWI707457B (zh) | 三維記憶體元件中的階梯形成 | |
JP7015218B2 (ja) | 半導体装置 | |
JPH0360055A (ja) | 集積回路の製造方法 | |
JP5481200B2 (ja) | 平坦化された金属高密度パワーmosfet | |
JP2009105160A (ja) | 半導体装置 | |
TW201405705A (zh) | 用以形成層間連接件於三維堆疊積體電路裝置中的方法 | |
TW201919158A (zh) | 半導體元件 | |
JP4615846B2 (ja) | 半導体装置 | |
US20050133931A1 (en) | SiOC properties and its uniformity in bulk for damascene applications | |
US6797615B1 (en) | Method of manufacturing a semiconductor device | |
US10132771B2 (en) | Self aligned and scalable nanogap post processing for DNA sequencing | |
CN110473829B (zh) | 层间膜的制造方法 | |
KR100521436B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2004134498A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2020202294A (ja) | 半導体装置およびその製造方法 | |
CN105990162B (zh) | 金属垫的形成方法 | |
TWI809529B (zh) | 減少主動區域消蝕的淺溝渠隔離結構形成方法以及其半導體結構 | |
CN109887881B (zh) | 金属保险丝顶部的钝化层窗口的形成方法 | |
EP3654372B1 (en) | Method of forming an integrated circuit with airgaps and corresponding integrated circuit | |
TW202335229A (zh) | 晶粒密封環結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210922 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220121 |