JP3039006B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3039006B2 JP3039006B2 JP3178621A JP17862191A JP3039006B2 JP 3039006 B2 JP3039006 B2 JP 3039006B2 JP 3178621 A JP3178621 A JP 3178621A JP 17862191 A JP17862191 A JP 17862191A JP 3039006 B2 JP3039006 B2 JP 3039006B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode wiring
- plasma
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の成膜方法
に関し，特にＥＣＲ−Ｐ−ＣＶＤ装置等において，逆テ
ーパーやオーバーハング部のできた電極配線膜上に絶縁
膜を形成する製造方法に関する。
に関し，特にＥＣＲ−Ｐ−ＣＶＤ装置等において，逆テ
ーパーやオーバーハング部のできた電極配線膜上に絶縁
膜を形成する製造方法に関する。
【０００２】ますます大集積化するなかで，電極配線膜
の間隔は狭くなり，配線間の高アスペクト比化がプロセ
ス上問題になっている。この高アスペクト比化された配
線間を絶縁膜で埋め込むことが困難なため，大集積化の
妨げとなっている。
の間隔は狭くなり，配線間の高アスペクト比化がプロセ
ス上問題になっている。この高アスペクト比化された配
線間を絶縁膜で埋め込むことが困難なため，大集積化の
妨げとなっている。
【０００３】
【従来の技術】図４は従来例の説明図である。図におい
て，21は半導体基板, 22は電極配線膜, 23はオーバーハ
ング部, 24は絶縁膜, 25は絶縁膜, 26は鬆〔す〕であ
る。
て，21は半導体基板, 22は電極配線膜, 23はオーバーハ
ング部, 24は絶縁膜, 25は絶縁膜, 26は鬆〔す〕であ
る。
【０００４】従来は，図４（ａ）に示すように，半導体
基板21上に電極配線膜22を形成後，表面処理を行い，続
いて，図４（ｂ）に示すように，半導体基板21及び電極
配線膜22上に二酸化シリコン(SiO2)膜等の絶縁膜24を成
長してから，電極配線膜22の上縁の部分をアルゴン等で
スパッタして，順テーパー形状を形成していた。
基板21上に電極配線膜22を形成後，表面処理を行い，続
いて，図４（ｂ）に示すように，半導体基板21及び電極
配線膜22上に二酸化シリコン(SiO2)膜等の絶縁膜24を成
長してから，電極配線膜22の上縁の部分をアルゴン等で
スパッタして，順テーパー形状を形成していた。
【０００５】
【発明が解決しようとする課題】ＥＣＲ−Ｐ−ＣＶＤ装
置で絶縁膜を形成する場合，異方性が強いため配線上に
は厚く成膜され，側壁には薄く成膜される特徴がある。
置で絶縁膜を形成する場合，異方性が強いため配線上に
は厚く成膜され，側壁には薄く成膜される特徴がある。
【０００６】この特徴を利用して配線上に順テーパー形
状に成膜することができる。しかし，配線自体が逆テー
パーになっていたり，オーバーエッチングにより電極配
線膜22のサイドの下部にオーバーハング部23ができてい
ると，この強い異方性のため, 図４（ｃ）に示すよう
に，いわゆる「鬆（す）」26と称する空洞が入ったまま
成膜してしまい，特性的に好ましくない。
状に成膜することができる。しかし，配線自体が逆テー
パーになっていたり，オーバーエッチングにより電極配
線膜22のサイドの下部にオーバーハング部23ができてい
ると，この強い異方性のため, 図４（ｃ）に示すよう
に，いわゆる「鬆（す）」26と称する空洞が入ったまま
成膜してしまい，特性的に好ましくない。
【０００７】本発明は，以上の点を鑑み，ＥＣＲ−Ｐ−
ＣＶＤ装置等において，逆テーパー, 或いはオーバーハ
ング部のできた電極配線膜上に絶縁膜を形成する場合の
電極膜側壁への鬆の発生を防ぐことを目的として提供さ
れるものである。
ＣＶＤ装置等において，逆テーパー, 或いはオーバーハ
ング部のできた電極配線膜上に絶縁膜を形成する場合の
電極膜側壁への鬆の発生を防ぐことを目的として提供さ
れるものである。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は半導体基板，２は電極配線
膜，３は第１の絶縁膜，４はオーバーハング部，５はプ
ラズマイオン，６は第２の絶縁膜である。
図である。図において，１は半導体基板，２は電極配線
膜，３は第１の絶縁膜，４はオーバーハング部，５はプ
ラズマイオン，６は第２の絶縁膜である。
【０００９】上記の問題点を解決する本発明について，
図１により説明する。先ず，図１（ａ）に示すように，
電極配線膜２が形成された半導体基板１上に, 該電極配
線膜２の側壁及び該電極配線膜２下のオーバーハング部
４にも被覆するように第１の絶縁膜３を形成する。
図１により説明する。先ず，図１（ａ）に示すように，
電極配線膜２が形成された半導体基板１上に, 該電極配
線膜２の側壁及び該電極配線膜２下のオーバーハング部
４にも被覆するように第１の絶縁膜３を形成する。
【００１０】次に，図１（ｂ）に示すように，プラズマ
イオン５により, 該第１の絶縁膜３をエッチングして，
該第１の絶縁膜３の外縁をエッチングする。続いて，図
１（ｃ）に示すように，該第１の絶縁膜３を覆って，第
２の絶縁膜６を形成する。
イオン５により, 該第１の絶縁膜３をエッチングして，
該第１の絶縁膜３の外縁をエッチングする。続いて，図
１（ｃ）に示すように，該第１の絶縁膜３を覆って，第
２の絶縁膜６を形成する。
【００１１】
【作用】本発明では，最初，オーバーハング部のでき
た，或いは逆テーパーの電極配線膜２に数拾mmTorrから
数Torrの圧力域で, バイアスをかけないで第１の絶縁膜
３を形成する。このように圧力域を高くして，異方性を
少なくし，電極配線膜上に均等に絶縁膜を被覆する。
た，或いは逆テーパーの電極配線膜２に数拾mmTorrから
数Torrの圧力域で, バイアスをかけないで第１の絶縁膜
３を形成する。このように圧力域を高くして，異方性を
少なくし，電極配線膜上に均等に絶縁膜を被覆する。
【００１２】そして，成膜後，酸素プラズマ或いはアル
ゴンプラズマにてバイアスを掛けてスパッタエッチング
して第１の絶縁膜の上縁を削って順テーパーを形成す
る。プラズマイオンはアルゴンプラズマより酸素プラズ
マの方が半導体基板に対するダメージが少ない。
ゴンプラズマにてバイアスを掛けてスパッタエッチング
して第１の絶縁膜の上縁を削って順テーパーを形成す
る。プラズマイオンはアルゴンプラズマより酸素プラズ
マの方が半導体基板に対するダメージが少ない。
【００１３】最後に，バイアスを掛けて異方性を強く
し，第２の絶縁膜を順テーパー形状に被覆する。これに
よって，すのない高アスペクト比の電極配線膜が形成で
きる。
し，第２の絶縁膜を順テーパー形状に被覆する。これに
よって，すのない高アスペクト比の電極配線膜が形成で
きる。
【００１４】
【実施例】図２は本発明に用いたＥＣＲ−Ｐ−ＣＶＤ装
置の断面の概要図，図３は本発明の一実施例の工程順模
式断面図である。
置の断面の概要図，図３は本発明の一実施例の工程順模
式断面図である。
【００１５】図において, ７は静電チャック，８は反応
室，９はプラズマ生成室，10はソレノイドコイル, 11は
サブソレノイドコイル,12はシランガス供給口, 13は窒
素,酸素ガス供給口, 14は排気口, 15はSi基板, 16はAl
配線膜, 17はオーバーハング部, 18はSiO2膜, 19はＯイ
オン，20はPSG 膜である。
室，９はプラズマ生成室，10はソレノイドコイル, 11は
サブソレノイドコイル,12はシランガス供給口, 13は窒
素,酸素ガス供給口, 14は排気口, 15はSi基板, 16はAl
配線膜, 17はオーバーハング部, 18はSiO2膜, 19はＯイ
オン，20はPSG 膜である。
【００１６】本発明の一実施例について，工程順に説明
する。図３（ａ）に示すように，表面の自然酸化膜等を
弗素イオンで軽く除去してできたSi基板15上のAl配線膜
16のオーバーハング部17には，図２に示す装置を用い，
酸素プラズマをノンバイアスでSi基板15に照射し，Si基
板15の表面に吸着している水を飛散させる。
する。図３（ａ）に示すように，表面の自然酸化膜等を
弗素イオンで軽く除去してできたSi基板15上のAl配線膜
16のオーバーハング部17には，図２に示す装置を用い，
酸素プラズマをノンバイアスでSi基板15に照射し，Si基
板15の表面に吸着している水を飛散させる。
【００１７】そして，図３（ｂ）に示すように, 245GHz
のマイクロ波の出力 400Ｗ，真空度１〜２mmTorrで, シ
ラン(SiH4)20sccm, 酸素(O2)20sccm, 窒素(N2)2sccm の
プロセスガスを用いた等方性被覆により, 成膜時間30秒
で膜厚500 〜1,000 ÅにSiO2膜18を均一な厚さで，しか
もオーバーハング部17を埋めて形成する。
のマイクロ波の出力 400Ｗ，真空度１〜２mmTorrで, シ
ラン(SiH4)20sccm, 酸素(O2)20sccm, 窒素(N2)2sccm の
プロセスガスを用いた等方性被覆により, 成膜時間30秒
で膜厚500 〜1,000 ÅにSiO2膜18を均一な厚さで，しか
もオーバーハング部17を埋めて形成する。
【００１８】次に, 図３（ｃ）に示すように，酸素或い
はアルゴン(Ar)ガスを用い，Ｏイオン19等により, マイ
クロ波 2.45GHz, 出力 400Ｗ, ＲＦ周波数 13.56MHz, 7
00Ｗ，真空度１〜２mmTorrで, スパッタエッチングを行
い, SiO2膜18の上縁を削って，SiO2膜18の角を緩やかに
する。
はアルゴン(Ar)ガスを用い，Ｏイオン19等により, マイ
クロ波 2.45GHz, 出力 400Ｗ, ＲＦ周波数 13.56MHz, 7
00Ｗ，真空度１〜２mmTorrで, スパッタエッチングを行
い, SiO2膜18の上縁を削って，SiO2膜18の角を緩やかに
する。
【００１９】続いて, 245GHzのマイクロ波の出力 400
Ｗ，ＲＦ周波数 13.56MHz, 出力 700Ｗ，真空度１〜２
mmTorrで, 反応室中にSiH4 20sccm, O2 20sccm, N2 2s
ccm のプロセスガスを導入し, 3,000 Åの厚さの燐珪酸
ガラス(PSG膜) 20を均一な厚さに形成する。
Ｗ，ＲＦ周波数 13.56MHz, 出力 700Ｗ，真空度１〜２
mmTorrで, 反応室中にSiH4 20sccm, O2 20sccm, N2 2s
ccm のプロセスガスを導入し, 3,000 Åの厚さの燐珪酸
ガラス(PSG膜) 20を均一な厚さに形成する。
【００２０】これによりオーバーハング部16を埋め，角
がなだらかなSiO2膜18とPSG 膜20の二層のカバー絶縁膜
が形成できる。
がなだらかなSiO2膜18とPSG 膜20の二層のカバー絶縁膜
が形成できる。
【００２１】
【発明の効果】以上説明したように, 本発明によれば,
容易に順テーパーの絶縁膜を形成することができるた
め，高アスペクト比の配線間を容易に絶縁することがで
き，大集積化を容易にする。
容易に順テーパーの絶縁膜を形成することができるた
め，高アスペクト比の配線間を容易に絶縁することがで
き，大集積化を容易にする。
【図１】 本発明の原理説明図
【図２】 本発明に用いたＥＣＲ−Ｐ−ＣＶＤ装置の概
形図
形図
【図３】 本発明の一実施例の工程順模式断面図
【図４】 従来例の説明図
１ 半導体基板 ２ 電極配線膜 ３ 第１の絶縁膜 ４ オーバーハング部 ５ プラズマイオン ６ 第２の絶縁膜 ７ 静電チャック ８ 反応室 ９ プラズマ生成室 10 ソレノイドコイル 11 サブソレノイドコイル 12 シランガス供給口 13 窒素，酸素ガス供給口 14 排気口 15 Si基板， 16 Al配線膜， 17 オーバーハング部 18 SiO2膜 19 Ｏイオン 20 PSG 膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−257246（ＪＰ，Ａ) 特開 昭63−161624（ＪＰ，Ａ) 特開 平３−280539（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 - 21/3213 H01L 21/768
Claims (1)
- 【請求項１】 プラズマＣＶＤ法を用いた半導体装置の
製造方法において， 電極配線膜(2) が形成された半導体基板(1) 上に，第１
の絶縁膜(3) を形成する第１の工程と， プラズマイオン(5) により，該第１の絶縁膜(3) をエッ
チングして，該第１の絶縁膜(3) の外縁をテーパー状に
形成する第２の工程と， 該第１の絶縁膜(3) を覆って，第２の絶縁膜(6) を形成
する第３の工程とを含み， 前記第１の工程は，実質的にプラズマにバイアスをかけ
ることなく，かつ前記電極配線膜(2) 表面及び前記半導
体基板(1) 表面が前記第１の絶縁膜(3) にて密着被覆さ
れるような等方性にて行い， 前記第３の工程は，プラズマにバイアスをかけて，かつ
前記第１の工程よりも高い異方性にて行うことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178621A JP3039006B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178621A JP3039006B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529482A JPH0529482A (ja) | 1993-02-05 |
| JP3039006B2 true JP3039006B2 (ja) | 2000-05-08 |
Family
ID=16051653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3178621A Expired - Fee Related JP3039006B2 (ja) | 1991-07-19 | 1991-07-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039006B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7015218B2 (ja) * | 2018-06-28 | 2022-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1991
- 1991-07-19 JP JP3178621A patent/JP3039006B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529482A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| KR100500559B1 (ko) | 병모양트렌치형성방법 | |
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| US5489553A (en) | HF vapor surface treatment for the 03 teos gap filling deposition | |
| US20050136686A1 (en) | Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device | |
| JP3274192B2 (ja) | 基板内にトレンチ構造を形成する方法 | |
| JP3039006B2 (ja) | 半導体装置の製造方法 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP2913672B2 (ja) | 絶縁膜形成方法 | |
| EP0405850A2 (en) | Dielectric formation process and devices produced thereby | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| KR20050114439A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JP2819774B2 (ja) | 絶縁膜の形成方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| KR20010106956A (ko) | 반도체 장치의 트렌치내 버블 결함을 방지하는 방법 | |
| JP2001035832A (ja) | ドライエッチング方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JPS63156340A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP2715492B2 (ja) | トレンチ埋込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |