JP2715492B2 - トレンチ埋込み方法 - Google Patents
トレンチ埋込み方法Info
- Publication number
- JP2715492B2 JP2715492B2 JP30326988A JP30326988A JP2715492B2 JP 2715492 B2 JP2715492 B2 JP 2715492B2 JP 30326988 A JP30326988 A JP 30326988A JP 30326988 A JP30326988 A JP 30326988A JP 2715492 B2 JP2715492 B2 JP 2715492B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- sio
- plasma cvd
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、バイアスECR（Electron Cyslotron Resona
nce）プラズマCVDを用いたトレンチ埋込み方法に関す
る。
nce）プラズマCVDを用いたトレンチ埋込み方法に関す
る。
［発明の概要］ 本発明は、半導体基板のトレンチ溝にバイアスECRプ
ラズマCVDにより絶縁膜を埋め込むに際し、酸素又は窒
素イオンをエッチング種として絶縁膜を形成し、次いで
希ガスを前記エッチング種に添加して絶縁膜を形成する
ことにより、 アスペクト比の高いトレンチを、開口肩部を削ること
なく平坦に埋め込めるようにしたものである。
ラズマCVDにより絶縁膜を埋め込むに際し、酸素又は窒
素イオンをエッチング種として絶縁膜を形成し、次いで
希ガスを前記エッチング種に添加して絶縁膜を形成する
ことにより、 アスペクト比の高いトレンチを、開口肩部を削ること
なく平坦に埋め込めるようにしたものである。
［従来の技術］ 近年、実用化を迎えたバイアスECRプラズマCVD法は、
絶縁膜の堆積とエッチングとを同時に行なえると共に、
低ガス圧下での膜形成が可能であり、バイアス印加によ
ってプラズマCVD法に比べステップカバレージも良好に
でき、また、平坦化絶縁膜の形成も可能にする段階にな
ってきた。
絶縁膜の堆積とエッチングとを同時に行なえると共に、
低ガス圧下での膜形成が可能であり、バイアス印加によ
ってプラズマCVD法に比べステップカバレージも良好に
でき、また、平坦化絶縁膜の形成も可能にする段階にな
ってきた。
バイアスECRプラズマCVD装置としては、例えば第３図
に示すようなものがあり、マイクロ波導入部１よりマイ
クロ波（2.45GHz）を導入し、プラズマ室２に導入され
た酸素（O2）をプラズマ化し、このプラズマ流３をSiH4
ガス存在下でウエハ４に供給し、該ウエハ４上にSiO2膜
の形成を行なうようになっている。なお、図中５はマグ
ネットコイルであり、６は試料台であって、試料台６に
は高周波電力を印加してバイアスを印加している。
に示すようなものがあり、マイクロ波導入部１よりマイ
クロ波（2.45GHz）を導入し、プラズマ室２に導入され
た酸素（O2）をプラズマ化し、このプラズマ流３をSiH4
ガス存在下でウエハ４に供給し、該ウエハ４上にSiO2膜
の形成を行なうようになっている。なお、図中５はマグ
ネットコイルであり、６は試料台であって、試料台６に
は高周波電力を印加してバイアスを印加している。
斯るバイアスECRプラズマCVD法の応用例としてトレン
チアイソレーションの埋込み平坦化がある。これは、上
述のようにバイアスECRプラズマCVD法の特徴を生かして
高アスペクト比のトレンチを埋め込むというものであ
る。バイアスECRプラズマCVDは、バイアスを印加しない
ノンバイアス条件で膜形成を行なうと高アスペクト比の
トレンチを埋め込む場合、第４図に示すように、シリコ
ン板７のトレンチ開口部でSiO2膜８どうしが挟まり底部
へのSiO2の堆積が少なくなり、SiO2膜８内に空洞９が発
生する問題があった。
チアイソレーションの埋込み平坦化がある。これは、上
述のようにバイアスECRプラズマCVD法の特徴を生かして
高アスペクト比のトレンチを埋め込むというものであ
る。バイアスECRプラズマCVDは、バイアスを印加しない
ノンバイアス条件で膜形成を行なうと高アスペクト比の
トレンチを埋め込む場合、第４図に示すように、シリコ
ン板７のトレンチ開口部でSiO2膜８どうしが挟まり底部
へのSiO2の堆積が少なくなり、SiO2膜８内に空洞９が発
生する問題があった。
そこで、バイアスを印加してスパッタ成分を持たせト
レンチ開口部でのSiO2膜８どうしの挟まりを抑制しなが
ら膜形成を行なう必要がある。一般には、アルゴン（A
r）等の希ガスをエッチング種として用いたバイアスECR
プラズマCVDを行なって、第５図に示すように、トレン
チ開口部でのSiO2膜どうしの挟まりを防止している。
レンチ開口部でのSiO2膜８どうしの挟まりを抑制しなが
ら膜形成を行なう必要がある。一般には、アルゴン（A
r）等の希ガスをエッチング種として用いたバイアスECR
プラズマCVDを行なって、第５図に示すように、トレン
チ開口部でのSiO2膜どうしの挟まりを防止している。
［発明が解決しようとする課題］ しかしながら、このようにアルゴン（Ar）等の希ガス
をエッチング種として用いたバイアスECRプラズマCVDに
よる従来例にあっては、第５図に示したように、トレン
チ肩部（開口部）が削られてしまう問題点があり、アス
ペクト比が高くなるに従って特に問題化する傾向があ
る。
をエッチング種として用いたバイアスECRプラズマCVDに
よる従来例にあっては、第５図に示したように、トレン
チ肩部（開口部）が削られてしまう問題点があり、アス
ペクト比が高くなるに従って特に問題化する傾向があ
る。
本発明は、このような従来の問題点に着目して創案さ
れたものであって、アスペクト比の高いトレンチを良好
に埋め込んで平坦化し、さらに、半導体基板のトレンチ
溝開口部を損傷することのないトレンチ埋込み方法を得
んとするものである。
れたものであって、アスペクト比の高いトレンチを良好
に埋め込んで平坦化し、さらに、半導体基板のトレンチ
溝開口部を損傷することのないトレンチ埋込み方法を得
んとするものである。
［課題を解決するための手段］ そこで、本発明は、半導体基板のトレンチ溝にバイア
スECRプラズマCVDにより絶縁膜を埋め込むに際し、酸素
又は窒素イオンをエッチング種として絶縁膜を形成し、
次いで希ガスを前記エッチング種に添加して絶縁膜を形
成することを、その主たる解決手段としている。
スECRプラズマCVDにより絶縁膜を埋め込むに際し、酸素
又は窒素イオンをエッチング種として絶縁膜を形成し、
次いで希ガスを前記エッチング種に添加して絶縁膜を形
成することを、その主たる解決手段としている。
［作用］ 酸素又は窒素イオンをエッチング種としてバイアスEC
RプラズマCVDを行なうことにより、トレンチ溝内壁に沿
って絶縁膜が断面略Ｕ字形状に堆積する。次に、希ガス
を前記エッチング種に添加してバイアスECRプラズマCVD
を行なうことにより、トレンチ溝内の絶縁膜で形成され
た凹部は徐々に埋め込まれ、平坦に形成される。
RプラズマCVDを行なうことにより、トレンチ溝内壁に沿
って絶縁膜が断面略Ｕ字形状に堆積する。次に、希ガス
を前記エッチング種に添加してバイアスECRプラズマCVD
を行なうことにより、トレンチ溝内の絶縁膜で形成され
た凹部は徐々に埋め込まれ、平坦に形成される。
［実施例］ 以下、本発明に係るトレンチ埋込み方法の詳細を図面
に示す実施例に基づいて説明する。
に示す実施例に基づいて説明する。
（第１実施例） 第１図Ａ及び第１図Ｂは、本発明の第１実施例を示し
ている。
ている。
本実施例は、半導体基板としてのシリコン基板11に形
成された、深さ１μm,幅寸法0.46μｍのトレンチ溝12に
SiO2膜13を埋め込んだ例である。
成された、深さ１μm,幅寸法0.46μｍのトレンチ溝12に
SiO2膜13を埋め込んだ例である。
先ず、シリコン基板11上に、バイアスECRプラズマCVD
を行ない、該基板11の平坦面上にSiO2膜13を約7000Å堆
積させる。このバイアスECRプラズマCVDの条件は、実効
マイクロ波パワー800Wで,SiH4ガスを24SCCM,エッチング
種となるO2ガスを40SCCM流し、圧力〜５×10-4torrでRF
バイアスを300W印加する。このとき、第１図Ａに示すよ
うに、トレンチ溝12の肩部は、削られることことがな
く、また、SiO2膜13にはオーバーカット部13aが形成さ
れる。さらに、トレンチ溝12はSiO2膜13で約70％の深さ
まで埋め込まれるようにする。
を行ない、該基板11の平坦面上にSiO2膜13を約7000Å堆
積させる。このバイアスECRプラズマCVDの条件は、実効
マイクロ波パワー800Wで,SiH4ガスを24SCCM,エッチング
種となるO2ガスを40SCCM流し、圧力〜５×10-4torrでRF
バイアスを300W印加する。このとき、第１図Ａに示すよ
うに、トレンチ溝12の肩部は、削られることことがな
く、また、SiO2膜13にはオーバーカット部13aが形成さ
れる。さらに、トレンチ溝12はSiO2膜13で約70％の深さ
まで埋め込まれるようにする。
次に、バイアスECRプラズマCVDの条件を、実効マイク
ロ波パワー800W,SiH4ガスを12SCCM,O2ガスを20SCCM,Ar
ガスを43SCCM,圧力〜１×10-3torr,RFバイアス300Wに設
定し、第１図Ｂに示すように、SiO2膜13が平坦化される
までSiO2の堆積を行なう。
ロ波パワー800W,SiH4ガスを12SCCM,O2ガスを20SCCM,Ar
ガスを43SCCM,圧力〜１×10-3torr,RFバイアス300Wに設
定し、第１図Ｂに示すように、SiO2膜13が平坦化される
までSiO2の堆積を行なう。
ここで、第１図Ａに示した最初の工程により、SiO2膜
にオーバーカット部13aが形成されていたため、第１図
Ｂに示す後の工程で埋込みが容易となる。このため、本
実施例においては、エッチング種にO2ガス（酸素イオ
ン）のみを用いてバイアスECRプラズマCVDを行なった場
合よりも、トレンチ溝12の上部に堆積されるSiO2膜13が
薄くて平坦化できる利点がある。
にオーバーカット部13aが形成されていたため、第１図
Ｂに示す後の工程で埋込みが容易となる。このため、本
実施例においては、エッチング種にO2ガス（酸素イオ
ン）のみを用いてバイアスECRプラズマCVDを行なった場
合よりも、トレンチ溝12の上部に堆積されるSiO2膜13が
薄くて平坦化できる利点がある。
（第２実施例） 第２図Ａ〜第２図Ｄは、本発明の第２実施例を示して
いる。
いる。
本実施例は、第２図Ａに示すように、まずシリコン基
板11上に形成したSiO2膜13をマスクとして異方性エッチ
ングしてトレンチ溝12を形成する。
板11上に形成したSiO2膜13をマスクとして異方性エッチ
ングしてトレンチ溝12を形成する。
次に、エッチングマスクとして用いたSiO2膜13を残し
たまま、バイアスECRプラズマCVDを行なう（第２図
Ｂ）。このバイアスECRプラズマCVDの条件は、SiH4を24
SCCM,エッチング種としてのO2を40SCCMで流し、圧力〜
５×10-4torrで実効マイクロ波パワー800W,RFパワー300
Wを印加する。この場合、エッチング率のほうが堆積率
より高いため、SiO2膜13の開口部にはオーバーエッチ部
13aが形成される。
たまま、バイアスECRプラズマCVDを行なう（第２図
Ｂ）。このバイアスECRプラズマCVDの条件は、SiH4を24
SCCM,エッチング種としてのO2を40SCCMで流し、圧力〜
５×10-4torrで実効マイクロ波パワー800W,RFパワー300
Wを印加する。この場合、エッチング率のほうが堆積率
より高いため、SiO2膜13の開口部にはオーバーエッチ部
13aが形成される。
次に、条件として、エッチング種となるアルゴン（A
r）を50SCCM,実効マイクロ波パワーを800W,RFパワーを3
00W,圧力を４×10-2torrと高めに設定し、平均自由工程
を短くすることで、エッチングイオンの斜め成分を増加
させる。すると、トレンチ溝12内のSiO2膜13の溝底部の
エッチングに寄与するイオンはシャドー効果により、溝
底部中心付近へ入射するイオン数が溝周辺部に入射する
イオン数より多くなり、溝底部に堆積されたSiO2膜13の
形状は、中心部が薄く周辺部が厚いラウンド形状となる
（第２図Ｃ）。なお、本実施例においては、アルゴン
（Ar）を用いたがアルゴンより質量の大きいクリプトン
（Kr），キセノン（Xe）等の希ガスを用いてもよい。
r）を50SCCM,実効マイクロ波パワーを800W,RFパワーを3
00W,圧力を４×10-2torrと高めに設定し、平均自由工程
を短くすることで、エッチングイオンの斜め成分を増加
させる。すると、トレンチ溝12内のSiO2膜13の溝底部の
エッチングに寄与するイオンはシャドー効果により、溝
底部中心付近へ入射するイオン数が溝周辺部に入射する
イオン数より多くなり、溝底部に堆積されたSiO2膜13の
形状は、中心部が薄く周辺部が厚いラウンド形状となる
（第２図Ｃ）。なお、本実施例においては、アルゴン
（Ar）を用いたがアルゴンより質量の大きいクリプトン
（Kr），キセノン（Xe）等の希ガスを用いてもよい。
次に、バイアスECRプラズマCVDの条件を、SiH4を12SC
CM,O2を20SCCM,Arを43SCCM,実効マイクロ波パワーを800
N,RFパワーを300W,圧力を〜１×10-3torrに設定し、SiO
2膜13が平坦化されるまで堆積を行う（第２図Ｄ）。こ
のとき、第１図Ａに示すようなSiO2膜13の溝周辺部が薄
く、溝中心部が厚くなるカバレージであっても上記した
ラウンド形状により、そのカバレージが相殺されて良好
な埋込みが行なえる。また、同図に示すようにSiO2膜13
の開口部がテーパ状のオーバーエッチ部13aとなってい
るため、開口部が狭くなることがない。
CM,O2を20SCCM,Arを43SCCM,実効マイクロ波パワーを800
N,RFパワーを300W,圧力を〜１×10-3torrに設定し、SiO
2膜13が平坦化されるまで堆積を行う（第２図Ｄ）。こ
のとき、第１図Ａに示すようなSiO2膜13の溝周辺部が薄
く、溝中心部が厚くなるカバレージであっても上記した
ラウンド形状により、そのカバレージが相殺されて良好
な埋込みが行なえる。また、同図に示すようにSiO2膜13
の開口部がテーパ状のオーバーエッチ部13aとなってい
るため、開口部が狭くなることがない。
以上、実施例について説明したが、本発明において
は、この他各種の設計変更が可能であり、例えば、希ガ
スとしてアルゴン（Ar）の以外のものを用いてもよい。
は、この他各種の設計変更が可能であり、例えば、希ガ
スとしてアルゴン（Ar）の以外のものを用いてもよい。
また、上記両実施例においては、絶縁膜としてSiO2膜
を適用したが、窒化シリコン膜をトレンチ溝に形成する
場合にも適用可能であり、この場合、エッチング種とし
て窒素イオンを用いる。
を適用したが、窒化シリコン膜をトレンチ溝に形成する
場合にも適用可能であり、この場合、エッチング種とし
て窒素イオンを用いる。
また、本発明においては、酸素イオンをエッチング種
として用いバイアスECRプラズマCVDによるSiO2膜の堆積
はトレンチ溝の深さに対して５〜８割までの深さ形成す
ると、後の希ガスを用いたバイアスECRプラズマCVDによ
るSiO2膜の堆積、平坦化が特に良好であった。
として用いバイアスECRプラズマCVDによるSiO2膜の堆積
はトレンチ溝の深さに対して５〜８割までの深さ形成す
ると、後の希ガスを用いたバイアスECRプラズマCVDによ
るSiO2膜の堆積、平坦化が特に良好であった。
［発明の効果］ 以上の説明より明らかなように、本発明に係るトレン
チ埋込み方法によれば、アスペクト比の高い溝内への絶
縁膜の埋込み平坦化が良好な平坦特性で実現出来る効果
がある。特に、半導体基板のトレンチ溝開口部を削るこ
となく絶縁膜の埋込み平坦化が可能となる。
チ埋込み方法によれば、アスペクト比の高い溝内への絶
縁膜の埋込み平坦化が良好な平坦特性で実現出来る効果
がある。特に、半導体基板のトレンチ溝開口部を削るこ
となく絶縁膜の埋込み平坦化が可能となる。
第１図Ａ及び第１図Ｂは本発明に係るトレンチ埋込み方
法の第１実施例を示す断面図、第２図Ａ〜第２図Ｄは同
第２実施例を示す断面図、第３図はバイアスECRプラズ
マCVD装置の説明図、第４図及び第５図は従来例を示す
断面図である。 11……シリコン基板、12……トレンチ溝、13……SiO
2膜。
法の第１実施例を示す断面図、第２図Ａ〜第２図Ｄは同
第２実施例を示す断面図、第３図はバイアスECRプラズ
マCVD装置の説明図、第４図及び第５図は従来例を示す
断面図である。 11……シリコン基板、12……トレンチ溝、13……SiO
2膜。
Claims (2)
- 【請求項１】半導体基板のトレンチ溝にバイアスECRプ
ラズマCVDにより絶縁膜を埋め込むに際し、酸素又は窒
素イオンをエッチング種として絶縁膜を形成し、次いで
希ガスを前記エッチング種に添加して絶縁膜を形成する
ことを特徴とするトレンチ埋込み方法。 - 【請求項２】半導体基板のトレンチ溝にバイアスECRプ
ラズマCVDによりSiO2膜を埋め込むに際し、酸素イオン
のみをエッチング種として前記トレンチ溝の深さの５〜
８割までSiO2膜を形成し、次いで希ガスを前記エッチン
グ種に添加してSiO2膜を形成することを特徴とするトレ
ンチ埋込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30326988A JP2715492B2 (ja) | 1988-11-30 | 1988-11-30 | トレンチ埋込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30326988A JP2715492B2 (ja) | 1988-11-30 | 1988-11-30 | トレンチ埋込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02148844A JPH02148844A (ja) | 1990-06-07 |
| JP2715492B2 true JP2715492B2 (ja) | 1998-02-18 |
Family
ID=17918925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30326988A Expired - Lifetime JP2715492B2 (ja) | 1988-11-30 | 1988-11-30 | トレンチ埋込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715492B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194038B1 (en) | 1998-03-20 | 2001-02-27 | Applied Materials, Inc. | Method for deposition of a conformal layer on a substrate |
| JP4105353B2 (ja) | 1999-07-26 | 2008-06-25 | 財団法人国際科学振興財団 | 半導体装置 |
-
1988
- 1988-11-30 JP JP30326988A patent/JP2715492B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02148844A (ja) | 1990-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6174451B1 (en) | Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons | |
| US6255233B1 (en) | In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application | |
| TWI303851B (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| US5976951A (en) | Method for preventing oxide recess formation in a shallow trench isolation | |
| US20030008492A1 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
| WO2000030168A1 (en) | Process for etching oxide using hexafluorobutadiene or related hydroflourocarbons and manifesting a wide process window | |
| WO2001084602A2 (en) | Method of forming a shallow and deep trench isolation (sdti) suitable for silicon on insulator (soi) substrates | |
| JP2002270586A (ja) | 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス | |
| WO1999021218A1 (en) | Self-aligned contact etch using difluoromethane and trifluoromethane | |
| US5767017A (en) | Selective removal of vertical portions of a film | |
| JP2715492B2 (ja) | トレンチ埋込み方法 | |
| JP2855110B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
| US6849493B2 (en) | Methods of forming polished material and methods of forming isolation regions | |
| US6403492B1 (en) | Method of manufacturing semiconductor devices with trench isolation | |
| US6900104B1 (en) | Method of forming offset spacer manufacturing for critical dimension precision | |
| JPS6362238A (ja) | 薄膜堆積方法 | |
| JP2913672B2 (ja) | 絶縁膜形成方法 | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| US6139647A (en) | Selective removal of vertical portions of a film | |
| US7981800B1 (en) | Shallow trench isolation structures and methods for forming the same | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JP2001057382A (ja) | 半導体装置の製造方法 | |
| US7217652B1 (en) | Method of forming highly conductive semiconductor structures via plasma etch | |
| JP2001035832A (ja) | ドライエッチング方法 | |
| JPH0422021B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20071107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20091107 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |