JP2020004854A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020004854A
JP2020004854A JP2018123267A JP2018123267A JP2020004854A JP 2020004854 A JP2020004854 A JP 2020004854A JP 2018123267 A JP2018123267 A JP 2018123267A JP 2018123267 A JP2018123267 A JP 2018123267A JP 2020004854 A JP2020004854 A JP 2020004854A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
interlayer insulating
semiconductor device
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018123267A
Other languages
English (en)
Other versions
JP7015218B2 (ja
Inventor
美一 永村
Yoshikazu Nagamura
美一 永村
一法師　隆志
Takashi Ipposhi
隆志 一法師
克己 永久
Katsumi Nagahisa
克己 永久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018123267A priority Critical patent/JP7015218B2/ja
Priority to US16/446,078 priority patent/US10861786B2/en
Publication of JP2020004854A publication Critical patent/JP2020004854A/ja
Application granted granted Critical
Publication of JP7015218B2 publication Critical patent/JP7015218B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置は、配線Ｍ２と、配線Ｍ２上に形成された層間絶縁膜ＩＬ３と、層間絶縁膜ＩＬ３上に形成された２つの配線Ｍ３を有し、配線Ｍ３は、層間絶縁膜ＩＬ３内に形成された導体層ＰＧ２により配線Ｍ２に接続されている。そして、層間絶縁膜ＩＬ３の上面ＩＬ３ａには凹部ＣＣ３が形成され、凹部ＣＣ３は、上面ＩＬ３ａに繋がる側面Ｓ３１と、側面Ｓ３１に繋がる側面Ｓ３２によって規定されており、側面Ｓ３２は、層間絶縁膜ＩＬ３の上面ＩＬ３ａから層間絶縁膜ＩＬ２の上面ＩＬ２ａに向かう方向において、凹部ＣＣ３の幅ＷＣ３が減少するように傾斜している。【選択図】図３

Description

本発明は、半導体装置に関し、例えば、大電流を許容する半導体装置に好適に利用できるものである。
特開平７−１２２６３５号公報（特許文献１）には、Ａｌ配線の層間絶縁膜としてＳｉＯ２系絶縁膜／無機ＳＯＧ膜／ＳｉＯ２系絶縁膜からなる積層膜を用いた場合に、無機ＳＯＧ膜にクラックが発生するのを防止する構造が開示されている。
特開２０１１−４０４８０号公報（特許文献２）には、シリコン基板のダイシング溝の底部を面取り形状とすることで、温度サイクル時に発生するクラックを防止する技術が開示されている。
特開平７−１２２６３５号公報 特開２０１１−４０４８０号公報
本願発明者が検討している大電流を許容する半導体装置は、例えば、半導体基板上に形成された３層の配線層と、３層の配線層を電気的に分離する層間絶縁膜とで構成されている。つまり、半導体基板上には、第１層間絶縁膜を介して１層目の配線層が形成され、その上には順に、第２層間絶縁膜、２層目の配線層、第３層間絶縁膜および３層目の配線層が形成されている。１層目の配線層、２層目の配線層および３層目の配線層は、それぞれアルミニウム層で構成されている。そして、最上層である３層目の配線層の膜厚は、その下層である２層目および１層目の配線層の膜厚に比べ非常に厚いという特徴を有する。
３層の配線層の形成工程では、異方性ドライエッチング法によりアルミニウム層を加工しており、異方性ドライエッチング工程においては、アルミニウム層を加工して多数の配線を形成した後、隣接する配線間において層間絶縁膜の表面に凹部を形成するオーバーエッチングを実施している。
本願発明者の検討によれば、３層目の配線層の膜厚が非常に厚いこと、そして、第３層間絶縁膜の表面に凹部が形成されることに起因して、凹部を起点にして第３層間絶縁膜にクラックが発生し、半導体装置の信頼性が低下することが確認された。詳細は、後述する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、主面を含む半導体基板と、半導体基板の主面上に形成され、第１上面を含む第１層間絶縁膜と、第１上面上に形成された第１配線と、第１配線を覆うように第１上面上に形成され、第２上面を含む第２層間絶縁膜と、第２上面上に形成された第２配線と、を有する。そして、第１配線は、第１膜厚を有し、第２配線は、第１膜厚よりも厚い第２膜厚を有し、第２配線に接する領域において、第２層間絶縁膜は、第２上面から第１上面に向かって延びる第１凹部を備え、断面視において、第１凹部は、第２上面に接続された第１側面と、第１側面に接続された第２側面とによって規定され、第２側面は、第２上面から第１上面に向かう方向において、第１凹部の幅が減少するように傾斜している。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
本実施の形態の半導体装置の構成を示す断面図である。 本実施の形態の半導体装置の配線層の要部平面図である。 図２のＡ−Ａ´線に沿う断面図である。 （ａ）および（ｂ）は、図３の凹部の構成を説明する図面である。 本実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。 本実施の形態の半導体装置の製造工程を示す断面図である。 図６に続く半導体装置の製造工程を示す断面図である。 本実施の形態の半導体装置の製造工程で用いるエッチング装置の構成図である。 図７に続く半導体装置の製造工程を示す断面図である。 図９に続く半導体装置の製造工程を示す断面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 図１１に続く半導体装置の製造工程を示す断面図である。 図１２に続く半導体装置の製造工程を示す断面図である。 図１３に続く半導体装置の製造工程を示す断面図である。 変形例１である半導体装置の製造工程を示す断面図である。 凹部を規定する側面のテーパ角とＪ−積分の関係を示すグラフである。 変形例２である半導体装置の製造工程を示す断面図である。 図１７の凹部を構成する側面の曲率半径とＪ−積分の関係を示すグラフである。 変形例３である半導体装置の製造工程を示す断面図である。 図１９に続く半導体装置の製造工程を示す断面図である。 変形例４である半導体装置の製造工程を示す断面図である。 図２１に続く半導体装置の製造工程を示す断面図である。 図２２に続く半導体装置の製造工程を示す断面図である。 図２３に続く半導体装置の製造工程を示す断面図である。 検討例の半導体装置の製造工程を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
下記の実施の形態において、「直線状」は「略直線状」を含み、「円弧状」は「略円弧状」を含む。
（実施の形態）
＜検討例について＞
図２５は、検討例の半導体装置の製造工程を示す断面図である。図２５は、後述する図２のＡ−Ａ´線に沿う断面図である。層間絶縁膜ＩＬ２上に形成された２層目の配線層を構成する複数の配線Ｍ２は、層間絶縁膜ＩＬ３で覆われ、層間絶縁膜ＩＬ３上には、３層目の配線層を構成する複数の配線Ｍ３が形成されている。そして、配線Ｍ３は、層間絶縁膜ＩＬ３の開口Ｖ３内に形成された導体層ＰＧ３を介して配線Ｍ２に接続されている。
図２５は、後述するＭ３ドライエッチング工程（図５参照）を示す断面図である。フォトレジスト層ＰＲ２をマスクとして、アルミニウム層からなる導体層Ｍ３Ｃに異方性ドライエッチングを施し、層間絶縁膜ＩＬ３上に複数の配線Ｍ３を形成する。そして、導体層Ｍ３Ｃを加工した後、連続して、層間絶縁膜ＩＬ３に凹部ＣＣ３を形成するオーバーエッチング工程を実施する。つまり、オーバーエッチング工程および導体層Ｍ３Ｃのドライエッチング工程において、異方性ドライエッチングの条件は等しい。凹部ＣＣ３は、側面Ｓと底面Ｂとで規定されており、側面Ｓと底面Ｂとのなす角度α１は、ほぼ９０°である。オーバーエッチング工程は、例えば、隣接する配線Ｍ３間の短絡またはリークを防止する為に実施している。なぜなら、複数の半導体装置の形成領域が行列状に配置された半導体ウエハにおいて、半導体ウエハまたは半導体装置（チップ）の面内に均一にアルミニウム層を堆積させることは困難であり、アルミニウム層の膜厚の面内バラツキが発生する為である。オーバーエッチング工程を実施することで、膜厚が厚い部分のアルミニウム層も確実にパターニングでき、隣接する配線Ｍ３間の短絡またはリークを防止することができる。つまり、アルミニウム層のドライエッチング工程（オーバーエッチ工程を含む）が終了すると、配線Ｍ３間において、層間絶縁膜ＩＬ３の上面に凹部ＣＣ３が形成され、各配線Ｍ３は、層間絶縁膜ＩＬ３の凸部ＣＶ３上に配置されている。図２５には図示していないが、同様に、層間絶縁膜ＩＬ２の表面にも凹部および凸部が形成されている。
また、アルミニウム層は、例えば、バイアススパッタ法等を用いて形成しているが、膜質向上のために半導体ウエハを載置する下部電極（バイアススパッタ装置内）の温度を、例えば、１５０〜２００℃に設定しており、半導体ウエハの温度は、例えば、１３０〜１５０℃となる。つまり、アルミニウム層形成後に、半導体ウエハを室温に戻すとアルミニウム層には残留応力（圧縮応力）が内在することとなる。そして、アルミニウム層のドライエッチング工程が終了し、配線Ｍ３が形成されると、配線Ｍ３に内在する残留応力が層間絶縁膜ＩＬ３の凸部ＣＶ３にかかり、層間絶縁膜ＩＬ３にクラックＣＲが発生する。クラックＣＲは、凹部ＣＣ３の底面Ｂと側面Ｓとの境界に位置する角部Ｐ３から開口Ｖ３に向かって伸展し、配線Ｍ２と導体層ＰＧ３との界面に達する。そして、本願発明者は、このクラックＣＲにより、配線Ｍ２と導体層ＰＧ３との接続が断線することを確認した。正確には、配線Ｍ３に内在する残留応力は、平面視において、図２に示す配線Ｍ３の角部ＣＮで最大となるため、配線Ｍ３の角部ＣＮに対応する凹部ＣＣ３の角部Ｐ３を起点としてクラックＣＲが発生している。
本願発明者は、配線Ｍ３が厚膜のアルミニウム層で構成されているため、非常に大きい残留応力が配線Ｍ３に内在していること、および、厚膜のアルミニウム層の加工後に層間絶縁膜ＩＬ３の表面に凹部ＣＣ３が形成されることによって、層間絶縁膜ＩＬ３にクラックＣＲが発生するものと考えている。なお、配線Ｍ３形成用のドライエッチング工程では、半導体ウエハの温度が７０〜８０℃に上昇しているため、クラックＣＲは、ドライエッチング装置の処理室内で発生するのではなく、ドライエッチング工程が完了して半導体ウエハが室温に戻るまでの間、または、室温に戻った後に発生すると、本願発明者は考えている。
次に、上記クラックＣＲの発生を防止する半導体装置およびその製造方法を説明する。
＜半導体装置について＞
図１は、本実施の形態の半導体装置ＳＤの構成を示す断面図であり、図２は、本実施の形態の半導体装置ＳＤの配線層の要部平面図であり、２層目および３層目の配線層の要部レイアウトを示している。図３は、図２のＡ−Ａ´線に沿う断面図であり、図４の（ａ）および（ｂ）は、凹部ＣＣ３およびＣＣ２の構成を説明する図面である。
図１に示すように、シリコンからなる半導体基板ＳＢには、素子分離膜ＳＴＩが形成されており、その周囲を素子分離膜ＳＴＩで規定された活性領域には、複数のトランジスタＴＲ１およびＴＲ２が形成されている。素子分離膜ＳＴＩは、例えば、酸化シリコン膜からなる。トランジスタＴＲ１またはＴＲ２は、半導体基板ＳＢの主面ＳＢａ上に図示しないゲート絶縁膜を介して形成されたゲート電極Ｇ１またはＧ２と、ゲート電極Ｇ１またはＧ２の両端において半導体基板ＳＢ内に形成され、ソースまたはドレインとして機能する１対の半導体領域ＳＲを有する。トランジスタＴＲ１またはＴＲ２は、例えば、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｏｒ）である。
トランジスタＴＲ１またはＴＲ２は、層間絶縁膜ＩＬ１で覆われ、層間絶縁膜ＩＬ１上には複数の配線Ｍ１を含む１層目の配線層、層間絶縁膜ＩＬ２、複数の配線Ｍ２を含む２層目の配線層、層間絶縁膜ＩＬ３、複数の配線Ｍ３を含む３層目の配線層、および、保護膜ＰＲＯが順次形成されている。配線Ｍ１は、層間絶縁膜ＩＬ１に設けられた開口Ｖ１内に形成された導体層ＰＧ１を介して半導体領域ＳＲに接続されている。配線Ｍ２は、層間絶縁膜ＩＬ２に設けられた開口Ｖ２内に形成された導体層ＰＧ２を介して配線Ｍ１に接続され、配線Ｍ３は、層間絶縁膜ＩＬ３に設けられた開口Ｖ３内に形成された導体層ＰＧ３を介して配線Ｍ２に接続されている。配線Ｍ１〜Ｍ３は、下層バリア膜／主導体膜／上層バリア膜からなる積層構造体を有し、下層バリア膜は、例えば、チタンＴｉ膜およびチタンＴｉ膜上の窒化チタンＴｉＮ膜からなる積層構造、主導体膜は、例えば、微量の銅Ｃｕを含有するアルミニウムＡｌ膜、上層バリア膜は、例えば、窒化チタンＴｉＮ膜からなる。配線Ｍ１〜Ｍ３の夫々を構成する積層構造体をアルミニウム層と呼ぶ。各アルミニウム層において、主導体膜の膜厚は、下層バリア膜および上層バリア膜の合計膜厚の２倍以上を占めている。因みに、配線Ｍ１およびＭ２を構成するアルミニウム層の膜厚は、３００〜５００ｎｍであり、配線Ｍ３を構成するアルミニウム層の膜厚は、２〜４μｍである。層間絶縁膜ＩＬ１〜ＩＬ３は、酸化シリコン膜、または、窒化シリコン膜とその上の酸化シリコン膜との積層膜等からなり、保護膜ＰＲＯは、酸化シリコン膜とその上の窒化シリコン膜との積層膜からなる。なお、本実施の形態において、配線Ｍ２を配線Ｍ１よりも厚膜にしても良い。また、配線層を４層以上とすることも出来る。
図２に示すように、互いに離間した２つの配線Ｍ３は、Ｙ方向に所望の幅を有しＸ方向に延在している。Ｘ方向に隣接する２つの配線Ｍ３は、Ｘ方向に延在する配線Ｍ２によって接続されている。言い換えると、２つの配線Ｍ３は、Ｘ方向に延在する配線Ｍ２に導体層ＰＧ３を介して接続されている。さらに、Ｘ方向に延在する配線Ｍ２の両端には、配線Ｍ２から離間してＹ方向に延在する配線Ｍ２が配置されている。
図３は、図２のＡ−Ａ´線に沿う断面図であり、後述するＭ３ドライエッチング工程（図５参照）が完了した段階の断面図（但し、後述のレジスト層ＰＲ２は省略している）である。図示しない半導体基板ＳＢの主面ＳＢａの上方には、層間絶縁膜ＩＬ２が形成され、層間絶縁膜ＩＬ２の上面ＩＬ２ａ上には複数の配線Ｍ２が形成されている。そして、複数の配線Ｍ２を覆うように層間絶縁膜ＩＬ３が形成され、層間絶縁膜ＩＬ３の上面ＩＬ３ａ上には複数の配線Ｍ３が形成されている。隣接する２つの配線Ｍ３は、それぞれ、層間絶縁膜ＩＬ３に形成された開口Ｖ３内に設けられた導体層ＰＧ３を介して配線Ｍ２に接続されている。隣接する２つの配線Ｍ３の間の領域において、層間絶縁膜ＩＬ３の上面ＩＬ３ａには、上面ＩＬ３ａから上面ＩＬ２ａに向かう凹部ＣＣ３が形成されている。凹部ＣＣ３は、平面視において配線Ｍ３の周囲であって、配線Ｍ３に接する領域に形成されるため、配線Ｍ３は、層間絶縁膜ＩＬ３の凸部ＣＶ３上に配置されることとなる。なお、凸部ＣＶ３において、層間絶縁膜ＩＬ３の上面ＩＬ３ａは、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）処理が施された平坦面を有している。凹部ＣＣ３は、層間絶縁膜ＩＬ３に設けられた直線状の側面Ｓ３１およびＳ３２、ならびに、底面Ｂ３により規定されている。ここでは、凹部ＣＣ３は、２つの側面Ｓ３１およびＳ３２で規定されているが、３つ以上の直線状の側面で規定されていても良い。
凹部ＣＣ３は、周囲を側面Ｓ３１で規定された凹部ＣＣ３１と、周囲を側面Ｓ３２で規定された凹部ＣＣ３２とを含み、深さＤ３を有する。深さＤ３は、層間絶縁膜ＩＬ３の上面ＩＬ３ａから底面Ｂ３までの長さである。深さＤ３は、導体層Ｍ３Ｃの加工に必要なオーバーエッチ量（オーバーエッチ深さ）によって決まる。
図４（ａ）に示すように、側面Ｓ３１は、上面ＩＬ３ａの延長線に対して角度β２（β２≦９０°）をなし、側面Ｓ３２は、上面ＩＬ３ａに平行な直線に対して角度β３をなす。凹部ＣＣ３側において、側面Ｓ３１とＳ３２とは、角度β４をなし、側面Ｓ３２と底面Ｂ３とは、角度β５をなす。また、図４（ａ）に示すように、凹部ＣＣ３は、その中心線（図示せず）に対して左右対称の形状を有している。
図３または図４（ａ）では、角度β２が９０°未満の場合を示している。配線Ｍ３の側面Ｍ３Ｓは、上面ＩＬ３ａに対して角度β２をなし、側面Ｍ３Ｓと側面Ｓ３１とは、断面視にて、同一直線上に位置している。Ｍ３ドライエッチング工程において、導体層Ｍ３Ｃを第１エッチング条件でパターニングした後、同様の第１エッチング条件で層間絶縁膜ＩＬ３に第１オーバーエッチング工程を施し、側面Ｓ３１で規定された凹部ＣＣ３１を形成する。次に、第２エッチング条件で層間絶縁膜ＩＬ３に第２オーバーエッチング工程を施し、側面Ｓ３２で規定された凹部ＣＣ３２を形成する。ここでは、角度β３を角度β２よりも小さくする（β３＜β２）ことが肝要である。言い換えると、側面Ｓ３１およびＳ３２は、上面ＩＬ３ａから上面ＩＬ２ａに向かう方向において、凹部ＣＣ３の幅ＷＣ３が減少するように傾斜している。また、β２＝９０°の場合には、側面Ｓ３２は、上面ＩＬ３ａから上面ＩＬ２ａに向かう方向において、凹部ＣＣ３の幅が減少するように傾斜している。このような関係とすることにより、角度β４およびβ５を９０°より大きく（β４、β５＞９０°）できるため、配線Ｍ３の残留応力により、角部Ｐ３１およびＰ３２に印加される応力を、前述の検討例の場合よりも緩和（低減）することができる。したがって、検討例で説明したクラックＣＲを防止することができる。角部Ｐ３１は、側面Ｓ３１と側面Ｓ３２との交叉部であり、角部Ｓ３２は、側面Ｓ３２と底面Ｂ３との交叉部である。つまり、凹部ＣＣ３１は、隣接する配線Ｍ３間の短絡またはリークを防止する為に形成され、凹部ＣＣ３２は、隣接する配線Ｍ３間の短絡またはリークを防止する為、および、クラックＣＲの発生を防止する為に設けられている。
図３または図４（ｂ）に示すように、Ｍ２ドライエッチング工程においても、導体層Ｍ２Ｃを所望のエッチング条件でパターニングした後、同様のエッチング条件で層間絶縁膜ＩＬ２にオーバーエッチングを施し、側面Ｓ２１および底面Ｂ２で規定された凹部ＣＣ２を形成している。凹部ＣＣ２は、隣接する配線Ｍ２間の短絡またはリークを防止する為に設けられている。配線Ｍ２に内在する残留応力は、配線Ｍ３に内在する残留応力に比べ小さいため、応力緩和用の凹部を設ける必要はない。従って、凹部ＣＣ２の側面Ｓ２１の傾斜は、凹部ＣＣ３２を規定する側面Ｓ３２の傾斜よりも急峻となっている。つまり、角度β１は角度β３より大きい（β１＞β３）。
図３に示すように凹部ＣＣ２は、層間絶縁膜ＩＬ３で埋まっている。凹部ＣＣ２は、深さＤ２を有し、深さＤ２は深さＤ３よりも浅い。配線Ｍ２が配線Ｍ３より薄いため、オーバーエッチングの深さを浅くでき、かつ、応力緩和用の凹部を設ける必要がないからである。なお、深さＤ２は、層間絶縁膜ＩＬ２の上面ＩＬ２ａから底面Ｂ２までの長さである。側面Ｓ２１は、上面ＩＬ２ａの延長線に対して角度β１（β１≦９０°）をなしている。図３または図４（ｂ）では、角度β１が９０°未満の場合を示しているが、角度β１＝９０°であっても良い。配線Ｍ２の側面Ｍ２Ｓは、上面ＩＬ２ａに対して角度β１をなし、側面Ｍ２Ｓと側面Ｓ２１とは、断面視にて、同一直線上に位置している。また、導体層Ｍ２Ｃのエッチング条件を導体層Ｍ３Ｃの第１エッチング条件と等しくした場合、角度β１は角度β２より大きくなる（β１＞β２）。エッチングされる配線Ｍ３の膜厚が配線Ｍ２の膜厚よりも厚いためである。アルミニウム膜からなる配線Ｍ２および配線Ｍ３は、異方性ドライエッチング法で加工されているが、異方性ドライエッチング法は、アルミニウム膜のエッチングと、エッチングされたアルミニウム膜の側壁上への反応生成物（「ポリマー」と呼ばれる）の堆積とが同時に進行している。そして、エッチングされたアルミニウム膜の側壁上に堆積したポリマーがマスクとなりながらエッチングが進行する。従って、膜厚の厚い配線Ｍ３の方が堆積するポリマーの厚さが厚いため、角度β２は角度β１よりも緩やか（小さく）なる。
＜半導体装置の製造方法について＞
次に、図５〜１４を用いて半導体装置の製造方法を説明する。図５は、本実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。図６〜７および９〜１４は、本実施の形態の半導体装置の製造工程を示す断面図である。図８は、本実施の形態の半導体装置の製造工程で用いるエッチング装置の構成図である。ここでは、図１で説明した第２層目の配線層の形成工程以降を説明する。半導体装置の製造工程では、円板状の半導体基板ＳＢに多数の半導体装置が作り込まれるが、便宜上、円板状の半導体基板ＳＢを半導体ウエハと呼ぶ場合もある。
先ず、図５に示す導体層Ｍ２Ｃ堆積工程およびＭ２マスク形成工程を説明する。図６に示すように、図示しない半導体基板ＳＢの主面ＳＢａ（図１参照）の上方に層間絶縁膜ＩＬ２を形成し、次に、層間絶縁膜ＩＬ２上に導体層Ｍ２Ｃを堆積する。導体層Ｍ２Ｃは、アルミニウム層であり、前述のバイアススパッタ法を用いて形成されるため、半導体ウエハが室温に戻ると、アルミニウム層Ｍ２Ｃには、残留応力が内在する。なお、層間絶縁膜ＩＬ２の上面ＩＬ２ａは、ＣＭＰ処理が施された平坦面を有する。次に、導体層Ｍ２Ｃ上に、複数の開口ＰＲ１ａを有するＭ２マスクを形成する。Ｍ２マスクは、フォトレジスト層ＰＲ１である。
次に、図５に示すＭ２ドライエッチング工程を説明する。図７に示すように、前述の導体層Ｍ２Ｃに異方性ドライエッチングを施し、フォトレジスト層ＰＲ１で覆われた領域に配線Ｍ２を形成する。ここでは、配線Ｍ２の側面Ｍ２Ｓに傾斜が形成される例を示しているが、傾斜を無くすことも出来る。そして、導体層Ｍ２Ｃをパターニングして配線Ｍ２を形成した後に、異方性ドライエッチングを所定の時間だけ継続することにより、配線Ｍ２間の層間絶縁膜ＩＬ２の上面ＩＬ２ａに凹部ＣＣ２を形成する。これがオーバーエッチング工程であり、Ｍ２ドライエッチング工程は、導体層Ｍ２Ｃのエッチング工程とオーバーエッチング工程とを含んでいる。Ｍ２ドライエッチング工程によって形成された配線Ｍ２および凹部ＣＣ２の形状は、図４で説明したとおりである。
Ｍ２ドライエッチング工程は、例えば、図８に示すエッチング装置を用いて実施する。エッチング装置は、例えば、平行平板型の反応性イオンエッチング装置である。処理室ＣＨ内には、上部電極ＵＥおよび半導体ウエハＷＦを載置する下部電極ＢＥが配置されている。エッチングガスであるＣｌ２ガスおよびＢＣｌ３ガス、ならびに、希ガスであるＡｒガス等は、配管ＰＰ１〜ＰＰ４およびマスフローコントローラーＭＦＣ１〜ＭＦＣ３を介して処理室ＣＨ内に導入され、処理室ＣＨ内のエッチングガス等は、配管ＰＰ５、バルブＡＰＣおよびポンプＰＭＰを介して外部へ排出される。また、下部電極ＢＥには高周波電源ＲＰＳが接続されており、下部電極ＢＥに高周波電力を印加することで上部電極ＵＥと下部電極ＢＥとの間にプラズマを発生させる。そして、プラズマ中のイオンを半導体ウエハＷＦに対して垂直に入射させることで異方性の反応性イオンエッチングが行われる。例えば、高周波電力を高くすると、イオンの入射エネルギーが大きくなり、異方性が高くなるという特徴が有る。Ｍ２ドライエッチング工程では、高周波電力を変更することなく導体層Ｍ２Ｃのエッチング工程とオーバーエッチング工程とを実施するため、図３または図４（ｂ）を用いて説明したように、配線Ｍ２の側面Ｍ２Ｓと凹部ＣＣ２の側面Ｓ２１の傾斜角度がほぼ等しくなる。
Ｍ２ドライエッチング工程が完了した後に、図５に示すフォトレジスト層ＰＲ１除去工程を実施する。例えば、フォトレジスト層ＰＲ１を酸素プラズマ中にさらすことにより、フォトレジスト層ＰＲ１を分解・除去する。
次に、図５に示す層間絶縁膜ＩＬ３形成工程および導体層ＰＧ３形成工程を、図９を用いて説明する。図示しない半導体基板ＳＢ上に、配線Ｍ２を覆うように層間絶縁膜ＩＬ３を堆積した後、層間絶縁膜ＩＬ３にＣＭＰ処理を施し、平坦な上面ＩＬ３ａを有する層間絶縁膜ＩＬ３を形成する。次に、図９に示すように、層間絶縁膜ＩＬ３に配線Ｍ２の一部が露出する開口Ｖ３を形成し、開口Ｖ３を埋め込むように、開口Ｖ３内に導体層ＰＧ３を形成する。
次に、図５に示す導体層Ｍ３Ｃ堆積工程およびＭ３マスク形成工程を、図１０を用いて説明する。層間絶縁膜ＩＬ３の上面ＩＬ３ａ上に、前述のバイアススパッタ法を用いて、アルミニウム層である導体層Ｍ３Ｃを堆積する。導体層Ｍ３Ｃの膜厚は、導体層Ｍ２Ｃの膜厚に比べ非常に厚いので、半導体ウエハが室温に戻ると、アルミニウム層Ｍ３Ｃには、非常に大きな残留応力が内在することとなる。次に、導体層Ｍ３Ｃ上に、開口ＰＲ２ａを有するＭ３マスクを形成する。Ｍ３マスクは、フォトレジスト層ＰＲ２である。
次に、図５に示すＭ３ドライエッチング工程を説明する。図１１に示すように、導体層Ｍ３Ｃに異方性ドライエッチングを施し、フォトレジスト層ＰＲ２で覆われた領域に配線Ｍ３を形成する。ここでは、配線Ｍ３の側面Ｍ３Ｓに傾斜が形成される例を示しているが、側面Ｍ３Ｓを上面ＩＬ３ａに対して垂直に加工することも出来る。そして、図１２に示すように、導体層Ｍ３Ｃをパターニングして配線Ｍ３を形成した後に、異方性ドライエッチングを所定の時間だけ継続することにより、配線Ｍ３間の層間絶縁膜ＩＬ３の上面ＩＬ３ａに凹部ＣＣ３１を形成する。凹部ＣＣ３１は、側面Ｓ３１によって規定されている。これが前述の第１オーバーエッチング工程である。導体層Ｍ３Ｃのドライエッチング工程および第１オーバーエッチング工程は、前述のＭ２ドライエッチング工程と同様の条件で実施するが、異なる条件としても良い。第１オーバーエッチング工程に続いて、図１３に示すように第２オーバーエッチング工程を実施し、凹部ＣＣ３１の下に凹部ＣＣ３２を形成する。凹部ＣＣ３２は、側面Ｓ３２によって規定されている。第２オーバーエッチング工程では、例えば、エッチング装置の下部電極ＢＥに印加する高周波電力を、第１オーバーエッチング工程における高周波電力よりも低くする。例えば、第１オーバーエッチング工程における高周波電力の６０〜７０％の高周波電力とする。その結果、ドライエッチングの異方性を弱めることができ、図３または図４（ａ）を用いて説明したように、側面Ｓ３２の傾斜を側面Ｓ３１の傾斜よりも緩やかにすることができる。このように、図５に示すＭ３ドライエッチング工程は、導体層Ｍ３Ｃのドライエッチング工程、第１オーバーエッチング工程および第２オーバーエッチング工程を含んでいる。そして、層間絶縁膜ＩＬ３に形成された凹部ＣＣ３は、第１オーバーエッチング工程で形成された凹部ＣＣ３１と、第２オーバーエッチング工程で形成された凹部ＣＣ３２とで構成されている。
Ｍ３ドライエッチング工程が完了した後に、図５に示すフォトレジスト層ＰＲ２除去工程を実施する。例えば、フォトレジスト層ＰＲ２を酸素プラズマ中にさらすことにより、フォトレジスト層ＰＲ２を分解・除去する。
次に、図５に示す保護膜ＰＲＯ形成工程を実施する。図１４に示すように、凹部ＣＣ３を埋め、配線Ｍ３を覆うように、図示しない半導体基板ＳＢ上に保護膜ＰＲＯを形成する。
本実施の形態の半導体装置は、少なくとも上記の工程を経て製造される。
＜変形例１＞
変形例１は、上記実施の形態のＭ３ドライエッチング工程に含まれる第１および第２オーバーエッチング工程に対する変形例である。それ以外は、上記実施の形態と同様である。上記実施の形態では、図４に示すように２つの異なる傾斜角を有する側面Ｓ３１およびＳ３２で凹部ＣＣ３を規定したが、変形例１では、１つの直線状の側面Ｓ３３で凹部ＣＣ３ａを規定している。図１５は、変形例１である半導体装置の製造工程を示す断面図であり、上記実施の形態の図１２および図１３に対応している。図１６は、凹部ＣＣ３ａを規定する側面Ｓ３３のテーパ角とＪ−積分の関係を示すグラフである。
上記実施の形態と同様に、図５に示すＭ３マスク形成工程を実施し、続けて、図１１に対応する導体層Ｍ３Ｃのドライエッチング工程を実施し、配線Ｍ３を形成する。ここでは、配線Ｍ３の側面Ｍ３Ｓが層間絶縁膜ＩＬ３の上面ＩＬ３ａに垂直に加工される例、つまり、上記実施の形態のβ２＝９０°の例を示している。導体層Ｍ３Ｃのドライエッチング工程は、上記実施の形態のＭ３Ｃのドライエッチング工程と同様の条件で実施するが、側面Ｍ３ａの傾斜を９０°にする為に、高周波電力をより高くしている点が異なる。導体層Ｍ３Ｃのドライエッチング工程が終了した後に、変形例１のオーバーエッチング工程を実施する。変形例１のオーバーエッチング工程では、隣接する配線Ｍ３の間に位置する層間絶縁膜ＩＬ３の上面ＩＬ３ａに凹部ＣＣ３ａが形成される。凹部ＣＣ３ａは、側面Ｓ３３および底面Ｂ３で規定されている。変形例１のオーバーエッチング工程は、上記実施の形態の第２オーバーエッチング工程と同様の条件で実施する。その結果、凹部ＣＣ３ａを規定する側面Ｓ３３は、上面ＩＬ３ａの延長線に対して角度γ１をなし、角度γ１は、層間絶縁膜ＩＬ２の上面ＩＬ２ａに形成された凹部ＣＣ２の側面Ｓ２１が上面ＩＬ２ａの延長線に対してなす角度β１よりも小さい（γ１＜β１）（図４（ｂ）参照）。つまり、側面Ｓ３３の傾斜を緩やかにすることにより、側面Ｓ３３と底面Ｂ３とのなす凹部ＣＣ３ａ側の角度γ２を９０°よりも大きくする（γ２＞９０°）ことができる。従って、配線Ｍ３の残留応力によって、側面Ｓ３３と底面Ｂ３とが交差する角部Ｐ３３に印加される応力を緩和でき、前述のクラックＣＲの発生を防止することができる。
変形例１において、凹部ＣＣ３ａは、隣接する配線Ｍ３間の短絡またはリークを防止する為、および、クラックＣＲの発生を防止する為に設けられている。前述のとおり、凹部ＣＣ２は、隣接する配線Ｍ２間の短絡またはリークを防止する為に設けられている。従って、側面Ｓ３３の傾斜（角度γ１）を側面Ｓ２１の傾斜（角度β１）よりも緩やかにすることが肝要となる。特に、凹部ＣＣ３ａ上の配線Ｍ３に挟まれたスペースＳ３のアスペクト比（Ｔ３／Ｗ３）と、凹部ＣＣ２上の配線Ｍ２に挟まれたスペースＳ２のアスペクト比（Ｔ２／Ｗ２）とがほぼ等しい場合においても、凹部ＣＣ３ａの側面Ｓ３３の傾斜角である角度γ１は、凹部ＣＣ２の側面Ｓ２１の傾斜角である角度β１よりも小さくなる。
図１６は、図１５に示す側面Ｓ３３の傾斜角度である角度γ１と角部Ｐ３３に印加される応力（Ｊ−積分）の関係を示している。角度γ１を小さくする程、応力が緩和されている。γ１＝６０°の応力は、γ１＝９０°の応力に対して２５％程度減少しており、十分な応力緩和効果が得られる。従って、角度γ１≦６０°とするのが肝要である。なお、このグラフから、上記実施の形態において、角度β３≦６０°とすることが肝要であるとも言える。
＜変形例２＞
変形例２は、上記実施の形態のＭ３ドライエッチング工程に含まれる第２オーバーエッチング工程に対する変形例である。それ以外は、上記実施の形態と同様である。図１７は、変形例２である半導体装置の製造工程を示す断面図であり、上記実施の形態の図１３に対応している。上記実施の形態では、第２オーバーエッチング工程では、異方性を弱めたドライエッチングを実施したが、変形例２のオーバーエッチング工程では、等方性エッチングを実施して凹部ＣＣ３３を形成している。図１８は、図１７の凹部ＣＣ３ｂを構成する側面Ｓ３４の曲率半径とＪ−積分（応力）との関係を示すグラフである。
上記実施の形態で説明したように、配線層Ｍ３Ｃのドライエッチング工程および第１オーバーエッチング工程を実施した後に、変形例２のオーバーエッチング工程を実施し、凹部ＣＣ３３を形成する。変形例２の凹部ＣＣ３ｂは、凹部ＣＣ３１およびＣＣ３３を含み、直線状の側面Ｓ３５、直線状の底面Ｂ３、側面Ｓ３５と底面Ｂ３とを接続する円弧状の側面Ｓ３４とで規定されている。等方性エッチングを用いて凹部ＣＣ３３を形成したため、配線Ｍ３の下部には、層間絶縁膜ＩＬ３が存在しないアンダーカット部ＵＣが形成されている。
凹部ＣＣ３ｂは、隣接する配線Ｍ３間の短絡またはリークを防止する為、および、クラックＣＲの発生を防止する為に設けられている。側面Ｓ３５と底面Ｂ３との間に円弧状の側面Ｓ３４を設けることで、配線Ｍ３の残留応力によって、側面Ｓ３４に印加される応力を緩和でき、前述のクラックＣＲの発生を防止することができる。
図１８に示すように、側面Ｓ３４の曲率半径Ｒ３３を０．０８μｍ以上（Ｒ３３≧０．０８μｍ）とした場合の応力は、曲率半径Ｒ３３をゼロとした場合の応力に対して、２０％程度以上減少しており、十分な応力緩和効果が得られる。従って、曲率半径Ｒ３３≦０．０８μｍとするのが肝要である。上記実施の形態で説明したように、層間絶縁膜ＩＬ２に凹部ＣＣ２を異方性ドライエッチングで形成した場合、側面Ｓ２１と底面Ｂ２との交叉部である角部Ｐ２は、円弧状となることが知られている。ただし、凹部ＣＣ２は、隣接する配線Ｍ２間の短絡またはリークを防止する為に設けられており、応力緩和機能を兼ねるものではないため、角部Ｐ２の曲率半径は０．０１μｍ以下となっている。つまり、層間絶縁膜ＩＬ３に設けられた凹部ＣＣ３ｂの円弧状の側面Ｓ３４の曲率半径は、層間絶縁膜ＩＬ２に設けられた凹部ＣＣ２の角部Ｐ２の曲率半径よりも大きい。
＜変形例３＞
変形例３は、上記変形例１のオーバーエッチング工程の変形例である。図１９および図２０は、変形例３である半導体装置の製造工程を示す断面図であり、図１９は、上記変形例１の図１５および上記実施の形態の図１２および図１３に対応しており、図２０は、上記実施の形態の図１４に対応している。その他は、上記変形例１または上記実施の形態と同様である。
図１９に示すように、隣接する配線Ｍ３の間に位置する層間絶縁膜ＩＬ３の上面ＩＬ３ａに凹部ＣＣ３ｃが形成されている。凹部ＣＣ３ｃは、円弧状の側面Ｓ３６および底面Ｂ３で規定されている。変形例３では、導体層Ｍ３Ｃのドライエッチング工程が終了した後に、層間絶縁膜ＩＬ３に等方性のドライエッチングを実施し、凹部ＣＣ３ｃを形成している。従って、円弧状の側面Ｓ３６の曲率半径は、凹部ＣＣ３ｃの深さＤ３とほぼ等しい。このように、凹部ＣＣ３ｃの両端に円弧状の側面Ｓ３６を設けたことにより、配線Ｍ３の残留応力によって、側面Ｓ３６に印加される応力を緩和でき、前述のクラックＣＲの発生を防止できる。図１８を用いて説明した通り、側面Ｓ３６の曲率半径は、０．０８μｍ以上とすることが肝要である。
変形例３の特徴として、配線Ｍ３の下部には、深さＤ３とほぼ等しいアンダーカット部ＵＣが形成されている。そして、図２０に示すように、配線Ｍ３上に保護膜ＰＲＯの形成した後でも、アンダーカット部ＵＣにおいて、保護膜ＰＲＯと層間絶縁膜ＩＬ３間に空隙ＶＤが残っている。
＜変形例４＞
変形例４は、上記変形例３に対する変形例であり、図１９のアンダーカット部ＵＣが存在しない構造を提供するものである。図２１〜２４は、変形例４である半導体装置の製造工程を示す断面図である。図２１〜２４は、上記実施の形態のＭ３ドライエッチング工程に対応している。その他は、上記実施の形態と同様である。
図２１は、導体層Ｍ３Ｃのドライエッチング工程が完了した段階を示している。変形例４では、配線Ｍ３上に、例えば窒化チタンＴｉＮなどからなる金属膜ＭＬが設けられている。導体層Ｍ３Ｃのドライエッチング工程では、層間絶縁膜ＩＬ３はエッチングされることなく配線Ｍ３が形成される。つまり、隣接する配線Ｍ３間において、層間絶縁膜ＩＬ３の上面ＩＬ３ａには凹部は形成されていない。また、層間絶縁膜ＩＬ３がエッチングされないように、隣接する配線Ｍ３間のスペースＳ３において、層間絶縁膜ＩＬ３の上面ＩＬ３ａ上に薄く導体膜Ｍ３Ｃを残しても良い。
次に、フォトレジスト層ＰＲ２を除去した後に、図２２に示すように、層間絶縁膜ＩＬ３、金属膜ＭＬおよび配線Ｍ３を覆うように、例えば酸化シリコン膜からなる絶縁膜Ｚを堆積する。次に、図２３に示すように、絶縁膜Ｚに、例えば異方性ドライエッチングを実施し、配線Ｍ３及び金属膜ＭＬの側壁上に側壁絶縁膜ＳＷを形成する。次に、図２４に示すように、層間絶縁膜ＩＬ３および側壁絶縁膜ＳＷに対して等方性ドライエッチングを実施し、層間絶縁膜ＩＬ３に凹部ＣＣ３ｄを形成する。凹部ＣＣ３ｄは、層間絶縁膜ＩＬ３に形成された円弧状の側面Ｓ３７と、底面Ｂ３とで規定されており、側面Ｓ３７の曲率半径は、凹部ＣＣ３ｄの深さＤ３とほぼ等しい。このように、側壁絶縁膜ＳＷを設けた状態で、層間絶縁膜ＩＬ３に凹部ＣＣ３ｄを形成することで、配線Ｍ３の下部のアンダーカットを防止または低減することができる。アンダーカットをゼロとする場合、凹部ＣＣ３ｄの端部は、配線Ｍ３と重なることなく、隣接する配線Ｍ３間の領域で終端している。
このように、凹部ＣＣ３ｄに円弧状の側面Ｓ３７を設けたことにより、配線Ｍ３の残留応力によって、側面Ｓ３７に印加される応力を緩和でき、前述のクラックＣＲの発生を防止できる。
また、図２１に示すように、配線層Ｍ３Ｃを加工した際に、層間絶縁膜ＩＬ３の上面ＩＬ３ａに凹部を形成しないため、この段階でクラックＣＲが発生するのを防止することができる。
また、層間絶縁膜ＩＬ３の上面ＩＬ３ａ上に薄く導体膜Ｍ３Ｃを残した場合には、側壁絶縁膜ＳＷを形成した後に、薄い導体膜Ｍ３Ｃを除去し、その後に、層間絶縁膜ＩＬ３に凹部ＣＣ３ｄを形成する。薄い導体膜Ｍ３Ｃを除去する際に、配線Ｍ３は金属膜ＭＬで覆われているため、配線Ｍ３がエッチングされることはない。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。上記実施の形態に記載された内容の一部を以下に記載する。
［付記１］
（ａ）半導体基板の主面上に、第１上面を含む第１層間絶縁膜を形成する工程、
（ｂ）前記第１上面上に第１膜厚を有する第１アルミニウム層を堆積する工程、
（ｃ）前記第１アルミニウム層にドライエッチング処理を施し、第１配線および第２配線を形成する工程、
（ｄ）前記（ｃ）工程に続き、前記第１配線と前記第２配線との間の領域において、前記第１層間絶縁膜に、前記第１上面から前記主面に向かって延びる第１凹部を形成する工程、
（ｅ）前記第１配線および前記第２配線を覆うように前記第１上面上に、第２上面を含む第２層間絶縁膜を形成する工程、
（ｆ）前記第２層間絶縁膜に化学的機械的研磨処理を施し、前記第２上面を平坦化する工程、
（ｇ）前記（ｆ）工程に続き、前記第２層間絶縁膜に、前記第１配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
（ｈ）前記（ｇ）工程に続き、前記第２上面上に、前記第１膜厚よりも厚い第２膜厚を有する第２アルミニウム層を堆積する工程、
（ｉ）前記第２アルミニウム層にドライエッチング処理を施し、第３配線および第４配線を形成する工程、
（ｊ）前記（ｉ）工程に続き、前記第３配線と前記第４配線との間の領域において、前記第２層間絶縁膜に、前記第２上面から前記第１上面に向かって延びる第２凹部を形成する工程、
を有し、
断面視において、前記第２凹部は、前記第２上面に接続された直線状の第１側面と、前記第１側面に接続された直線状の第２側面とによって規定され、
前記第２側面は、前記第２上面から前記第１上面に向かう方向において、前記第２凹部の幅が減少するように傾斜している、半導体装置の製造方法。
［付記２］
付記１記載の半導体装置の製造方法において、
前記ドライエッチング処理は、前記半導体基板をドライエッチング装置内の下部電極上に載置して、前記下部電極に高周波電力を印加しながら実施し、
前記第２凹部の第２側面を形成する際の前記高周波電力の第１パワーは、前記第２凹部の前記第１側面を形成する際の前記高周波電力の第２パワーよりも低い、半導体装置の製造方法。
［付記３］
（ａ）半導体基板の主面上に、第１上面を含む第１層間絶縁膜を形成する工程、
（ｂ）前記第１上面上に第１膜厚を有する第１アルミニウム層を堆積する工程、
（ｃ）前記第１アルミニウム層にドライエッチング処理を施し、第１配線および第２配線を形成する工程、
（ｄ）前記（ｃ）工程に続き、前記第１配線と前記第２配線との間の領域において、前記第１層間絶縁膜に、前記第１上面から前記主面に向かって延びる第１凹部を形成する工程、
（ｅ）前記第１配線および前記第２配線を覆うように前記第１上面上に、第２上面を含む第２層間絶縁膜を形成する工程、
（ｆ）前記第２層間絶縁膜に化学的機械的研磨処理を施し、前記第２上面を平坦化する工程、
（ｇ）前記（ｆ）工程に続き、前記第２層間絶縁膜に、前記第１配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
（ｈ）前記（ｇ）工程に続き、前記第２上面上に、前記第１膜厚よりも厚い第２膜厚を有する第２アルミニウム層を堆積する工程、
（ｉ）前記第２アルミニウム層にドライエッチング処理を施し、第３配線および第４配線を形成する工程、
（ｊ）前記（ｉ）工程に続き、前記第３配線と前記第４配線との間の領域において、前記第２層間絶縁膜に、前記第２上面から前記第１上面に向かって延びる第２凹部を形成する工程、
を有し、
断面視において、前記第１凹部は、前記第１上面に接続された直線状の第１側面によって規定され、
断面視において、前記第２凹部は、前記第２上面に接続された直線状の第２側面によって規定され、
前記第２側面は、前記第２上面から前記第１上面に向かう方向において、前記第２凹部の幅が減少するように傾斜しており、
前記第１上面に対して前記第１側面がなす第１角度は、前記第２上面に対して前記第２側面がなす第２角度よりも大きい、半導体装置の製造方法。
［付記４］
（ａ）半導体基板の主面上に、第１上面を含む第１層間絶縁膜を形成する工程、
（ｂ）前記第１上面上に第１膜厚を有する第１アルミニウム層を堆積する工程、
（ｃ）前記第１アルミニウム層にドライエッチング処理を施し、第１配線および第２配線を形成する工程、
（ｄ）前記（ｃ）工程に続き、前記第１配線と前記第２配線との間の領域において、前記第１層間絶縁膜に、前記第１上面から前記主面に向かって延びる第１凹部を形成する工程、
（ｅ）前記第１配線および前記第２配線を覆うように前記第１上面上に、第２上面を含む第２層間絶縁膜を形成する工程、
（ｆ）前記第２層間絶縁膜に化学的機械的研磨処理を施し、前記第２上面を平坦化する工程、
（ｇ）前記（ｆ）工程に続き、前記第２層間絶縁膜に、前記第１配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
（ｈ）前記（ｇ）工程に続き、前記第２上面上に、前記第１膜厚よりも厚い第２膜厚を有する第２アルミニウム層を堆積する工程、
（ｉ）前記第２アルミニウム層にドライエッチング処理を施し、第３配線および第４配線を形成する工程、
（ｊ）前記（ｉ）工程に続き、前記第３配線と前記第４配線との間の領域において、前記第２層間絶縁膜に、前記第２上面から前記第１上面に向かって延びる第２凹部を形成する工程、
を有し、
断面視において、前記第１凹部は、前記第１上面に接続された直線状の第１側面と、前記第１側面に接続された円弧状の第２側面とによって規定され、
断面視において、前記第２凹部は、前記第２上面に接続された直線状の第３側面と、前記第３側面に接続された円弧状の第４側面とによって規定され、
前記第２側面の第１曲率半径は、前記第４側面の第２曲率半径よりも小さい、半導体装置の製造方法。
［付記５］
（ａ）半導体基板の主面上に、第１上面を含む第１層間絶縁膜を形成する工程、
（ｂ）前記第１上面上に第１膜厚を有する第１アルミニウム層を堆積する工程、
（ｃ）前記第１アルミニウム層にドライエッチング処理を施し、第１配線および第２配線を形成する工程、
（ｄ）前記（ｃ）工程に続き、前記第１配線と前記第２配線との間の領域において、前記第１層間絶縁膜に、前記第１上面から前記主面に向かって延びる第１凹部を形成する工程、
（ｅ）前記第１配線および前記第２配線を覆うように前記第１上面上に、第２上面を含む第２層間絶縁膜を形成する工程、
（ｆ）前記第２層間絶縁膜に化学的機械的研磨処理を施し、前記第２上面を平坦化する工程、
（ｇ）前記（ｆ）工程に続き、前記第２層間絶縁膜に、前記第１配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
（ｈ）前記（ｇ）工程に続き、前記第２上面上に、前記第１膜厚よりも厚い第２膜厚を有する第２アルミニウム層を堆積する工程、
（ｉ）前記第２アルミニウム層にドライエッチング処理を施し、第３配線および第４配線を形成する工程、
（ｊ）前記（ｉ）工程に続き、前記第３配線と前記第４配線との間の領域において、前記第２層間絶縁膜に、前記第２上面から前記第１上面に向かって延びる第２凹部を形成する工程、
を有し、
断面視において、前記第２凹部は、円弧状の第１側面によって規定され、
前記第２凹部は、前記第３配線の下部にまで延在し、前記第１凹部は、前記第１配線の下部に延在していない、半導体装置の製造方法。
［付記６］
（ａ）半導体基板の主面上に、第１上面を含む第１層間絶縁膜を形成する工程、
（ｂ）前記第１上面上に第１膜厚を有する第１アルミニウム層を堆積する工程、
（ｃ）前記第１アルミニウム層にドライエッチング処理を施し、第１配線および第２配線を形成する工程、
（ｄ）前記（ｃ）工程に続き、前記第１配線と前記第２配線との間の領域において、前記第１層間絶縁膜に、前記第１上面から前記主面に向かって延びる第１凹部を形成する工程、
（ｅ）前記第１配線および前記第２配線を覆うように前記第１上面上に、第２上面を含む第２層間絶縁膜を形成する工程、
（ｆ）前記第２層間絶縁膜に化学的機械的研磨処理を施し、前記第２上面を平坦化する工程、
（ｇ）前記（ｆ）工程に続き、前記第２層間絶縁膜に、前記第１配線の一部を露出する開口を形成した後、前記開口を埋め込むように、選択的に前記開口内に導体層を形成する工程、
（ｈ）前記（ｇ）工程に続き、前記第２上面上に、前記第１膜厚よりも厚い第２膜厚を有する第２アルミニウム層を堆積する工程、
（ｉ）前記第２層にドライエッチング処理を施し、第３配線および第４配線を形成する工程、
（ｊ）前記第３配線および前記第４配線の側壁上に側壁絶縁膜を形成する工程、
（ｋ）前記（ｊ）工程に続き、前記第３配線と前記第４配線との間の領域において、前記第２層間絶縁膜に、前記第２上面から前記第１上面に向かって延びる第２凹部を形成する工程、
を有し、
断面視において、前記第２凹部は、円弧状の第１側面によって規定され、
前記第２凹部の端部は、前記第３配線および前記第４配線と重なることなく、前記第３配線および前記第４配線の間の領域で終端している、半導体装置の製造方法。
［付記７］
主面を含む半導体基板と、
前記半導体基板の前記主面上に形成され、第１上面を含む第１層間絶縁膜と、
前記第１上面上に形成された第１配線と、
前記第１配線を覆うように前記第１上面上に形成され、第２上面を含む第２層間絶縁膜と、
前記第２上面上に形成された第２配線と、
を有し、
前記第１配線は、第１膜厚を有し、
前記第２配線は、前記第１膜厚よりも厚い第２膜厚を有し、
前記第１配線に接する領域において、前記第１層間絶縁膜は、前記第１上面から前記主面に向かって延びる第１凹部を備え、
前記第２配線に接する領域において、前記第２層間絶縁膜は、前記第２上面から前記第１上面に向かって延びる第２凹部を備え、
断面視において、前記第１凹部は、前記第１上面に接続された直線状の第１側面と、前記第１側面に接続された円弧状の第２側面とによって規定され、
断面視において、前記第２凹部は、前記第２上面に接続された直線状の第３側面と、前記第３側面に接続された円弧状の第４側面とによって規定され、
前記第２側面の第１曲率半径は、前記第４側面の第２曲率半径よりも小さい、半導体装置。
［付記８］
付記７記載の半導体装置において、
さらに、
前記第１上面上に形成された第３配線と、
前記第２上面上に形成された第４配線と、
を有し、
前記第１凹部は、前記第１配線と前記第３配線との間の領域に形成されており、
前記第２凹部は、前記第２配線と前記第４配線との間の領域に形成されており、
前記第１配線および前記第３配線は、前記第１膜厚を有する第１アルミニウム層で形成され、
前記第２配線および前記第４配線は、前記第２膜厚を有する第２アルミニウム層で形成されている、半導体装置。
［付記９］
付記７記載の半導体装置において、
前記第２曲率半径は、０．０８μｍ以上である、半導体装置。
ＡＰＣ バルブ
Ｂ、Ｂ２、Ｂ３、Ｂ３１ 底面
ＢＥ 下部電極
ＣＣ２、ＣＣ３、ＣＣ３ａ、ＣＣ３ｂ、ＣＣ３ｃ、ＣＣ３１、ＣＣ３２、ＣＣ３３、ＣＣ４、ＣＣ４´ 凹部
ＣＨ 処理室
ＣＮ 角部
ＣＲ クラック
ＣＶ２、ＣＶ３ 凸部
Ｇ１、Ｇ２ ゲート電極
ＩＬ１、ＩＬ２、ＩＬ３ 層間絶縁膜（絶縁膜）
ＩＬ２ａ、ＩＬ３ａ 上面
ＭＦＣ１〜ＭＦＣ３ マスフローコントローラー
ＭＬ 金属膜
Ｍ１、Ｍ２、Ｍ３ 配線
Ｍ２Ｃ、Ｍ３Ｃ 導体層（アルミニウム層）
Ｍ２Ｓ、Ｍ３Ｓ 側面（側壁）
ＰＧ１、ＰＧ２、ＰＧ３ 導体層（プラグ電極）
ＰＭＰ ポンプ
ＰＰ１〜ＰＰ５ 配管
ＰＲＯ 保護膜（保護絶縁膜）
ＰＲ１〜ＰＲ２ フォトレジスト層
ＰＲ１ａ、ＰＲ２ａ 開口
Ｐ２、Ｐ３、Ｐ３１、Ｐ３２、Ｐ３３ 角部
ＲＰＳ 高周波電源
ＳＢ 半導体基板
ＳＢａ 主面
ＳＤ 半導体装置
ＳＲ 半導体領域
ＳＴＩ 素子分離膜
ＳＷ 側壁絶縁膜
Ｓ２、Ｓ３ スペース
Ｓ、Ｓ２１、Ｓ３１〜Ｓ３７ 側面（側壁）
ＴＲ１、ＴＲ２ トランジスタ
ＵＣ アンダーカット部
ＵＥ 上部電極
ＶＤ 空隙
Ｖ１、Ｖ２、Ｖ３ 開口（ビア）
ＷＦ 半導体ウエハ
Ｚ 絶縁膜

Claims (13)

  1. 主面を含む半導体基板と、
    前記半導体基板の前記主面上に形成され、第１上面を含む第１層間絶縁膜と、
    前記第１上面上に形成された第１配線と、
    前記第１配線を覆うように前記第１上面上に形成され、第２上面を含む第２層間絶縁膜と、
    前記第２上面上に形成された第２配線と、
    を有し、
    前記第１配線は、第１膜厚を有し、
    前記第２配線は、前記第１膜厚よりも厚い第２膜厚を有し、
    前記第２配線に接する領域において、前記第２層間絶縁膜は、前記第２上面から前記第１上面に向かって延びる第１凹部を備え、
    断面視において、前記第１凹部は、前記第２上面に接続された第１側面と、前記第１側面に接続された第２側面とによって規定され、
    前記第２側面は、前記第２上面から前記第１上面に向かう方向において、前記第１凹部の幅が減少するように傾斜している、半導体装置。
  2. 請求項１に記載の半導体装置において、
    さらに、前記第２上面上に形成された第３配線を有し、
    前記第１凹部は、前記第２配線と前記第３配線との間の領域に形成されており、
    前記第１配線は、前記第１膜厚を有する第１アルミニウム層からなり、
    前記第２配線および前記第３配線は、前記第２膜厚を有する第２アルミニウム層からなる、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記第２上面に対して、前記第１側面は第１角度をなし、前記第２側面は第２角度をなし、
    前記第２角度は、前記第１角度よりも小さい、半導体装置。
  4. 請求項３記載の半導体装置において、
    前記第１角度は、９０°を含む、半導体装置。
  5. 請求項３記載の半導体装置において、
    前記第２角度は、６０°以下である、半導体装置。
  6. 請求項３記載の半導体装置において、
    さらに、
    前記第１アルミニウム層で構成され、前記第１上面上に形成された第４配線と、
    前記第１配線と前記第４配線との間の領域において、前記第１層間絶縁膜は、前記第１上面から前記主面に向かって延びる第２凹部と、
    を有し、
    断面視において、前記第２凹部は、第３側面によって規定され、
    前記第１上面に対して、前記第３側面がなす第３角度は、前記第２角度よりも大きい、半導体装置。
  7. 主面を含む半導体基板と、
    前記半導体基板の前記主面上に形成され、第１上面を含む第１層間絶縁膜と、
    前記第１上面上に形成された第１配線と、
    前記第１配線を覆うように前記第１上面上に形成され、第２上面を含む第２層間絶縁膜と、
    前記第２上面上に形成された第２配線と、
    を有し、
    前記第１配線は、第１膜厚を有し、
    前記第２配線は、前記第１膜厚よりも厚い第２膜厚を有し、
    前記第１配線に接する領域において、前記第１層間絶縁膜は、前記第１上面から前記主面に向かって延びる第１凹部を備え、
    前記第２配線に接する領域において、前記第２層間絶縁膜は、前記第２上面から前記第１上面に向かって延びる第２凹部を備え、
    断面視において、前記第１凹部は、直線状の第１側面によって規定され、
    断面視において、前記第２凹部は、直線状の第２側面によって規定され、
    前記第２側面は、前記第２上面から前記第１上面に向かう方向において、前記第２凹部の幅が減少するように傾斜しており、
    前記第１上面に対して前記第１側面がなす第１角度は、前記第２上面に対して前記第２側面がなす第２角度よりも大きい、半導体装置。
  8. 請求項７記載の半導体装置において、
    さらに、
    前記第１上面上に形成された第３配線と、
    前記第２上面上に形成された第４配線と、
    を有し、
    前記第１凹部は、前記第１配線と前記第３配線との間の領域に形成されており、
    前記第２凹部は、前記第２配線と前記第４配線との間の領域に形成されており、
    前記第１配線および前記第３配線は、前記第１膜厚を有する第１アルミニウム層で形成され、
    前記第２配線および前記第４配線は、前記第２膜厚を有する第２アルミニウム層で形成されている、半導体装置。
  9. 請求項７記載の半導体装置において、
    前記第２角度は、６０°以下である、半導体装置。
  10. 主面を含む半導体基板と、
    前記半導体基板の前記主面上に形成され、第１上面を含む第１層間絶縁膜と、
    前記第１上面上に形成された第１配線と、
    前記第１配線を覆うように前記第１上面上に形成され、第２上面を含む第２層間絶縁膜と、
    前記第２上面上に形成された第２配線と、
    を有し、
    前記第１配線は、第１膜厚を有し、
    前記第２配線は、前記第１膜厚よりも厚い第２膜厚を有し、
    前記第１配線に接する領域において、前記第１層間絶縁膜は、前記第１上面から前記主面に向かって延びる第１凹部を備え、
    前記第２配線に接する領域において、前記第２層間絶縁膜は、前記第２上面から前記第１上面に向かって延びる第２凹部を備え、
    断面視において、前記第２凹部は、前記第２配線の下部にまで延在している、半導体装置。
  11. 請求項１０記載の半導体装置において、
    さらに、
    前記第１上面上に形成された第３配線と、
    前記第２上面上に形成された第４配線と、
    を有し、
    前記第１凹部は、前記第１配線と前記第３配線との間の領域に形成されており、
    前記第２凹部は、前記第２配線と前記第４配線との間の領域に形成されており、
    前記第１配線は、前記第１膜厚を有する第１アルミニウム層からなり、
    前記第２配線は、前記第２膜厚を有する第２アルミニウム層からなり、
    前記第２凹部は、円弧状の第１側面によって規定されており、
    前記第１凹部は、前記第１配線の下部に延在していない、半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記第１側面の曲率半径は、０．０８μｍ以上である、半導体装置。
  13. 請求項１０記載の半導体装置において、
    さらに、
    前記第２凹部を埋めるように、前記第２配線の上に形成された保護膜を有し、
    前記第２凹部内において、前記第２配線の下部には、前記保護膜で埋められていない空隙が存在する、半導体装置。
JP2018123267A 2018-06-28 2018-06-28 半導体装置 Active JP7015218B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018123267A JP7015218B2 (ja) 2018-06-28 2018-06-28 半導体装置
US16/446,078 US10861786B2 (en) 2018-06-28 2019-06-19 Semiconductor device having a multilayer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018123267A JP7015218B2 (ja) 2018-06-28 2018-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2020004854A true JP2020004854A (ja) 2020-01-09
JP7015218B2 JP7015218B2 (ja) 2022-02-02

Family

ID=69055379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018123267A Active JP7015218B2 (ja) 2018-06-28 2018-06-28 半導体装置

Country Status (2)

Country Link
US (1) US10861786B2 (ja)
JP (1) JP7015218B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021112248A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
JP2021112238A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529482A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH09260390A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 半導体装置の製造方法
JPH1187510A (ja) * 1997-07-10 1999-03-30 Kawasaki Steel Corp 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122635A (ja) 1993-10-21 1995-05-12 Hitachi Ltd 半導体装置およびその製造方法
JP2006210828A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置とその製造方法
JP5475363B2 (ja) 2009-08-07 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
EP3809451A1 (en) * 2013-11-08 2021-04-21 Renesas Electronics Corporation Semiconductor device
JP6821291B2 (ja) * 2015-05-29 2021-01-27 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2017003824A (ja) * 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529482A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH09260390A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 半導体装置の製造方法
JPH1187510A (ja) * 1997-07-10 1999-03-30 Kawasaki Steel Corp 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021112248A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
JP2021112238A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機

Also Published As

Publication number Publication date
US20200006222A1 (en) 2020-01-02
US10861786B2 (en) 2020-12-08
JP7015218B2 (ja) 2022-02-02

Similar Documents

Publication Publication Date Title
TWI772183B (zh) 導電結構、包括導電結構之系統及裝置以及相關方法
US11133301B2 (en) Integrated circuit having a MOM capacitor and transistor
JP4283470B2 (ja) 多層配線構造を有する半導体素子及びその製造方法
TWI536497B (zh) Semiconductor device manufacturing method and semiconductor device
TW202032765A (zh) 三維記憶體元件及其形成方法
JP2020526938A5 (ja) Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
JP2009105160A (ja) 半導体装置
KR20210102980A (ko) 삼차원 메모리 디바이스의 고유전율 유전체 층 및 그 형성 방법
JP2013247273A (ja) 半導体装置の製造方法およびその方法により製造された半導体装置
TW201919158A (zh) 半導體元件
JP2006319058A (ja) 半導体装置の製造方法
JP7015218B2 (ja) 半導体装置
JP2016171150A (ja) 半導体装置
KR100591148B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
TW201944547A (zh) 記憶體裝置及其製造方法
US20100314674A1 (en) Semiconductor device and method for manufacturing the same
KR100667653B1 (ko) 반도체 장치 및 그 제조 방법
CN110473829B (zh) 层间膜的制造方法
JP2019047043A (ja) 積層型半導体素子および半導体素子基板、ならびにこれらの製造方法
JP2004134498A (ja) 半導体集積回路装置およびその製造方法
JP2014022656A (ja) パターン形成方法およびそれを用いた半導体装置の製造方法
TW201727825A (zh) 積體電路結構及形成方法
KR100865547B1 (ko) 스토리지노드를 갖는 반도체소자의 제조방법
KR20050050875A (ko) 반도체 소자 및 그 제조 방법
KR100253578B1 (ko) 반도체 장치의 평탄화층 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220121

R150 Certificate of patent or registration of utility model

Ref document number: 7015218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150