JP2020004854A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020004854A
JP2020004854A JP2018123267A JP2018123267A JP2020004854A JP 2020004854 A JP2020004854 A JP 2020004854A JP 2018123267 A JP2018123267 A JP 2018123267A JP 2018123267 A JP2018123267 A JP 2018123267A JP 2020004854 A JP2020004854 A JP 2020004854A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
interlayer insulating
semiconductor device
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018123267A
Other languages
English (en)
Other versions
JP7015218B2 (ja
Inventor
美一 永村
Yoshikazu Nagamura
美一 永村
一法師 隆志
Takashi Ipposhi
隆志 一法師
克己 永久
Katsumi Nagahisa
克己 永久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018123267A priority Critical patent/JP7015218B2/ja
Priority to US16/446,078 priority patent/US10861786B2/en
Publication of JP2020004854A publication Critical patent/JP2020004854A/ja
Application granted granted Critical
Publication of JP7015218B2 publication Critical patent/JP7015218B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置は、配線M2と、配線M2上に形成された層間絶縁膜IL3と、層間絶縁膜IL3上に形成された2つの配線M3を有し、配線M3は、層間絶縁膜IL3内に形成された導体層PG2により配線M2に接続されている。そして、層間絶縁膜IL3の上面IL3aには凹部CC3が形成され、凹部CC3は、上面IL3aに繋がる側面S31と、側面S31に繋がる側面S32によって規定されており、側面S32は、層間絶縁膜IL3の上面IL3aから層間絶縁膜IL2の上面IL2aに向かう方向において、凹部CC3の幅WC3が減少するように傾斜している。【選択図】図3

Description

本発明は、半導体装置に関し、例えば、大電流を許容する半導体装置に好適に利用できるものである。
特開平7−122635号公報(特許文献1)には、Al配線の層間絶縁膜としてSiO系絶縁膜/無機SOG膜/SiO系絶縁膜からなる積層膜を用いた場合に、無機SOG膜にクラックが発生するのを防止する構造が開示されている。
特開2011−40480号公報(特許文献2)には、シリコン基板のダイシング溝の底部を面取り形状とすることで、温度サイクル時に発生するクラックを防止する技術が開示されている。
特開平7−122635号公報 特開2011−40480号公報
本願発明者が検討している大電流を許容する半導体装置は、例えば、半導体基板上に形成された3層の配線層と、3層の配線層を電気的に分離する層間絶縁膜とで構成されている。つまり、半導体基板上には、第1層間絶縁膜を介して1層目の配線層が形成され、その上には順に、第2層間絶縁膜、2層目の配線層、第3層間絶縁膜および3層目の配線層が形成されている。1層目の配線層、2層目の配線層および3層目の配線層は、それぞれアルミニウム層で構成されている。そして、最上層である3層目の配線層の膜厚は、その下層である2層目および1層目の配線層の膜厚に比べ非常に厚いという特徴を有する。
3層の配線層の形成工程では、異方性ドライエッチング法によりアルミニウム層を加工しており、異方性ドライエッチング工程においては、アルミニウム層を加工して多数の配線を形成した後、隣接する配線間において層間絶縁膜の表面に凹部を形成するオーバーエッチングを実施している。
本願発明者の検討によれば、3層目の配線層の膜厚が非常に厚いこと、そして、第3層間絶縁膜の表面に凹部が形成されることに起因して、凹部を起点にして第3層間絶縁膜にクラックが発生し、半導体装置の信頼性が低下することが確認された。詳細は、後述する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、主面を含む半導体基板と、半導体基板の主面上に形成され、第1上面を含む第1層間絶縁膜と、第1上面上に形成された第1配線と、第1配線を覆うように第1上面上に形成され、第2上面を含む第2層間絶縁膜と、第2上面上に形成された第2配線と、を有する。そして、第1配線は、第1膜厚を有し、第2配線は、第1膜厚よりも厚い第2膜厚を有し、第2配線に接する領域において、第2層間絶縁膜は、第2上面から第1上面に向かって延びる第1凹部を備え、断面視において、第1凹部は、第2上面に接続された第1側面と、第1側面に接続された第2側面とによって規定され、第2側面は、第2上面から第1上面に向かう方向において、第1凹部の幅が減少するように傾斜している。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
本実施の形態の半導体装置の構成を示す断面図である。 本実施の形態の半導体装置の配線層の要部平面図である。 図2のA−A´線に沿う断面図である。 (a)および(b)は、図3の凹部の構成を説明する図面である。 本実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。 本実施の形態の半導体装置の製造工程を示す断面図である。 図6に続く半導体装置の製造工程を示す断面図である。 本実施の形態の半導体装置の製造工程で用いるエッチング装置の構成図である。 図7に続く半導体装置の製造工程を示す断面図である。 図9に続く半導体装置の製造工程を示す断面図である。 図10に続く半導体装置の製造工程を示す断面図である。 図11に続く半導体装置の製造工程を示す断面図である。 図12に続く半導体装置の製造工程を示す断面図である。 図13に続く半導体装置の製造工程を示す断面図である。 変形例1である半導体装置の製造工程を示す断面図である。 凹部を規定する側面のテーパ角とJ−積分の関係を示すグラフである。 変形例2である半導体装置の製造工程を示す断面図である。 図17の凹部を構成する側面の曲率半径とJ−積分の関係を示すグラフである。 変形例3である半導体装置の製造工程を示す断面図である。 図19に続く半導体装置の製造工程を示す断面図である。 変形例4である半導体装置の製造工程を示す断面図である。 図21に続く半導体装置の製造工程を示す断面図である。 図22に続く半導体装置の製造工程を示す断面図である。 図23に続く半導体装置の製造工程を示す断面図である。 検討例の半導体装置の製造工程を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
下記の実施の形態において、「直線状」は「略直線状」を含み、「円弧状」は「略円弧状」を含む。
(実施の形態)
<検討例について>
図25は、検討例の半導体装置の製造工程を示す断面図である。図25は、後述する図2のA−A´線に沿う断面図である。層間絶縁膜IL2上に形成された2層目の配線層を構成する複数の配線M2は、層間絶縁膜IL3で覆われ、層間絶縁膜IL3上には、3層目の配線層を構成する複数の配線M3が形成されている。そして、配線M3は、層間絶縁膜IL3の開口V3内に形成された導体層PG3を介して配線M2に接続されている。
図25は、後述するM3ドライエッチング工程(図5参照)を示す断面図である。フォトレジスト層PR2をマスクとして、アルミニウム層からなる導体層M3Cに異方性ドライエッチングを施し、層間絶縁膜IL3上に複数の配線M3を形成する。そして、導体層M3Cを加工した後、連続して、層間絶縁膜IL3に凹部CC3を形成するオーバーエッチング工程を実施する。つまり、オーバーエッチング工程および導体層M3Cのドライエッチング工程において、異方性ドライエッチングの条件は等しい。凹部CC3は、側面Sと底面Bとで規定されており、側面Sと底面Bとのなす角度α1は、ほぼ90°である。オーバーエッチング工程は、例えば、隣接する配線M3間の短絡またはリークを防止する為に実施している。なぜなら、複数の半導体装置の形成領域が行列状に配置された半導体ウエハにおいて、半導体ウエハまたは半導体装置(チップ)の面内に均一にアルミニウム層を堆積させることは困難であり、アルミニウム層の膜厚の面内バラツキが発生する為である。オーバーエッチング工程を実施することで、膜厚が厚い部分のアルミニウム層も確実にパターニングでき、隣接する配線M3間の短絡またはリークを防止することができる。つまり、アルミニウム層のドライエッチング工程(オーバーエッチ工程を含む)が終了すると、配線M3間において、層間絶縁膜IL3の上面に凹部CC3が形成され、各配線M3は、層間絶縁膜IL3の凸部CV3上に配置されている。図25には図示していないが、同様に、層間絶縁膜IL2の表面にも凹部および凸部が形成されている。
また、アルミニウム層は、例えば、バイアススパッタ法等を用いて形成しているが、膜質向上のために半導体ウエハを載置する下部電極(バイアススパッタ装置内)の温度を、例えば、150〜200℃に設定しており、半導体ウエハの温度は、例えば、130〜150℃となる。つまり、アルミニウム層形成後に、半導体ウエハを室温に戻すとアルミニウム層には残留応力(圧縮応力)が内在することとなる。そして、アルミニウム層のドライエッチング工程が終了し、配線M3が形成されると、配線M3に内在する残留応力が層間絶縁膜IL3の凸部CV3にかかり、層間絶縁膜IL3にクラックCRが発生する。クラックCRは、凹部CC3の底面Bと側面Sとの境界に位置する角部P3から開口V3に向かって伸展し、配線M2と導体層PG3との界面に達する。そして、本願発明者は、このクラックCRにより、配線M2と導体層PG3との接続が断線することを確認した。正確には、配線M3に内在する残留応力は、平面視において、図2に示す配線M3の角部CNで最大となるため、配線M3の角部CNに対応する凹部CC3の角部P3を起点としてクラックCRが発生している。
本願発明者は、配線M3が厚膜のアルミニウム層で構成されているため、非常に大きい残留応力が配線M3に内在していること、および、厚膜のアルミニウム層の加工後に層間絶縁膜IL3の表面に凹部CC3が形成されることによって、層間絶縁膜IL3にクラックCRが発生するものと考えている。なお、配線M3形成用のドライエッチング工程では、半導体ウエハの温度が70〜80℃に上昇しているため、クラックCRは、ドライエッチング装置の処理室内で発生するのではなく、ドライエッチング工程が完了して半導体ウエハが室温に戻るまでの間、または、室温に戻った後に発生すると、本願発明者は考えている。
次に、上記クラックCRの発生を防止する半導体装置およびその製造方法を説明する。
<半導体装置について>
図1は、本実施の形態の半導体装置SDの構成を示す断面図であり、図2は、本実施の形態の半導体装置SDの配線層の要部平面図であり、2層目および3層目の配線層の要部レイアウトを示している。図3は、図2のA−A´線に沿う断面図であり、図4の(a)および(b)は、凹部CC3およびCC2の構成を説明する図面である。
図1に示すように、シリコンからなる半導体基板SBには、素子分離膜STIが形成されており、その周囲を素子分離膜STIで規定された活性領域には、複数のトランジスタTR1およびTR2が形成されている。素子分離膜STIは、例えば、酸化シリコン膜からなる。トランジスタTR1またはTR2は、半導体基板SBの主面SBa上に図示しないゲート絶縁膜を介して形成されたゲート電極G1またはG2と、ゲート電極G1またはG2の両端において半導体基板SB内に形成され、ソースまたはドレインとして機能する1対の半導体領域SRを有する。トランジスタTR1またはTR2は、例えば、MISFET(Metal Insulator Semiconductor Field Effect Transisor)である。
トランジスタTR1またはTR2は、層間絶縁膜IL1で覆われ、層間絶縁膜IL1上には複数の配線M1を含む1層目の配線層、層間絶縁膜IL2、複数の配線M2を含む2層目の配線層、層間絶縁膜IL3、複数の配線M3を含む3層目の配線層、および、保護膜PROが順次形成されている。配線M1は、層間絶縁膜IL1に設けられた開口V1内に形成された導体層PG1を介して半導体領域SRに接続されている。配線M2は、層間絶縁膜IL2に設けられた開口V2内に形成された導体層PG2を介して配線M1に接続され、配線M3は、層間絶縁膜IL3に設けられた開口V3内に形成された導体層PG3を介して配線M2に接続されている。配線M1〜M3は、下層バリア膜/主導体膜/上層バリア膜からなる積層構造体を有し、下層バリア膜は、例えば、チタンTi膜およびチタンTi膜上の窒化チタンTiN膜からなる積層構造、主導体膜は、例えば、微量の銅Cuを含有するアルミニウムAl膜、上層バリア膜は、例えば、窒化チタンTiN膜からなる。配線M1〜M3の夫々を構成する積層構造体をアルミニウム層と呼ぶ。各アルミニウム層において、主導体膜の膜厚は、下層バリア膜および上層バリア膜の合計膜厚の2倍以上を占めている。因みに、配線M1およびM2を構成するアルミニウム層の膜厚は、300〜500nmであり、配線M3を構成するアルミニウム層の膜厚は、2〜4μmである。層間絶縁膜IL1〜IL3は、酸化シリコン膜、または、窒化シリコン膜とその上の酸化シリコン膜との積層膜等からなり、保護膜PROは、酸化シリコン膜とその上の窒化シリコン膜との積層膜からなる。なお、本実施の形態において、配線M2を配線M1よりも厚膜にしても良い。また、配線層を4層以上とすることも出来る。
図2に示すように、互いに離間した2つの配線M3は、Y方向に所望の幅を有しX方向に延在している。X方向に隣接する2つの配線M3は、X方向に延在する配線M2によって接続されている。言い換えると、2つの配線M3は、X方向に延在する配線M2に導体層PG3を介して接続されている。さらに、X方向に延在する配線M2の両端には、配線M2から離間してY方向に延在する配線M2が配置されている。
図3は、図2のA−A´線に沿う断面図であり、後述するM3ドライエッチング工程(図5参照)が完了した段階の断面図(但し、後述のレジスト層PR2は省略している)である。図示しない半導体基板SBの主面SBaの上方には、層間絶縁膜IL2が形成され、層間絶縁膜IL2の上面IL2a上には複数の配線M2が形成されている。そして、複数の配線M2を覆うように層間絶縁膜IL3が形成され、層間絶縁膜IL3の上面IL3a上には複数の配線M3が形成されている。隣接する2つの配線M3は、それぞれ、層間絶縁膜IL3に形成された開口V3内に設けられた導体層PG3を介して配線M2に接続されている。隣接する2つの配線M3の間の領域において、層間絶縁膜IL3の上面IL3aには、上面IL3aから上面IL2aに向かう凹部CC3が形成されている。凹部CC3は、平面視において配線M3の周囲であって、配線M3に接する領域に形成されるため、配線M3は、層間絶縁膜IL3の凸部CV3上に配置されることとなる。なお、凸部CV3において、層間絶縁膜IL3の上面IL3aは、CMP(Chemical Mechanical Polishing:化学的機械的研磨)処理が施された平坦面を有している。凹部CC3は、層間絶縁膜IL3に設けられた直線状の側面S31およびS32、ならびに、底面B3により規定されている。ここでは、凹部CC3は、2つの側面S31およびS32で規定されているが、3つ以上の直線状の側面で規定されていても良い。
凹部CC3は、周囲を側面S31で規定された凹部CC31と、周囲を側面S32で規定された凹部CC32とを含み、深さD3を有する。深さD3は、層間絶縁膜IL3の上面IL3aから底面B3までの長さである。深さD3は、導体層M3Cの加工に必要なオーバーエッチ量(オーバーエッチ深さ)によって決まる。
図4(a)に示すように、側面S31は、上面IL3aの延長線に対して角度β2(β2≦90°)をなし、側面S32は、上面IL3aに平行な直線に対して角度β3をなす。凹部CC3側において、側面S31とS32とは、角度β4をなし、側面S32と底面B3とは、角度β5をなす。また、図4(a)に示すように、凹部CC3は、その中心線(図示せず)に対して左右対称の形状を有している。
図3または図4(a)では、角度β2が90°未満の場合を示している。配線M3の側面M3Sは、上面IL3aに対して角度β2をなし、側面M3Sと側面S31とは、断面視にて、同一直線上に位置している。M3ドライエッチング工程において、導体層M3Cを第1エッチング条件でパターニングした後、同様の第1エッチング条件で層間絶縁膜IL3に第1オーバーエッチング工程を施し、側面S31で規定された凹部CC31を形成する。次に、第2エッチング条件で層間絶縁膜IL3に第2オーバーエッチング工程を施し、側面S32で規定された凹部CC32を形成する。ここでは、角度β3を角度β2よりも小さくする(β3<β2)ことが肝要である。言い換えると、側面S31およびS32は、上面IL3aから上面IL2aに向かう方向において、凹部CC3の幅WC3が減少するように傾斜している。また、β2=90°の場合には、側面S32は、上面IL3aから上面IL2aに向かう方向において、凹部CC3の幅が減少するように傾斜している。このような関係とすることにより、角度β4およびβ5を90°より大きく(β4、β5>90°)できるため、配線M3の残留応力により、角部P31およびP32に印加される応力を、前述の検討例の場合よりも緩和(低減)することができる。したがって、検討例で説明したクラックCRを防止することができる。角部P31は、側面S31と側面S32との交叉部であり、角部S32は、側面S32と底面B3との交叉部である。つまり、凹部CC31は、隣接する配線M3間の短絡またはリークを防止する為に形成され、凹部CC32は、隣接する配線M3間の短絡またはリークを防止する為、および、クラックCRの発生を防止する為に設けられている。
図3または図4(b)に示すように、M2ドライエッチング工程においても、導体層M2Cを所望のエッチング条件でパターニングした後、同様のエッチング条件で層間絶縁膜IL2にオーバーエッチングを施し、側面S21および底面B2で規定された凹部CC2を形成している。凹部CC2は、隣接する配線M2間の短絡またはリークを防止する為に設けられている。配線M2に内在する残留応力は、配線M3に内在する残留応力に比べ小さいため、応力緩和用の凹部を設ける必要はない。従って、凹部CC2の側面S21の傾斜は、凹部CC32を規定する側面S32の傾斜よりも急峻となっている。つまり、角度β1は角度β3より大きい(β1>β3)。
図3に示すように凹部CC2は、層間絶縁膜IL3で埋まっている。凹部CC2は、深さD2を有し、深さD2は深さD3よりも浅い。配線M2が配線M3より薄いため、オーバーエッチングの深さを浅くでき、かつ、応力緩和用の凹部を設ける必要がないからである。なお、深さD2は、層間絶縁膜IL2の上面IL2aから底面B2までの長さである。側面S21は、上面IL2aの延長線に対して角度β1(β1≦90°)をなしている。図3または図4(b)では、角度β1が90°未満の場合を示しているが、角度β1=90°であっても良い。配線M2の側面M2Sは、上面IL2aに対して角度β1をなし、側面M2Sと側面S21とは、断面視にて、同一直線上に位置している。また、導体層M2Cのエッチング条件を導体層M3Cの第1エッチング条件と等しくした場合、角度β1は角度β2より大きくなる(β1>β2)。エッチングされる配線M3の膜厚が配線M2の膜厚よりも厚いためである。アルミニウム膜からなる配線M2および配線M3は、異方性ドライエッチング法で加工されているが、異方性ドライエッチング法は、アルミニウム膜のエッチングと、エッチングされたアルミニウム膜の側壁上への反応生成物(「ポリマー」と呼ばれる)の堆積とが同時に進行している。そして、エッチングされたアルミニウム膜の側壁上に堆積したポリマーがマスクとなりながらエッチングが進行する。従って、膜厚の厚い配線M3の方が堆積するポリマーの厚さが厚いため、角度β2は角度β1よりも緩やか(小さく)なる。
<半導体装置の製造方法について>
次に、図5〜14を用いて半導体装置の製造方法を説明する。図5は、本実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。図6〜7および9〜14は、本実施の形態の半導体装置の製造工程を示す断面図である。図8は、本実施の形態の半導体装置の製造工程で用いるエッチング装置の構成図である。ここでは、図1で説明した第2層目の配線層の形成工程以降を説明する。半導体装置の製造工程では、円板状の半導体基板SBに多数の半導体装置が作り込まれるが、便宜上、円板状の半導体基板SBを半導体ウエハと呼ぶ場合もある。
先ず、図5に示す導体層M2C堆積工程およびM2マスク形成工程を説明する。図6に示すように、図示しない半導体基板SBの主面SBa(図1参照)の上方に層間絶縁膜IL2を形成し、次に、層間絶縁膜IL2上に導体層M2Cを堆積する。導体層M2Cは、アルミニウム層であり、前述のバイアススパッタ法を用いて形成されるため、半導体ウエハが室温に戻ると、アルミニウム層M2Cには、残留応力が内在する。なお、層間絶縁膜IL2の上面IL2aは、CMP処理が施された平坦面を有する。次に、導体層M2C上に、複数の開口PR1aを有するM2マスクを形成する。M2マスクは、フォトレジスト層PR1である。
次に、図5に示すM2ドライエッチング工程を説明する。図7に示すように、前述の導体層M2Cに異方性ドライエッチングを施し、フォトレジスト層PR1で覆われた領域に配線M2を形成する。ここでは、配線M2の側面M2Sに傾斜が形成される例を示しているが、傾斜を無くすことも出来る。そして、導体層M2Cをパターニングして配線M2を形成した後に、異方性ドライエッチングを所定の時間だけ継続することにより、配線M2間の層間絶縁膜IL2の上面IL2aに凹部CC2を形成する。これがオーバーエッチング工程であり、M2ドライエッチング工程は、導体層M2Cのエッチング工程とオーバーエッチング工程とを含んでいる。M2ドライエッチング工程によって形成された配線M2および凹部CC2の形状は、図4で説明したとおりである。
M2ドライエッチング工程は、例えば、図8に示すエッチング装置を用いて実施する。エッチング装置は、例えば、平行平板型の反応性イオンエッチング装置である。処理室CH内には、上部電極UEおよび半導体ウエハWFを載置する下部電極BEが配置されている。エッチングガスであるClガスおよびBClガス、ならびに、希ガスであるArガス等は、配管PP1〜PP4およびマスフローコントローラーMFC1〜MFC3を介して処理室CH内に導入され、処理室CH内のエッチングガス等は、配管PP5、バルブAPCおよびポンプPMPを介して外部へ排出される。また、下部電極BEには高周波電源RPSが接続されており、下部電極BEに高周波電力を印加することで上部電極UEと下部電極BEとの間にプラズマを発生させる。そして、プラズマ中のイオンを半導体ウエハWFに対して垂直に入射させることで異方性の反応性イオンエッチングが行われる。例えば、高周波電力を高くすると、イオンの入射エネルギーが大きくなり、異方性が高くなるという特徴が有る。M2ドライエッチング工程では、高周波電力を変更することなく導体層M2Cのエッチング工程とオーバーエッチング工程とを実施するため、図3または図4(b)を用いて説明したように、配線M2の側面M2Sと凹部CC2の側面S21の傾斜角度がほぼ等しくなる。
M2ドライエッチング工程が完了した後に、図5に示すフォトレジスト層PR1除去工程を実施する。例えば、フォトレジスト層PR1を酸素プラズマ中にさらすことにより、フォトレジスト層PR1を分解・除去する。
次に、図5に示す層間絶縁膜IL3形成工程および導体層PG3形成工程を、図9を用いて説明する。図示しない半導体基板SB上に、配線M2を覆うように層間絶縁膜IL3を堆積した後、層間絶縁膜IL3にCMP処理を施し、平坦な上面IL3aを有する層間絶縁膜IL3を形成する。次に、図9に示すように、層間絶縁膜IL3に配線M2の一部が露出する開口V3を形成し、開口V3を埋め込むように、開口V3内に導体層PG3を形成する。
次に、図5に示す導体層M3C堆積工程およびM3マスク形成工程を、図10を用いて説明する。層間絶縁膜IL3の上面IL3a上に、前述のバイアススパッタ法を用いて、アルミニウム層である導体層M3Cを堆積する。導体層M3Cの膜厚は、導体層M2Cの膜厚に比べ非常に厚いので、半導体ウエハが室温に戻ると、アルミニウム層M3Cには、非常に大きな残留応力が内在することとなる。次に、導体層M3C上に、開口PR2aを有するM3マスクを形成する。M3マスクは、フォトレジスト層PR2である。
次に、図5に示すM3ドライエッチング工程を説明する。図11に示すように、導体層M3Cに異方性ドライエッチングを施し、フォトレジスト層PR2で覆われた領域に配線M3を形成する。ここでは、配線M3の側面M3Sに傾斜が形成される例を示しているが、側面M3Sを上面IL3aに対して垂直に加工することも出来る。そして、図12に示すように、導体層M3Cをパターニングして配線M3を形成した後に、異方性ドライエッチングを所定の時間だけ継続することにより、配線M3間の層間絶縁膜IL3の上面IL3aに凹部CC31を形成する。凹部CC31は、側面S31によって規定されている。これが前述の第1オーバーエッチング工程である。導体層M3Cのドライエッチング工程および第1オーバーエッチング工程は、前述のM2ドライエッチング工程と同様の条件で実施するが、異なる条件としても良い。第1オーバーエッチング工程に続いて、図13に示すように第2オーバーエッチング工程を実施し、凹部CC31の下に凹部CC32を形成する。凹部CC32は、側面S32によって規定されている。第2オーバーエッチング工程では、例えば、エッチング装置の下部電極BEに印加する高周波電力を、第1オーバーエッチング工程における高周波電力よりも低くする。例えば、第1オーバーエッチング工程における高周波電力の60〜70%の高周波電力とする。その結果、ドライエッチングの異方性を弱めることができ、図3または図4(a)を用いて説明したように、側面S32の傾斜を側面S31の傾斜よりも緩やかにすることができる。このように、図5に示すM3ドライエッチング工程は、導体層M3Cのドライエッチング工程、第1オーバーエッチング工程および第2オーバーエッチング工程を含んでいる。そして、層間絶縁膜IL3に形成された凹部CC3は、第1オーバーエッチング工程で形成された凹部CC31と、第2オーバーエッチング工程で形成された凹部CC32とで構成されている。
M3ドライエッチング工程が完了した後に、図5に示すフォトレジスト層PR2除去工程を実施する。例えば、フォトレジスト層PR2を酸素プラズマ中にさらすことにより、フォトレジスト層PR2を分解・除去する。
次に、図5に示す保護膜PRO形成工程を実施する。図14に示すように、凹部CC3を埋め、配線M3を覆うように、図示しない半導体基板SB上に保護膜PROを形成する。
本実施の形態の半導体装置は、少なくとも上記の工程を経て製造される。
<変形例1>
変形例1は、上記実施の形態のM3ドライエッチング工程に含まれる第1および第2オーバーエッチング工程に対する変形例である。それ以外は、上記実施の形態と同様である。上記実施の形態では、図4に示すように2つの異なる傾斜角を有する側面S31およびS32で凹部CC3を規定したが、変形例1では、1つの直線状の側面S33で凹部CC3aを規定している。図15は、変形例1である半導体装置の製造工程を示す断面図であり、上記実施の形態の図12および図13に対応している。図16は、凹部CC3aを規定する側面S33のテーパ角とJ−積分の関係を示すグラフである。
上記実施の形態と同様に、図5に示すM3マスク形成工程を実施し、続けて、図11に対応する導体層M3Cのドライエッチング工程を実施し、配線M3を形成する。ここでは、配線M3の側面M3Sが層間絶縁膜IL3の上面IL3aに垂直に加工される例、つまり、上記実施の形態のβ2=90°の例を示している。導体層M3Cのドライエッチング工程は、上記実施の形態のM3Cのドライエッチング工程と同様の条件で実施するが、側面M3aの傾斜を90°にする為に、高周波電力をより高くしている点が異なる。導体層M3Cのドライエッチング工程が終了した後に、変形例1のオーバーエッチング工程を実施する。変形例1のオーバーエッチング工程では、隣接する配線M3の間に位置する層間絶縁膜IL3の上面IL3aに凹部CC3aが形成される。凹部CC3aは、側面S33および底面B3で規定されている。変形例1のオーバーエッチング工程は、上記実施の形態の第2オーバーエッチング工程と同様の条件で実施する。その結果、凹部CC3aを規定する側面S33は、上面IL3aの延長線に対して角度γ1をなし、角度γ1は、層間絶縁膜IL2の上面IL2aに形成された凹部CC2の側面S21が上面IL2aの延長線に対してなす角度β1よりも小さい(γ1<β1)(図4(b)参照)。つまり、側面S33の傾斜を緩やかにすることにより、側面S33と底面B3とのなす凹部CC3a側の角度γ2を90°よりも大きくする(γ2>90°)ことができる。従って、配線M3の残留応力によって、側面S33と底面B3とが交差する角部P33に印加される応力を緩和でき、前述のクラックCRの発生を防止することができる。
変形例1において、凹部CC3aは、隣接する配線M3間の短絡またはリークを防止する為、および、クラックCRの発生を防止する為に設けられている。前述のとおり、凹部CC2は、隣接する配線M2間の短絡またはリークを防止する為に設けられている。従って、側面S33の傾斜(角度γ1)を側面S21の傾斜(角度β1)よりも緩やかにすることが肝要となる。特に、凹部CC3a上の配線M3に挟まれたスペースS3のアスペクト比(T3/W3)と、凹部CC2上の配線M2に挟まれたスペースS2のアスペクト比(T2/W2)とがほぼ等しい場合においても、凹部CC3aの側面S33の傾斜角である角度γ1は、凹部CC2の側面S21の傾斜角である角度β1よりも小さくなる。
図16は、図15に示す側面S33の傾斜角度である角度γ1と角部P33に印加される応力(J−積分)の関係を示している。角度γ1を小さくする程、応力が緩和されている。γ1=60°の応力は、γ1=90°の応力に対して25%程度減少しており、十分な応力緩和効果が得られる。従って、角度γ1≦60°とするのが肝要である。なお、このグラフから、上記実施の形態において、角度β3≦60°とすることが肝要であるとも言える。
<変形例2>
変形例2は、上記実施の形態のM3ドライエッチング工程に含まれる第2オーバーエッチング工程に対する変形例である。それ以外は、上記実施の形態と同様である。図17は、変形例2である半導体装置の製造工程を示す断面図であり、上記実施の形態の図13に対応している。上記実施の形態では、第2オーバーエッチング工程では、異方性を弱めたドライエッチングを実施したが、変形例2のオーバーエッチング工程では、等方性エッチングを実施して凹部CC33を形成している。図18は、図17の凹部CC3bを構成する側面S34の曲率半径とJ−積分(応力)との関係を示すグラフである。
上記実施の形態で説明したように、配線層M3Cのドライエッチング工程および第1オーバーエッチング工程を実施した後に、変形例2のオーバーエッチング工程を実施し、凹部CC33を形成する。変形例2の凹部CC3bは、凹部CC31およびCC33を含み、直線状の側面S35、直線状の底面B3、側面S35と底面B3とを接続する円弧状の側面S34とで規定されている。等方性エッチングを用いて凹部CC33を形成したため、配線M3の下部には、層間絶縁膜IL3が存在しないアンダーカット部UCが形成されている。
凹部CC3bは、隣接する配線M3間の短絡またはリークを防止する為、および、クラックCRの発生を防止する為に設けられている。側面S35と底面B3との間に円弧状の側面S34を設けることで、配線M3の残留応力によって、側面S34に印加される応力を緩和でき、前述のクラックCRの発生を防止することができる。
図18に示すように、側面S34の曲率半径R33を0.08μm以上(R33≧0.08μm)とした場合の応力は、曲率半径R33をゼロとした場合の応力に対して、20%程度以上減少しており、十分な応力緩和効果が得られる。従って、曲率半径R33≦0.08μmとするのが肝要である。上記実施の形態で説明したように、層間絶縁膜IL2に凹部CC2を異方性ドライエッチングで形成した場合、側面S21と底面B2との交叉部である角部P2は、円弧状となることが知られている。ただし、凹部CC2は、隣接する配線M2間の短絡またはリークを防止する為に設けられており、応力緩和機能を兼ねるものではないため、角部P2の曲率半径は0.01μm以下となっている。つまり、層間絶縁膜IL3に設けられた凹部CC3bの円弧状の側面S34の曲率半径は、層間絶縁膜IL2に設けられた凹部CC2の角部P2の曲率半径よりも大きい。
<変形例3>
変形例3は、上記変形例1のオーバーエッチング工程の変形例である。図19および図20は、変形例3である半導体装置の製造工程を示す断面図であり、図19は、上記変形例1の図15および上記実施の形態の図12および図13に対応しており、図20は、上記実施の形態の図14に対応している。その他は、上記変形例1または上記実施の形態と同様である。
図19に示すように、隣接する配線M3の間に位置する層間絶縁膜IL3の上面IL3aに凹部CC3cが形成されている。凹部CC3cは、円弧状の側面S36および底面B3で規定されている。変形例3では、導体層M3Cのドライエッチング工程が終了した後に、層間絶縁膜IL3に等方性のドライエッチングを実施し、凹部CC3cを形成している。従って、円弧状の側面S36の曲率半径は、凹部CC3cの深さD3とほぼ等しい。このように、凹部CC3cの両端に円弧状の側面S36を設けたことにより、配線M3の残留応力によって、側面S36に印加される応力を緩和でき、前述のクラックCRの発生を防止できる。図18を用いて説明した通り、側面S36の曲率半径は、0.08μm以上とすることが肝要である。
変形例3の特徴として、配線M3の下部には、深さD3とほぼ等しいアンダーカット部UCが形成されている。そして、図20に示すように、配線M3上に保護膜PROの形成した後でも、アンダーカット部UCにおいて、保護膜PROと層間絶縁膜IL3間に空隙VDが残っている。
<変形例4>
変形例4は、上記変形例3に対する変形例であり、図19のアンダーカット部UCが存在しない構造を提供するものである。図21〜24は、変形例4である半導体装置の製造工程を示す断面図である。図21〜24は、上記実施の形態のM3ドライエッチング工程に対応している。その他は、上記実施の形態と同様である。
図21は、導体層M3Cのドライエッチング工程が完了した段階を示している。変形例4では、配線M3上に、例えば窒化チタンTiNなどからなる金属膜MLが設けられている。導体層M3Cのドライエッチング工程では、層間絶縁膜IL3はエッチングされることなく配線M3が形成される。つまり、隣接する配線M3間において、層間絶縁膜IL3の上面IL3aには凹部は形成されていない。また、層間絶縁膜IL3がエッチングされないように、隣接する配線M3間のスペースS3において、層間絶縁膜IL3の上面IL3a上に薄く導体膜M3Cを残しても良い。
次に、フォトレジスト層PR2を除去した後に、図22に示すように、層間絶縁膜IL3、金属膜MLおよび配線M3を覆うように、例えば酸化シリコン膜からなる絶縁膜Zを堆積する。次に、図23に示すように、絶縁膜Zに、例えば異方性ドライエッチングを実施し、配線M3及び金属膜MLの側壁上に側壁絶縁膜SWを形成する。次に、図24に示すように、層間絶縁膜IL3および側壁絶縁膜SWに対して等方性ドライエッチングを実施し、層間絶縁膜IL3に凹部CC3dを形成する。凹部CC3dは、層間絶縁膜IL3に形成された円弧状の側面S37と、底面B3とで規定されており、側面S37の曲率半径は、凹部CC3dの深さD3とほぼ等しい。このように、側壁絶縁膜SWを設けた状態で、層間絶縁膜IL3に凹部CC3dを形成することで、配線M3の下部のアンダーカットを防止または低減することができる。アンダーカットをゼロとする場合、凹部CC3dの端部は、配線M3と重なることなく、隣接する配線M3間の領域で終端している。
このように、凹部CC3dに円弧状の側面S37を設けたことにより、配線M3の残留応力によって、側面S37に印加される応力を緩和でき、前述のクラックCRの発生を防止できる。
また、図21に示すように、配線層M3Cを加工した際に、層間絶縁膜IL3の上面IL3aに凹部を形成しないため、この段階でクラックCRが発生するのを防止することができる。
また、層間絶縁膜IL3の上面IL3a上に薄く導体膜M3Cを残した場合には、側壁絶縁膜SWを形成した後に、薄い導体膜M3Cを除去し、その後に、層間絶縁膜IL3に凹部CC3dを形成する。薄い導体膜M3Cを除去する際に、配線M3は金属膜MLで覆われているため、配線M3がエッチングされることはない。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。上記実施の形態に記載された内容の一部を以下に記載する。
[付記1]
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2アルミニウム層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記(i)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第2凹部は、前記第2上面に接続された直線状の第1側面と、前記第1側面に接続された直線状の第2側面とによって規定され、
前記第2側面は、前記第2上面から前記第1上面に向かう方向において、前記第2凹部の幅が減少するように傾斜している、半導体装置の製造方法。
[付記2]
付記1記載の半導体装置の製造方法において、
前記ドライエッチング処理は、前記半導体基板をドライエッチング装置内の下部電極上に載置して、前記下部電極に高周波電力を印加しながら実施し、
前記第2凹部の第2側面を形成する際の前記高周波電力の第1パワーは、前記第2凹部の前記第1側面を形成する際の前記高周波電力の第2パワーよりも低い、半導体装置の製造方法。
[付記3]
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2アルミニウム層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記(i)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第1凹部は、前記第1上面に接続された直線状の第1側面によって規定され、
断面視において、前記第2凹部は、前記第2上面に接続された直線状の第2側面によって規定され、
前記第2側面は、前記第2上面から前記第1上面に向かう方向において、前記第2凹部の幅が減少するように傾斜しており、
前記第1上面に対して前記第1側面がなす第1角度は、前記第2上面に対して前記第2側面がなす第2角度よりも大きい、半導体装置の製造方法。
[付記4]
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2アルミニウム層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記(i)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第1凹部は、前記第1上面に接続された直線状の第1側面と、前記第1側面に接続された円弧状の第2側面とによって規定され、
断面視において、前記第2凹部は、前記第2上面に接続された直線状の第3側面と、前記第3側面に接続された円弧状の第4側面とによって規定され、
前記第2側面の第1曲率半径は、前記第4側面の第2曲率半径よりも小さい、半導体装置の製造方法。
[付記5]
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2アルミニウム層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記(i)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第2凹部は、円弧状の第1側面によって規定され、
前記第2凹部は、前記第3配線の下部にまで延在し、前記第1凹部は、前記第1配線の下部に延在していない、半導体装置の製造方法。
[付記6]
(a)半導体基板の主面上に、第1上面を含む第1層間絶縁膜を形成する工程、
(b)前記第1上面上に第1膜厚を有する第1アルミニウム層を堆積する工程、
(c)前記第1アルミニウム層にドライエッチング処理を施し、第1配線および第2配線を形成する工程、
(d)前記(c)工程に続き、前記第1配線と前記第2配線との間の領域において、前記第1層間絶縁膜に、前記第1上面から前記主面に向かって延びる第1凹部を形成する工程、
(e)前記第1配線および前記第2配線を覆うように前記第1上面上に、第2上面を含む第2層間絶縁膜を形成する工程、
(f)前記第2層間絶縁膜に化学的機械的研磨処理を施し、前記第2上面を平坦化する工程、
(g)前記(f)工程に続き、前記第2層間絶縁膜に、前記第1配線の一部を露出する開口を形成した後、前記開口を埋め込むように、選択的に前記開口内に導体層を形成する工程、
(h)前記(g)工程に続き、前記第2上面上に、前記第1膜厚よりも厚い第2膜厚を有する第2アルミニウム層を堆積する工程、
(i)前記第2層にドライエッチング処理を施し、第3配線および第4配線を形成する工程、
(j)前記第3配線および前記第4配線の側壁上に側壁絶縁膜を形成する工程、
(k)前記(j)工程に続き、前記第3配線と前記第4配線との間の領域において、前記第2層間絶縁膜に、前記第2上面から前記第1上面に向かって延びる第2凹部を形成する工程、
を有し、
断面視において、前記第2凹部は、円弧状の第1側面によって規定され、
前記第2凹部の端部は、前記第3配線および前記第4配線と重なることなく、前記第3配線および前記第4配線の間の領域で終端している、半導体装置の製造方法。
[付記7]
主面を含む半導体基板と、
前記半導体基板の前記主面上に形成され、第1上面を含む第1層間絶縁膜と、
前記第1上面上に形成された第1配線と、
前記第1配線を覆うように前記第1上面上に形成され、第2上面を含む第2層間絶縁膜と、
前記第2上面上に形成された第2配線と、
を有し、
前記第1配線は、第1膜厚を有し、
前記第2配線は、前記第1膜厚よりも厚い第2膜厚を有し、
前記第1配線に接する領域において、前記第1層間絶縁膜は、前記第1上面から前記主面に向かって延びる第1凹部を備え、
前記第2配線に接する領域において、前記第2層間絶縁膜は、前記第2上面から前記第1上面に向かって延びる第2凹部を備え、
断面視において、前記第1凹部は、前記第1上面に接続された直線状の第1側面と、前記第1側面に接続された円弧状の第2側面とによって規定され、
断面視において、前記第2凹部は、前記第2上面に接続された直線状の第3側面と、前記第3側面に接続された円弧状の第4側面とによって規定され、
前記第2側面の第1曲率半径は、前記第4側面の第2曲率半径よりも小さい、半導体装置。
[付記8]
付記7記載の半導体装置において、
さらに、
前記第1上面上に形成された第3配線と、
前記第2上面上に形成された第4配線と、
を有し、
前記第1凹部は、前記第1配線と前記第3配線との間の領域に形成されており、
前記第2凹部は、前記第2配線と前記第4配線との間の領域に形成されており、
前記第1配線および前記第3配線は、前記第1膜厚を有する第1アルミニウム層で形成され、
前記第2配線および前記第4配線は、前記第2膜厚を有する第2アルミニウム層で形成されている、半導体装置。
[付記9]
付記7記載の半導体装置において、
前記第2曲率半径は、0.08μm以上である、半導体装置。
APC バルブ
B、B2、B3、B31 底面
BE 下部電極
CC2、CC3、CC3a、CC3b、CC3c、CC31、CC32、CC33、CC4、CC4´ 凹部
CH 処理室
CN 角部
CR クラック
CV2、CV3 凸部
G1、G2 ゲート電極
IL1、IL2、IL3 層間絶縁膜(絶縁膜)
IL2a、IL3a 上面
MFC1〜MFC3 マスフローコントローラー
ML 金属膜
M1、M2、M3 配線
M2C、M3C 導体層(アルミニウム層)
M2S、M3S 側面(側壁)
PG1、PG2、PG3 導体層(プラグ電極)
PMP ポンプ
PP1〜PP5 配管
PRO 保護膜(保護絶縁膜)
PR1〜PR2 フォトレジスト層
PR1a、PR2a 開口
P2、P3、P31、P32、P33 角部
RPS 高周波電源
SB 半導体基板
SBa 主面
SD 半導体装置
SR 半導体領域
STI 素子分離膜
SW 側壁絶縁膜
S2、S3 スペース
S、S21、S31〜S37 側面(側壁)
TR1、TR2 トランジスタ
UC アンダーカット部
UE 上部電極
VD 空隙
V1、V2、V3 開口(ビア)
WF 半導体ウエハ
Z 絶縁膜

Claims (13)

  1. 主面を含む半導体基板と、
    前記半導体基板の前記主面上に形成され、第1上面を含む第1層間絶縁膜と、
    前記第1上面上に形成された第1配線と、
    前記第1配線を覆うように前記第1上面上に形成され、第2上面を含む第2層間絶縁膜と、
    前記第2上面上に形成された第2配線と、
    を有し、
    前記第1配線は、第1膜厚を有し、
    前記第2配線は、前記第1膜厚よりも厚い第2膜厚を有し、
    前記第2配線に接する領域において、前記第2層間絶縁膜は、前記第2上面から前記第1上面に向かって延びる第1凹部を備え、
    断面視において、前記第1凹部は、前記第2上面に接続された第1側面と、前記第1側面に接続された第2側面とによって規定され、
    前記第2側面は、前記第2上面から前記第1上面に向かう方向において、前記第1凹部の幅が減少するように傾斜している、半導体装置。
  2. 請求項1に記載の半導体装置において、
    さらに、前記第2上面上に形成された第3配線を有し、
    前記第1凹部は、前記第2配線と前記第3配線との間の領域に形成されており、
    前記第1配線は、前記第1膜厚を有する第1アルミニウム層からなり、
    前記第2配線および前記第3配線は、前記第2膜厚を有する第2アルミニウム層からなる、半導体装置。
  3. 請求項2記載の半導体装置において、
    前記第2上面に対して、前記第1側面は第1角度をなし、前記第2側面は第2角度をなし、
    前記第2角度は、前記第1角度よりも小さい、半導体装置。
  4. 請求項3記載の半導体装置において、
    前記第1角度は、90°を含む、半導体装置。
  5. 請求項3記載の半導体装置において、
    前記第2角度は、60°以下である、半導体装置。
  6. 請求項3記載の半導体装置において、
    さらに、
    前記第1アルミニウム層で構成され、前記第1上面上に形成された第4配線と、
    前記第1配線と前記第4配線との間の領域において、前記第1層間絶縁膜は、前記第1上面から前記主面に向かって延びる第2凹部と、
    を有し、
    断面視において、前記第2凹部は、第3側面によって規定され、
    前記第1上面に対して、前記第3側面がなす第3角度は、前記第2角度よりも大きい、半導体装置。
  7. 主面を含む半導体基板と、
    前記半導体基板の前記主面上に形成され、第1上面を含む第1層間絶縁膜と、
    前記第1上面上に形成された第1配線と、
    前記第1配線を覆うように前記第1上面上に形成され、第2上面を含む第2層間絶縁膜と、
    前記第2上面上に形成された第2配線と、
    を有し、
    前記第1配線は、第1膜厚を有し、
    前記第2配線は、前記第1膜厚よりも厚い第2膜厚を有し、
    前記第1配線に接する領域において、前記第1層間絶縁膜は、前記第1上面から前記主面に向かって延びる第1凹部を備え、
    前記第2配線に接する領域において、前記第2層間絶縁膜は、前記第2上面から前記第1上面に向かって延びる第2凹部を備え、
    断面視において、前記第1凹部は、直線状の第1側面によって規定され、
    断面視において、前記第2凹部は、直線状の第2側面によって規定され、
    前記第2側面は、前記第2上面から前記第1上面に向かう方向において、前記第2凹部の幅が減少するように傾斜しており、
    前記第1上面に対して前記第1側面がなす第1角度は、前記第2上面に対して前記第2側面がなす第2角度よりも大きい、半導体装置。
  8. 請求項7記載の半導体装置において、
    さらに、
    前記第1上面上に形成された第3配線と、
    前記第2上面上に形成された第4配線と、
    を有し、
    前記第1凹部は、前記第1配線と前記第3配線との間の領域に形成されており、
    前記第2凹部は、前記第2配線と前記第4配線との間の領域に形成されており、
    前記第1配線および前記第3配線は、前記第1膜厚を有する第1アルミニウム層で形成され、
    前記第2配線および前記第4配線は、前記第2膜厚を有する第2アルミニウム層で形成されている、半導体装置。
  9. 請求項7記載の半導体装置において、
    前記第2角度は、60°以下である、半導体装置。
  10. 主面を含む半導体基板と、
    前記半導体基板の前記主面上に形成され、第1上面を含む第1層間絶縁膜と、
    前記第1上面上に形成された第1配線と、
    前記第1配線を覆うように前記第1上面上に形成され、第2上面を含む第2層間絶縁膜と、
    前記第2上面上に形成された第2配線と、
    を有し、
    前記第1配線は、第1膜厚を有し、
    前記第2配線は、前記第1膜厚よりも厚い第2膜厚を有し、
    前記第1配線に接する領域において、前記第1層間絶縁膜は、前記第1上面から前記主面に向かって延びる第1凹部を備え、
    前記第2配線に接する領域において、前記第2層間絶縁膜は、前記第2上面から前記第1上面に向かって延びる第2凹部を備え、
    断面視において、前記第2凹部は、前記第2配線の下部にまで延在している、半導体装置。
  11. 請求項10記載の半導体装置において、
    さらに、
    前記第1上面上に形成された第3配線と、
    前記第2上面上に形成された第4配線と、
    を有し、
    前記第1凹部は、前記第1配線と前記第3配線との間の領域に形成されており、
    前記第2凹部は、前記第2配線と前記第4配線との間の領域に形成されており、
    前記第1配線は、前記第1膜厚を有する第1アルミニウム層からなり、
    前記第2配線は、前記第2膜厚を有する第2アルミニウム層からなり、
    前記第2凹部は、円弧状の第1側面によって規定されており、
    前記第1凹部は、前記第1配線の下部に延在していない、半導体装置。
  12. 請求項11記載の半導体装置において、
    前記第1側面の曲率半径は、0.08μm以上である、半導体装置。
  13. 請求項10記載の半導体装置において、
    さらに、
    前記第2凹部を埋めるように、前記第2配線の上に形成された保護膜を有し、
    前記第2凹部内において、前記第2配線の下部には、前記保護膜で埋められていない空隙が存在する、半導体装置。
JP2018123267A 2018-06-28 2018-06-28 半導体装置 Active JP7015218B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018123267A JP7015218B2 (ja) 2018-06-28 2018-06-28 半導体装置
US16/446,078 US10861786B2 (en) 2018-06-28 2019-06-19 Semiconductor device having a multilayer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018123267A JP7015218B2 (ja) 2018-06-28 2018-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2020004854A true JP2020004854A (ja) 2020-01-09
JP7015218B2 JP7015218B2 (ja) 2022-02-02

Family

ID=69055379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018123267A Active JP7015218B2 (ja) 2018-06-28 2018-06-28 半導体装置

Country Status (2)

Country Link
US (1) US10861786B2 (ja)
JP (1) JP7015218B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021112248A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
JP2021112238A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529482A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH09260390A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 半導体装置の製造方法
JPH1187510A (ja) * 1997-07-10 1999-03-30 Kawasaki Steel Corp 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122635A (ja) 1993-10-21 1995-05-12 Hitachi Ltd 半導体装置およびその製造方法
JP2006210828A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置とその製造方法
JP5475363B2 (ja) 2009-08-07 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
EP3809451A1 (en) * 2013-11-08 2021-04-21 Renesas Electronics Corporation Semiconductor device
JP6821291B2 (ja) * 2015-05-29 2021-01-27 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2017003824A (ja) * 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529482A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 半導体装置の製造方法
JPH09260390A (ja) * 1996-03-22 1997-10-03 Toshiba Corp 半導体装置の製造方法
JPH1187510A (ja) * 1997-07-10 1999-03-30 Kawasaki Steel Corp 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路
JP2006148046A (ja) * 2004-11-24 2006-06-08 Hynix Semiconductor Inc 半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021112248A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
JP2021112238A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機

Also Published As

Publication number Publication date
US20200006222A1 (en) 2020-01-02
US10861786B2 (en) 2020-12-08
JP7015218B2 (ja) 2022-02-02

Similar Documents

Publication Publication Date Title
TWI772183B (zh) 導電結構、包括導電結構之系統及裝置以及相關方法
US11133301B2 (en) Integrated circuit having a MOM capacitor and transistor
JP4283470B2 (ja) 多層配線構造を有する半導体素子及びその製造方法
TWI536497B (zh) Semiconductor device manufacturing method and semiconductor device
TW202032765A (zh) 三維記憶體元件及其形成方法
JP2020526938A5 (ja) Nandメモリデバイスおよびnandメモリデバイスを形成するための方法
JP2009105160A (ja) 半導体装置
KR20210102980A (ko) 삼차원 메모리 디바이스의 고유전율 유전체 층 및 그 형성 방법
JP2013247273A (ja) 半導体装置の製造方法およびその方法により製造された半導体装置
TW201919158A (zh) 半導體元件
JP2006319058A (ja) 半導体装置の製造方法
JP7015218B2 (ja) 半導体装置
JP2016171150A (ja) 半導体装置
KR100591148B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
TW201944547A (zh) 記憶體裝置及其製造方法
US20100314674A1 (en) Semiconductor device and method for manufacturing the same
KR100667653B1 (ko) 반도체 장치 및 그 제조 방법
CN110473829B (zh) 层间膜的制造方法
JP2019047043A (ja) 積層型半導体素子および半導体素子基板、ならびにこれらの製造方法
JP2004134498A (ja) 半導体集積回路装置およびその製造方法
JP2014022656A (ja) パターン形成方法およびそれを用いた半導体装置の製造方法
TW201727825A (zh) 積體電路結構及形成方法
KR100865547B1 (ko) 스토리지노드를 갖는 반도체소자의 제조방법
KR20050050875A (ko) 반도체 소자 및 그 제조 방법
KR100253578B1 (ko) 반도체 장치의 평탄화층 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220121

R150 Certificate of patent or registration of utility model

Ref document number: 7015218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150