JP3504211B2

JP3504211B2 - 半導体装置の製造方法

Info

Publication number: JP3504211B2
Application number: JP2000101194A
Authority: JP
Inventors: 中島　　隆; 富生岩▲崎▼; 裕之太田; 英生三浦; 晋治西原; 政司佐原; 正恭鈴樹; 健太郎山田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2004-03-08
Anticipated expiration: 2020-03-31
Also published as: JP2001284359A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。

【０００２】

【従来の技術】半導体装置においては、高集積化、高速
化のニーズが高く、さらに半導体デバイスの微細化、高
速化を進めるため、高精度な微細加工技術の導入、新材
料採用による電気特性の向上、新たなデバイス構造の適
用などが進められている。

【０００３】配線形成工程に関しては、従来用いられて
きたアルミニウム合金よりも高温の工程に耐え、かつ幅
５００ナノメートル以下の微細な配線幅になっても断線
などが生じにくい材料として、タングステン（以下、
Ｗ）が配線や配線間をつなぐプラグの材料に使われるよ
うになっている。Ｗ配線あるいはＷプラグを形成する技
術については、特開平１０−１４４６２３号公報などに
記載されている。

【０００４】

【発明が解決しようとする課題】Ｗ膜は、スパッタリン
グ法や化学気相蒸着（ＣＶＤ）法などによって５００℃
以下で成膜すると、Ｗの融点（約３４００℃）に比べて
非常に低いため、成膜直後はＷ結晶粒の内部に空孔や転
位などの結晶欠陥を多く残存したままである場合が多
い。空孔や転位などの欠陥は不安定な原子状態であると
ともに、結晶粒内における拡散経路となる。そのため、
成膜温度以上の熱履歴を受けると、空孔や転位などの欠
陥が多いほどＷ原子が拡散しやすく、Ｗ原子が安定な場
所に向かって拡散する過程において、膜が緻密化し、膜
収縮することが多い。

【０００５】また、前記した５００℃以下の温度でW膜
を成膜すると、Ｗの結晶粒径は約５０〜２００ナノメー
トルになることが多い。このようなＷ膜をドライエッチ
ングすることによって幅２００ナノメートル以下の微細
なＷ配線を形成すると、配線幅とＷ結晶粒径がほぼ同じ
サイズであることから、多くの結晶粒界が配線を横切る
方向に形成され、結晶粒が数珠つなぎ状になったバンブ
ー構造と呼ばれる構造になる。結晶粒界は原子が最も拡
散しやすい場所の一つであるため、バンブー構造の配線
は、配線内で活発に原子が拡散し、かつ膜収縮が生じる
場合、最も断線しやすい構造の一つとなる。

【０００６】従来の配線形成工程では、成膜後に受ける
熱履歴の温度が約５００℃以下に設定されており、Ｗ原
子はあまり熱的に活性化されなかったためＷ原子が活発
に拡散せず、また配線幅がＷ結晶粒径よりも広かったた
めバンブー構造に成りにくく、断線することは無かっ
た。

【０００７】しかし、Ｗ配線の幅が２００ナノメートル
以下に微細化されてＷ配線構造がバンブー構造になる可
能性が高くなり、その上、キャパシタの誘電体膜を形成
するためのアモルファス酸化タンタル（Ｔａ₂Ｏ₅）を結
晶化させる工程や、キャパシタの多結晶シリコン下部電
極表面を酸化させる工程などのように、Ｗ配線に対して
６００℃以上の熱負荷が加わるようになると、高温の工
程中にＷ原子が拡散してＷ配線が断線するという事例が
多く発生するようになってきた。この断線事例は、Ｗ配
線幅が狭いほど、熱処理温度が高いほど、起きやすい傾
向があり、特にシリコン酸化膜上に直接W膜を堆積させ
た場合に断線が顕著になることが明らかになった。

【０００８】本発明の目的はは、配線幅２００ナノメー
トル以下の微細なＷ配線に対して６００℃以上の熱履歴
が加わってもＷ配線の断線などが発生しない信頼性が高
い半導体装置の製造方法を提供することである。

【０００９】

【課題を解決するための手段】Ｗ配線が断線する原因を
整理すると以下のようになる。（１）Ｗの融点に比べて成膜温度が低く、かつシリコン
酸化膜上に直接W配線が形成されるため、Ｗ配線内部に
不安定な原子配列が残りやすいこと。この傾向は、特に
シリコン酸化膜上に直接W配線を形成した場合に顕著で
ある。

【００１０】（２）不安定な原子配列が残る、疎なＷ配
線に対して成膜温度以上の熱履歴が加わるため、粒界・
表面拡散以外に結晶粒内でもＷ原子が拡散しやすい状態
になっていること。

【００１１】（３）成膜温度以上の熱履歴が加わる場合
にＷ配線内部に引張りの応力場が形成されており、Ｗ原
子の拡散を助長すること。

【００１２】（４）Ｗ配線幅がＷ結晶粒径と同等がそれ
以下になっているためにＷ配線がバンブー構造になって
おり、Ｗ結晶粒界が１カ所でも開くと断線してしまうこ
と。

【００１３】上記の課題の少なくとも一つは、下記の構
成により解決される。

【００１４】（Ａ）Ｗ配線成膜後、層間絶縁膜（第二の
層間絶縁膜）成膜前にＷ配線を熱処理する。これによ
り、Ｗ配線の内部に不安定な原子配列が形成されること
を防止できる。熱処理温度としては、６００℃以上あれ
ばその効果が確認できる。また、８００℃以上あれば高
温での熱処理を必要とする特殊材料を用いた半導体装置
においてもその効果を確認することができる。さらに、
熱処理温度が、Ｗ配線上に層間絶縁膜（第二の層間絶縁
膜）を形成した後に半導体装置に加えられる熱履歴の中
の最高温度（最高工程温度）以上であれば、最も高い効
果を得ることができる。

【００１５】（Ｂ）Ｗ配線を高温で成膜する。これによ
り、Ｗ配線の内部に不安定な原子配列が形成されること
を防止できる。成膜温度としては、６００℃以上あれば
その効果が確認できる。また、８００℃以上あれば高温
での熱処理を必要とする特殊材料を用いた半導体装置に
おいてもその効果を確認することができる。さらに、成
膜温度が、Ｗ配線上に層間絶縁膜（第二の層間絶縁膜）
を形成した後に半導体装置に加えられる熱履歴の中の最
高温度（最高工程温度）以上であれば、最も高い効果を
得ることができる。

【００１６】

【発明の実施の形態】本発明に関する一実施例を図1に
示す。図１は、本発明に関する半導体装置の製造方法を
用いて製造した半導体装置の断面模式図である。図1は
半導体メモリに適用した場合についての一例である。図
中左側がメモリセル部の構造を表しており、右側が周辺
回路部の構造を表している。

【００１７】シリコン基板上にゲート電極4、１層目の
配線となるタングステン配線16、アルミニウム合金36、
46と高融点材料膜35、37、45、47を積層した２層目、３
層目の配線層38ａ、48a、湿気などが半導体チップ内部
へ進入することを防止する保護層50が形成されており、
メモリセル部側では１・２層目配線間にキャパシタ27が
形成されている。

【００１８】このうち、１層目の配線層であるタングス
テン配線16は、最小加工寸法になっているゲート電極4
と同程度以上の非常に微細な配線幅に加工する必要があ
ると共に、キャパシタ用多結晶シリコンのプラグ21との
間隔が狭いため、多結晶シリコンプラグ21との短絡が起
きないように非常に高い精度の加工技術が必要になる部
位である。多結晶シリコンプラグ21との短絡は、タング
ステン配線が細いほどマージンが大きくなるが、逆にタ
ングステン配線16の断線割合が多くなる。

【００１９】図２〜８は、本実施例の半導体メモリを製
造する場合についての工程断面模式図である。図２は、
シリコン基板1内にＭＯＳ（Metal-Oxide-Semiconducto
r）トランジスタを形成し、層間膜6、9を堆積した後、
基板への電気的導通を得るためのコンタクトホール10、
スルーホール11を形成した時点でのデバイス断面を模式
的に示している。

【００２０】シリコン基板１への素子分離用浅溝３の形
成、該表面へのシリコン酸化膜２の形成、浅溝３へのシ
リコン酸化膜3aの埋込、ゲート酸化膜2aの形成、ゲート
電極４および該ゲート電極を覆うシリコン窒化膜５の形
成、シリコン基板１内への不純物の打ち込み、層間絶縁
膜６の形成、コンタクトホール７への多結晶シリコンプ
ラグ8ａ、８ｂの埋め込み、層間絶縁膜９の形成（工程a
と呼ぶ）、コンタクトホール１０およびスルーホール１
１の形成を行っている。

【００２１】図３では配線などからのシリコン基板への
重金属汚染を防止するため、コンタクトホール１０、ス
ルーホール１１内にバリア膜として高融点材料膜1２を
形成する。高融点材料膜１２は、例えばチタン（Ｔｉ）
膜を厚さ1０ｎｍ、窒化チタン（ＴｉＮ）膜を厚さ１０
０ｎｍをスパッタリング法あるいはＣＶＤ法によって堆
積し、積層構造とする。該コンタクトホール１０内の高
融点材料膜１２とシリコン基板１との界面、および該ス
ルーホール１１内の高融点材料膜１２と多結晶シリコン
プラグ８ｂの界面には、後から加えられる熱処理工程に
おける化学反応によってシリサイド層１５が形成され
る。たとえば高融点材料膜1２がＴｉ膜、ＴｉＮ膜の積
層構造である場合には、チタンシリサイド層が形成さ
れ、高融点材料膜1２がコバルト膜とＴｉＮ膜積層構造
である場合にはコバルトシリサイド層が形成される。

【００２２】高融点材料膜1２の形成後、Ｗ膜１３を化
学気相蒸着（ＣＶＤ）法にて堆積し、コンタクトホール
内にＷ膜１３を埋め込み、Ｗプラグ１４を形成する。
層間絶縁膜９上に堆積された高融点材料膜1２およびW膜
１３は、化学機械研磨（ＣＭＰ）法によってＷプラグ１
４のみを残して除去し、さらには層間絶縁膜９の表面を
平坦化する。

【００２３】図４では層間絶縁膜９上にスパッタリング
法あるいはＣＶＤ法によってＷ膜１６を、例えば厚さ１
００ｎｍ形成する（工程ｂと呼ぶ）。

【００２４】Ｗ膜の成膜方法について説明する。スパッ
タリング法の特徴としては、アルゴンなどの希ガスの陽
イオンを用いてＷターゲットから物理的にＷ原子をたた
き出し、たたき出されたＷ原子をウエハ上に膜を堆積さ
せるため、下地との密着性に優れるとともに、ターゲッ
トに印加する電力によって成膜速度を制御しやすいとい
う長所がある。逆に深い溝の内部へ被着させる場合は溝
側面に付着する膜厚が溝底部の付着膜厚に比べて薄くな
ることが短所である。一方、ＣＶＤ法で堆積させる場合
は、スパッタリング法に比べて下地との密着強度が低く
なる傾向があるが、溝内部へは側面・底面とも比較的均
一に付着するので、深い溝や穴の内部に膜を埋め込む場
合に適している。どちらの成膜方法も長所短所があるの
で、デバイス構造や膜応力などを吟味し、メリットが生
かされるように成膜すれば良い。

【００２５】成膜温度に関しては、高くなるほどＷ膜１
６は緻密になって電気抵抗が低下し、より細い配線にも
用いることが可能である。なお、この時点で1層目配
線１６に、後から加わる熱履歴と同等温度の熱処理をあ
らかじめ真空中で加えておくと、 W配線がより緻密化
して断線しにくくなる。

【００２６】成膜速度に関しては、Ｗの成膜速度を遅く
すると、ウエハ上に飛来してくる個々のＷ原子がより安
定な場所に移動できるため、Ｗ膜内に結晶欠陥が生じに
くく膜質が向上し、より断線しにくくなる。

【００２７】Ｗ配線１６を更に緻密化するために、Ｗ配
線形成後に工程温度が最も高くなる工程（以下、最高工
程温度と呼ぶ）と同程度以上の温度の熱処理（工程ｃと
呼ぶ）を行う。たとえば、キャパシタの誘電体材料とし
てＴａ₂Ｏ₅膜をアモルファスで堆積してから結晶化させ
るときは約７００℃以上の熱処理を施す必要があるが、
このような高温の工程を後から行う場合は、Ｗ膜堆積直
後にあらかじめ７００℃以上の熱処理を施しておく。Ｗ
配線が自由表面をもつこの時点で最高工程温度と同程度
の温度にて熱処理（工程ｃ）を行うと、Ｗ配線１６が緻
密化され、かつＷ配線１６内部に発生する引張り応力を
緩和することができる。熱処理（工程ｃ）は、Ｗの酸化
を防止するため、真空中で行うことが望ましい。

【００２８】なお、この熱処理（工程ｃ）の温度は最高
工程温度の温度に比べて１００℃程度低くても（６００
℃）その効果は確認できる。熱処理温度は、最高工程温
度の温度よりも低いほどＷ配線の緻密化効果が小さくな
り、熱処理温度が高いほどＷ配線１６が緻密化されるた
め断線防止効果が高くなる。

【００２９】一方、最高工程温度の温度よりも高い場合
は、熱処理温度が高いほどシリコン基板１内に形成した
トランジスタの不純物濃度プロファイルが不純物の拡散
によって変化し、トランジスタ電気特性が変化するた
め、注意が必要である。したがって、熱処理温度の上限
は、最高工程温度の温度の＋5０℃程度に設定される方
が好ましい。

【００３０】また、熱処理（工程ｃ）の最高温度保持時
間は、長くなるほどＷ配線１６の緻密化効果が高くなる
が、逆に不純物濃度プロファイルが変化してトランジス
タ特性が設計値からはずれてしまうため、最高温度に保
持される時間は１５秒〜２０分程度であり、より望まし
くは３０秒〜１０分程度である。

【００３１】次にＷ膜をドライエッチングすることによ
って幅０．２μｍ以下の配線を形成する。ＣＭＰを用い
た場合、Ｗ配線の下地形状が平坦化されているため細か
な配線回路の露光が可能となり、Ｗ膜をエッチバックす
る方法に比べて配線密度を向上させることが可能であ
る。Ｗ膜へ熱処理工程（工程ｃ）を施す時期は、Ｗ配線
を層間絶縁膜にて覆う前であれば、エッチングで０．２
μｍ以下の配線回路を形成した後であっても構わない。

【００３２】デバイスの平面配置を図１４を用いて説明
する。図中、上下方向に伸びている線がゲート電極４で
あり、Ｗ配線１６は各多結晶シリコンプラグ８ａの間の
スペースに位置し、ゲート電極と垂直な方向に伸びてい
る。これまでで説明してきたデバイスの断面図は、平面
図中のＡ−Ａのような断面を切り取ったものである。ト
ランジスタはシリコン基板１表面に島状に形成された領
域１aの部分に形成され、その周りの浅溝部分３はシリ
コン酸化膜３ａにて埋め込まれている。このトランジス
タ形成部1ａからの電気信号は、多結晶シリコンプラグ
８ａ、８ｂを通して取りだされる。多結晶シリコンプラ
グ８ｂ上にはさらにタングステンプラグ１４が接続さ
れ、ここからＷ配線に接続される。キャパシタ２７は多
結晶シリコンプラグ８ａに接続される。

【００３３】図5について説明する。Ｗ配線１６上に層
間絶縁膜１７を成膜する（工程ｄ）。層間絶縁膜１７を
積層構造にする場合は、積層数の数だけの成膜工程を行
う。この工程によってＷ配線は力学的に拘束されること
になる。層間絶縁膜１７にキャパシタ用スルーホール２
０がW配線間に位置するように形成する。

【００３４】図6では、形成したスルーホール２０内に
多結晶シリコン膜２１にて埋め込み、ＣＭＰ工程にて層
間絶縁膜１７上の多結晶シリコン膜の研磨除去と層間絶
縁膜１７膜表面の平坦化を行い、多結晶シリコンプラグ
１７が形成される。次に層間絶縁膜２２を成膜し、ドラ
イエッチングによってキャパシタ用トレンチ溝２３を形
成し、このキャパシタ用トレンチ溝２３内部に沿うよう
にキャパシタの下部電極となる多結晶シリコン膜２４を
成膜する。

【００３５】なお、下部電極は、多結晶シリコン膜２４
以外の導電性材料の膜で構成することも可能であり、次
のキャパシタ用誘電体膜形成後に行う最高温度高温熱処
理に耐熱性および耐酸化性の劣化の影響が少ない白金、
ルテニウムなどの高融点金属や、ＴｉＮ、窒化タンタル
（ＴａＮ）、酸化ルテニウム（ＲｕＯ）、酸化イリジウ
ム（ＩｒＯ）などの導電性金属化合物を用いても構わな
い。

【００３６】図７では、まず層間絶縁膜２２上の多結晶
シリコン膜２４ａをＣＭＰで研磨して除去、あるいはキ
ャパシタ用トレンチ溝２３内部にレジストを埋め込んで
ドライエッチングすることで除去し、レジストをアッシ
ングなどで除去して多結晶シリコンの下部電極２４を分
離する。次に酸化タンタル（Ｔａ₂Ｏ₅）膜25ａアモルフ
ァス状態で厚さ２０ｎｍ堆積し、７００℃の熱処理工程
（工程ｅ）によってアモルファスＴａ₂Ｏ₅膜２５ａを結
晶化させ、多結晶Ｔａ₂Ｏ₅膜２５ｂを形成する。

【００３７】この７００℃の熱処理工程は、Ｔａ₂Ｏ₅膜
２５ｂが製品仕様を満足する誘電率を有するためには不
可欠な工程であるが、同時に先に形成したＷ配線へも熱
負荷が加えられる。Ｗ配線の熱処理工程（工程ｃ）が行
われない場合には、Ｔａ₂Ｏ₅膜２５ａの熱処理工程によ
って、Ｗ配線１６の内部が疎であることと、Ｗ配線１６
内部に引張りの応力場が形成されているために、Ｗ原子
が拡散してＷ結晶粒界が開き、Ｗ配線が断線に至りやす
かった。しかし、Ｗ配線の成膜直後にＷ配線の熱処理工
程（工程ｃ）を行うことで、あたかじめＷ配線１６が緻
密化され、かつＷ配線内部に発生する引張りの応力が大
きく緩和されるため、Ｗ配線１６が断線することが防止
される。したがって、Ｗ配線の信頼性が向上するため、
信頼性が高い半導体装置を提供することが可能となり、
かつ歩留まり向上によるコスト低減が期待できる。

【００３８】図８では、上部電極となるＴｉＮを、キャ
パシタ内部に沿って均一に堆積されるように、ＣＶＤ法
を用いて成膜し、ドライエッチングで回路を形成する。
形成された上部電極２６の表面に層間絶縁膜３０を成膜
し、基板の周辺回路へ導通をとるためのスルーホール３
１を形成する。

【００３９】図８の状態まで形成した後、Ｗ配線１６と
２層目配線を電気的につなぐＷプラグ３４の形成、２層
目積層配線３８ａ、３８ｂの形成、層間絶縁膜４０の成
膜、２、３層目配線間およびキャパシタ上部電極２６と
３層目配線間を電気的につなぐＷプラグ４４ａ、４４ｂ
の形成、３層目積層配線４８ａ、４８ｂの形成、半導体
装置１００全体を保護するシリコン酸化膜４９、窒化シ
リコン膜５０の成膜、半導体装置１００から外部へ電気
的接続をとるための開口部の形成（図示しない）などの
工程を経て、図１に示したような信頼性が高い微細Ｗ配
線を有する半導体装置１００が完成する。

【００４０】最終的には、チップサイズでのパッケージ
ングや図９に示すような形のパッケージングが施され
る。図９は半導体装置１００を樹脂１０１で封止した例
である。ダイパッド１０２上に半導体装置１００が接着
され、半導体装置１００上にはボンディングワイヤ１０
３が接続されている。ボンディングワイヤ１０３はリー
ドフレーム１０４にも接続され、外部への信号の入出力
を行う。

【００４１】図１０にＷ配線１６の熱処理工程前後の工
程の流れと温度との関係を表す。工程は、Ｗ配線１６の
下地となる層間絶縁膜成膜工程（工程ａ）からＷ成膜後
に工程温度が最高となる工程（工程ｅ）までを示した。
図中、横軸が工程の流れを、縦軸が工程温度を表す。

【００４２】Ｗ配線１６の下地となる層間絶縁膜（図１
〜８における層間絶縁膜９）の成膜工程ａを温度ａにて
行う。次にＷ配線１６の成膜工程ｂ１を工程温度ｂにて
行う。この成膜工程温度は可能な限り高い温度に設定す
る方が、Ｗ配線が緻密化されるため、Ｗ断線にはなりに
くい。Ｗ配線成膜後、Ｗ配線の熱処理工程ｃを行う。工
程ｃの工程温度は、Ｗ配線成膜後の全工程中で最も高い
温度、最高工程温度と同等の温度ｃに設定すること望ま
しい。

【００４３】また、工程最高温度が１０００℃よりも高
く設定されている場合は、シリコン基板内にドープした
不純物プロファイルの拡散によるトランジスタ特性の変
化，あるいは過度のシリサイド反応を最小限に抑えるた
め、Ｗ配線熱処理工程ｃは1分以内で行う必要がある。
より望ましくは３０秒以内である。逆に５００℃以下と
低い場合はＷ原子があまり活性化されず、断線には至ら
ないため、Ｗ配線のための特別な熱処理工程は不要であ
り、層間絶縁膜成膜工程などの工程温度程度の熱処理で
十分である。

【００４４】Ｗ配線の熱処理工程を行う時期は、Ｗ成膜
後からＷ配線上部への層間絶縁膜１７成膜前の間に設定
する。さらには、Ｗ配線１６の表面に自然酸化膜が形成
される前に、Ｗ配線１６Ｗ成膜装置内でＷ配線１６成膜
ｂ１直後に真空を破らずにＷ配線１６の熱処理ｃを行う
方が好ましい。この熱処理工程ｃ後にＷ配線上部の層間
絶縁膜１７を工程温度ａにて成膜する（工程ｄ）。この
工程温度ａは便宜的に設定したものであり、温度ａであ
る必然性はない。

【００４５】工程ｅでは、Ｗ配線１６成膜後、最高工程
温度となる温度ｃにてプロセスを行う。前記実施例で
は、アモルファス状態のＴａ₂Ｏ₅膜を７００℃にて結晶
化する工程を例に説明をした。この工程ｅはＴａ₂Ｏ₅膜
の結晶化工程に限られるものではなく、所望する高温と
なる工程を対象として良い。

【００４６】以上、説明した工程を経ることで、信頼性
が高いＷ配線をもつ半導体装置の製造が可能となる。

【００４７】図１１に別のＷ配線１６の熱処理工程前後
の工程の流れと温度との関係を表す。工程は、図１０と
同様に、Ｗ配線１６の下地となる層間絶縁膜成膜工程
（工程ａ）からＷ成膜後に工程温度が最高となる工程
（工程ｅ）までを示している。

【００４８】Ｗ配線１６の下地となる層間絶縁膜９を温
度ａにて成膜し（工程ａ）、次にＷ配線成膜後の全工程
中で最も高い６００℃以上の温度となる最高工程温度ｃ
に設定し、Ｗ配線１６を成膜する（工程ｂ２）。このＷ
配線１６の成膜工程温度が最高工程温度ｃに設定される
ことで、この工程後に最高工程温度ｃの熱履歴が加えら
れてもほとんど膜質が変化しない程度にＷ配線１６があ
らかじめ緻密化されているので、Ｗ断線にはなりにく
い。

【００４９】成膜温度ｃへのウエハの加熱は、１０００
℃まで加熱可能なセラミックヒーターやランプヒーター
などを内蔵したウエハステージを用いても良いし、成膜
チャンバとは別のチャンバにてウエハ加熱を行い、成膜
チャンバへの搬送後、成膜を行っても良い。

【００５０】なお、工程ｂ２の具体的な工程温度を設定
する場合には、熱処理装置のウエハ急加熱による到達す
る最高温度のばらつきなどを考慮する必要がある。ま
た、シリコン基板内の不純物プロファイルの拡散による
トランジスタ特性の変化を最小限に抑える必要がある場
合は、工程ｂ２の最高温度を１０００℃以下に抑える方
が望ましい。

【００５１】工程ｄにてＷ配線上部の層間絶縁膜１７を
工程温度ａにて成膜し、工程ｅでは、アモルファス状態
のＴａ₂Ｏ₅膜を７００℃にて結晶化する工程のような、
最高工程温度ｃでのプロセスが行われる。

【００５２】以上、Ｗ配線１６の成膜温度を最高工程温
度ｃに設定することで、信頼性が高いＷ配線をもつ半導
体装置の製造が可能となる。シリコン酸化膜９上に１０
０℃にて成膜したＷ配線１６に対して、真空中で熱処理
を５分間施した場合の膜残留応力の熱処理温度依存性を
図１２に示す。シンボル○が熱処理前の、●が真空熱処
理後の膜残留応力を表す。

【００５３】熱処理前では３０００ＭＰａに近い圧縮応
力が発生しており、熱処理を施すとすべての熱処理温度
において、Ｗ配線が収縮して引張り応力が発生し、膜の
圧縮残留応力が熱処理前より小さくなることが分かる。
特に６００℃以上で熱処理した場合は膜応力の変化が急
激に大きくなり、950℃の熱処理では３０００MPaに近い
応力変化が生じることが分かる。

【００５４】図１２における高温熱処理によるＷ配線残
留応力変動結果をもとに、Ｗ配線内部に発生する応力に
ついて有限要素法を用い、Ｗ熱処理の有無の影響につい
て検討した。解析に用いたモデルを図１３、温度履歴，
およびプロセスに沿った積層構造の変化を図１６にそれ
ぞれ示す。上の熱履歴がＷ熱処理を行う場合であり，下
の熱履歴がW熱処理を行わない場合である。最高工程温
度を８００℃に設定し，図１６のプロセスに沿って層間
絶縁膜９の堆積、Ｗ配線１６の堆積、Ｗ配線１６の熱処
理、層間絶縁膜１７の堆積を行いながら，Ｗ配線１６内
の応力解析を行い、最高温度となる工程ｅにて主応力分
布の比較を行った。図１７に解析に用いたW膜の初期応
力値、８００℃アニール時の応力変化について示す。Ｗ
熱処理を行うものを第１仕様、W熱処理を行わないもの
を第２仕様と呼ぶ。最高工程温度８００℃とし、Ｗ堆
積初期には２８００MPaの圧縮応力が発生し、初めて８
００℃に達する工程にてＷ膜内部に＋１２００MPaの応
力変動が発生するとした。解析には以下のようなバルク
の材料定数を用いた。

【００５５】（１）シリコン基板厚さ７２５μｍ、ヤング率＝１６８ＧＰａ、線膨張係数
＝３．０×１０~⁶／Ｋ（２）Ｗ配線の下地および上部の層間絶縁膜厚さ２μｍ、ヤング率７０ＧＰａ、線膨張係数０．６×
１０~⁶／Ｋ（３）Ｗ配線配線幅、厚さ２００ｎｍ、ヤング率３４５ＧＰａ、線膨
張係数４．６×１０~⁶／Ｋ８００℃プロセスにおけるＷ配線内部の主応力分布を図
１５に示す。図中、３００ＭＰａ以上の引張応力が発生
している領域を斜線で、圧縮応力が発生している領域を
クロスの斜線で表す。また，応力値が０〜３００ＭＰａ
間は等高線にて表す。Ｗ成膜直後に熱処理を行った
（ａ）は、層間絶縁膜１７を成膜した後に８００℃の熱
履歴を受けても最大の引張応力は約１５０ＭＰａ程度で
あるが、熱処理を行わなかった場合は、３００ＭＰａ以
上の大きな引張応力が生じることが分かる（最大値は約
７００ＭＰａ）。したがってＷ配線成膜直後の熱処理
（工程ｃ）の有無がＷ配線内部応力の低減につながり、
後の高温熱履歴時におけるＷ原子の拡散を最小限に抑え
る効果があることが分かる。これらのことから、本発明
を用いることで信頼性が高い半導体装置を提供すること
が可能となる。

【００５６】

【発明の効果】本発明を半導体装置の製造方法に適用す
ることで、Ｗ配線の断線などが防止され、Ｗ配線の断線
に対する信頼性は大きく向上する効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１に係る半導体装置の断面模式
図。

【図２】本発明の実施例１に係る半導体装置の製造方法
の第１の工程断面図。

【図３】本発明の実施例１に係る半導体装置の製造方法
の第２の工程断面図。

【図４】本発明の実施例１に係る半導体装置の製造方法
の第３の工程断面図。

【図５】本発明の実施例１に係る半導体装置の製造方法
の第４の工程断面図。

【図６】本発明の実施例１に係る半導体装置の製造方法
の第５の工程断面図。

【図７】本発明の実施例１に係る半導体装置の製造方法
の第６の工程断面図。

【図８】本発明の実施例１に係る半導体装置の製造方法
の第７の工程断面図。

【図９】本発明の実施例１に係る半導体装置を樹脂封止
した場合の斜視図。

【図１０】本発明の実施例１に係る半導体装置の製造方
法における工程温度図。

【図１１】本発明の実施例１に係る半導体装置の製造方
法における別の工程温度図。

【図１２】Ｗ配線残留応力の熱処理温度依存性を示す
図。

【図１３】製造工程に沿ってＷ配線内部の応力解析を行
う場合に用いた解析モデルの模式図。

【図１４】本発明の実施例１に係る半導体装置のゲート
電極およびＷ配線周辺の平面図。

【図１５】図１２での高温熱処理によるＷ配線残留応力
変動結果を用いた有限要素法による高温熱処理中の配線
内部残留応力分布図。

【図１６】有限要素解析に用いたプロセスフローを示す
図。

【図１７】有限要素解析に用いたプロセス条件を示す
図。

【符号の説明】

1：シリコン基板、2：熱酸化膜、2a：ゲート酸化膜、
3：浅溝、3a：浅溝埋め込み用シリコン酸化膜、4：ゲー
ト電極、5：窒化シリコン膜、6：層間絶縁膜、7：コン
タクトホール（メモリセル部）、8ａ、8b：多結晶シリ
コンプラグ、9：層間絶縁膜、10：コンタクトホール
（周辺回路部）、11：スルーホール（メモリセル部Ｍ１
下）、12：高融点材料膜、13：埋込タングステン膜、1
4：タングステンプラグ、15：シリサイド層、16：タン
グステン配線、17：層間絶縁膜、20：キャパシタ用スル
ーホール、21：多結晶シリコンプラグ、22：層間絶縁
膜、23：キャパシタ用トレンチ溝、24：キャパシタ下部
電極、25a：キャパシタ誘電体膜（熱処理前）、25b：キ
ャパシタ誘電体膜（熱処理後）、26：キャパシタ上部電
極、27：キャパシタ、30：層間絶縁膜、31：スルーホー
ル（Ｍ１〜Ｍ２）、32：高融点材料膜、33：埋込タング
ステン膜、34：タングステンプラグ、35：高融点材料
膜、36：アルミニウム合金膜、37：高融点材料膜、38
a、 38b ：２層目配線、40：層間絶縁膜、41a、 41b ：
スルーホール、42：高融点材料膜、43：埋込タングステ
ン膜、44：タングステンプラグ、45：高融点材料膜、4
6：アルミニウム合金膜、47：高融点材料膜、48a、 48
b、 48c ：３層目配線、49：絶縁膜、50：窒化シリコン
保護膜、100：半導体チップ、101：封止樹脂、102：タ
ブ、103：ボンディングワイヤ、104：リードフレーム、
200：Ｗ配線における主応力評価面。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 27/108 Ｈ０１Ｌ 27/10 ６２１Ｃ (72)発明者三浦英生茨城県土浦市神立町502番地株式会社日立製作所機械研究所内 (72)発明者西原晋治東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者佐原政司東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者鈴樹正恭東京都青梅市新町六丁目16番地の３号株式会社日立製作所デバイス開発センタ内 (72)発明者山田健太郎東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (56)参考文献特開平８−37145（ＪＰ，Ａ) 特開平４−333227（ＪＰ，Ａ) 特開平４−241421（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3205 C23C 14/58 C23C 16/14 H01L 21/28 301 H01L 21/8242 H01L 27/108

Claims

(57)【特許請求の範囲】

【請求項１】タングステン配線を備えた半導体装置の製
造方法において、シリコン基板を供給する工程と、前記供給されたシリコン基板に第一の層間絶縁膜を成膜
する工程と、前記第一の層間絶縁膜を平坦化する工程と、前記平坦化された前記第一の層間絶縁膜の表面にタング
ステン配線を成膜する工程と、前記タングステン配線を成膜した後に、前記タングステ
ン配線を熱処理する工程と、前記熱処理が終了した後に、前記タングステン配線の上
部を覆うように第二の層間絶縁膜を成膜する工程と、前記第二の層間絶縁膜の上にキャパシタを形成する工程
と、を有し、前記第二層間絶縁膜を成膜した後に前記半導体装置が製
造工程にて受ける最高工程温度の熱処理は前記キャパシ
タを形成する工程で有し、前記タングステン配線の熱処
理は前記キャパシタ形成する工程での最高温度以上であ
ることを特徴とする半導体装置の製造方法。
【請求項２】配線幅が２００ナノメートル以下の領域を
有するタングステン配線を備えた半導体装置の製造方法
において、シリコン基板を供給する工程と、前記供給されたシリコン基板に第一の層間絶縁膜を成膜
する工程と、前記第一の層間絶縁膜を平坦化する工程と、前記平坦化された前記第一の層間絶縁膜の上にタングス
テン配線を成膜する工程と、前記タングステン配線を成膜した後に、前記タングステ
ン配線を熱処理する工程と、前記熱処理が終了した後に、前記タングステン配線の上
部を覆うように第二の層間絶縁膜を成膜する工程と前記第二の層間絶縁膜の上にキャパシタを形成する工程
と、を有し、前記第二層間絶縁膜を成膜した後に前記半導体装置が製
造工程にて受ける最高工程温度は前記キャパシタを形成
する工程で有し、前記熱処理は前記キャパシタを形成す
る工程での最高温度より１００℃低い温度以上５０度高
い温度以下であることを特徴とする半導体装置の製造方
法。
【請求項３】請求項２において、前記熱処理の温度は、
６００℃以上であることを特徴とする半導体装置の製造
方法。
【請求項４】タングステン配線を備えた半導体装置の製
造方法において、シリコン基板を供給する工程と、前記供給されたシリコン基板に第一の層間絶縁膜を成膜
する工程と、前記第一の層間絶縁膜を平坦化する工程と、前記平坦化された前記第一の層間絶縁膜の表面にタング
ステン配線を成膜する工程と、前記タングステン配線を成膜した後に、前記タングステ
ン配線を熱処理する工程と、前記熱処理が終了した後に、前記タングステン配線の上
部を覆うように第二の層間絶縁膜を成膜する工程と、前記第二の層間絶縁膜の上にキャパシタを形成する工程
と、を有し、前記タングステン配線はシリコン酸化膜上に形成されて
おり、前記第二層間絶縁膜を成膜した後に前記半導体装
置が製造工程にて受ける最高工程温度の熱処理は前記キ
ャパシタを形成する工程で有し、前記タングステン配線
の熱処理は前記最高温度以上であることを特徴とする半
導体装置の製造方法。