JP5804664B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5804664B2 JP5804664B2 JP2007274043A JP2007274043A JP5804664B2 JP 5804664 B2 JP5804664 B2 JP 5804664B2 JP 2007274043 A JP2007274043 A JP 2007274043A JP 2007274043 A JP2007274043 A JP 2007274043A JP 5804664 B2 JP5804664 B2 JP 5804664B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- width
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 239000007769 metal material Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 description 39
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000002161 passivation Methods 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 230000008602 contraction Effects 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
具体的には、素子が作り込まれた半導体基板上には、絶縁性材料からなる層間絶縁膜が積層され、金属材料からなる配線は、その層間絶縁膜上に所定のパターンで形成されている。たとえば、配線材料としてAlが用いられる場合、このAlからなる配線は、層間絶縁膜の平坦な表面上に形成される。また、配線材料としてCuが用いられる場合、このCuからなる配線は、いわゆるダマシン法により、層間絶縁膜の表面に所定のパターンで形成された溝に埋設される。配線の表面は、絶縁性材料からなる第2の層間絶縁膜またはパッシベーション膜により被覆されている。
そこで、本発明の目的は、配線幅が0.4μm以下であっても、ストレスによる配線の断線の発生を防止することができる、半導体装置を提供することである。
この構成によれば、半導体層上には、第1絶縁膜が形成されている。第1絶縁膜の平坦な表面上には、0.4μm以下の配線幅を有し、かつ、Alを主に含む金属材料からなる配線が形成されている。配線には、配線の少なくとも一方の側面から配線幅方向に平面視略半円形状に張り出す幅広部が一体的に形成されている。この幅広部は、配線に沿う方向に100μm以上300μm以下の間隔を空けて複数設けられている。第1絶縁膜上には、配線を被覆するように第2絶縁膜が形成されている。
配線が延びる方向に直交する方向において、配線の配線幅に幅広部の幅を加えた幅は、配線の配線幅の2倍である。そして、配線が延びる方向における幅広部の長さは、互いに隣り合う2つの幅広部の間の配線の長さよりも短く設定されている。これにより、配線上に第2絶縁膜が形成された後、配線と第2絶縁膜との熱収縮差に起因するストレスが配線に生じても、そのストレスを平面視略半円形状の幅広部で吸収することができる。その結果、ストレスによる配線の断線の発生を良好に防止することができるから、配線幅が0.4μm以下であっても、ストレスによる配線の断線の発生を防止することができる半導体装置を提供できる。なお、第2絶縁膜は、たとえば、層間絶縁膜やパッシベーション膜等であってもよい。
また、幅広部間の間隔が300μm以下にされることにより、2つの幅広部間において配線に生じるストレスを両幅広部で良好に吸収することができる。また、幅広部間の間隔が100μm以上にされることにより、幅広部が配線の微細化の妨げとなるのを防止することができる。
図1は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。
半導体装置1は、半導体層としての半導体基板2を備えている。この半導体基板2は、たとえば、Si(シリコン)基板からなる。半導体基板2の表層部には、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの素子が作り込まれている。
第1層間絶縁膜3には、所定のパターンの配線溝4がその上面から掘り下げて形成されている。配線溝4には、Cuからなる配線5が埋設されている。配線5は、ダマシン法によって形成される。また、配線5の側面および底面は、Cuの拡散に対するバリア性を有するTa(タンタル)系材料からなるバリア膜6により覆われている。バリア膜6は、たとえば、スパッタ法により形成される。なお、Ta系材料としては、たとえば、TaまたはTaN(窒化タンタル)を例示することができる。
図2は、配線5の形状を示すための図解的な平面図である。
幅広部9間の間隔Dは、100μm以上300μm以下であることが好ましい。間隔Dが300μm以下にされることにより、2つの幅広部9間において配線5に生じるストレスを両幅広部9で良好に吸収することができる。また、間隔Dが100μm以上にされることにより、幅広部9が配線5の微細化の妨げとなるのを防止することができる。
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
また、幅広部9は、必ずしも等間隔Dで形成されなくてもよく、不規則なピッチで形成されていてもよい。
つまり、他の形態に係る半導体装置1は、半導体層2を含む。半導体層2上には、第1層間絶縁膜3(たとえばSiO 2 膜)が形成されている。第1層間絶縁膜3の平坦な表面上には、0.4μm以下の配線幅W1を有し、かつ、Alを主に含む金属材料からなる配線5が形成されている。第1層間絶縁膜3の平坦な表面上には、配線5の少なくとも一方の側面から配線幅方向Aに平面視略半円形状に張り出す幅広部9が、配線5と一体的に形成されている。幅広部9は、配線5に沿う方向に所定間隔(100μm以上300μmm以下)を空けて複数形成されている。幅広部9は、配線5に沿う方向に等間隔Dで形成されていてもよい。
配線5の配線幅W1に幅広部9の幅を加えた幅W2は、配線5が延びる方向に直交する方向において配線5の配線幅W1の約2倍であり、配線5が延びる方向における幅広部9の長さは、互いに隣り合う2つの幅広部9の間の配線5の長さよりも短い。この配線5を被覆するように、第2層間絶縁膜8(たとえばSiO 2 膜)が第1層間絶縁膜3上に形成されている。
配線5を被覆する第2層間絶縁膜8は、配線5の形成後に、たとえば、CVD法によって形成される。CVD法による第2層間絶縁膜8の形成は、CVD装置内において、300〜400℃の高温下で行われる。そのため、第2層間絶縁膜8の形成後、半導体装置1は、CVD装置から取り出されることにより、室温で急激に冷却される。配線5の主たる金属材料であるAlと第2層間絶縁膜8の材料である絶縁性材料(たとえばSiO 2 )との熱収縮率が大きく異なっている。そのため、配線5と第2層間絶縁膜8との熱収縮差により、配線5に大きなストレスがかかる。
他の形態に係る半導体装置1によれば、配線5に平面視略半円形状の幅広部9が形成されている。配線5が延びる方向に直交する方向において、配線5の配線幅W1に幅広部9の幅を加えた幅W2は、配線5の配線幅W2の約2倍に設定されている。そして、配線5が延びる方向における幅広部9の長さは、互いに隣り合う2つの幅広部9の間の配線の長さよりも短く設定されている。
これにより、配線5上に第2層間絶縁膜8が形成された後、配線5と第2層間絶縁膜8との熱収縮差に起因するストレスが配線5に生じても、そのストレスを平面視略半円形状の幅広部9で吸収することができる。その結果、ストレスによる配線5の断線の発生を良好に防止することができるから、配線幅が0.4μm以下であっても、ストレスによる配線の断線の発生を防止することができる半導体装置1を提供できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能で
ある。
2 半導体層
3 第1層間絶縁膜(層間絶縁膜)
5 配線
9 幅広部
D 間隔
W1 配線幅
Claims (4)
- 半導体層と、
前記半導体層上に形成された第1絶縁膜と、
前記第1絶縁膜の平坦な表面上に形成され、0.4μm以下の配線幅を有し、かつ、Alを主に含む金属材料からなる配線と、
前記配線の少なくとも一方の側面から配線幅方向に平面視略半円形状に張り出すように、前記第1絶縁膜の平坦な表面上に前記配線と一体的に形成され、かつ、前記配線に沿う方向に100μm以上300μm以下の間隔を空けて複数形成された幅広部と、
前記配線を被覆するように前記第1絶縁膜上に形成された第2絶縁膜と、を備え、
前記配線が延びる方向に直交する方向において、前記配線の配線幅に前記幅広部の幅を加えた幅は、前記配線の配線幅の2倍であり、
前記配線が延びる方向における前記幅広部の長さは、互いに隣り合う2つの前記幅広部の間の配線の長さよりも短い、半導体装置。 - 前記幅広部は、等間隔で配置されている、請求項1に記載の半導体装置。
- 前記第1絶縁膜は、SiO 2 を含む、請求項1または2に記載の半導体装置。
- 前記第2絶縁膜は、SiO 2 を含む、請求項1〜3のいずれか一項に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007274043A JP5804664B2 (ja) | 2007-10-22 | 2007-10-22 | 半導体装置 |
US12/255,886 US7948094B2 (en) | 2007-10-22 | 2008-10-22 | Semiconductor device |
US13/067,154 US8508033B2 (en) | 2007-10-22 | 2011-05-12 | Semiconductor device |
US13/937,459 US9490207B2 (en) | 2007-10-22 | 2013-07-09 | Semiconductor device having a copper wire within an interlayer dielectric film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007274043A JP5804664B2 (ja) | 2007-10-22 | 2007-10-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009105147A JP2009105147A (ja) | 2009-05-14 |
JP5804664B2 true JP5804664B2 (ja) | 2015-11-04 |
Family
ID=40706561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007274043A Active JP5804664B2 (ja) | 2007-10-22 | 2007-10-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5804664B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7448429B2 (ja) * | 2020-06-26 | 2024-03-12 | 富士通セミコンダクターメモリソリューション株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669208A (ja) * | 1991-03-12 | 1994-03-11 | Oki Electric Ind Co Ltd | 半導体装置 |
JPH05259159A (ja) * | 1992-03-16 | 1993-10-08 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置内の配線形状 |
JP4131648B2 (ja) * | 2002-07-10 | 2008-08-13 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JP2005259968A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Corp | 半導体装置 |
-
2007
- 2007-10-22 JP JP2007274043A patent/JP5804664B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009105147A (ja) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11056450B2 (en) | Semiconductor device | |
US8039963B2 (en) | Semiconductor device having seal ring structure | |
US20090008750A1 (en) | Seal ring for semiconductor device | |
US8901553B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006190839A (ja) | 半導体装置及びその製造方法 | |
JP4550678B2 (ja) | 半導体装置 | |
JP5537137B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9490207B2 (en) | Semiconductor device having a copper wire within an interlayer dielectric film | |
JP5804664B2 (ja) | 半導体装置 | |
JP2007150301A (ja) | 半導体装置およびその製造方法 | |
US20180012819A1 (en) | Semiconductor Devices and Methods of Formation Thereof | |
JP2009016790A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2900522B2 (ja) | 半導体装置 | |
JP4932944B2 (ja) | 半導体装置およびその製造方法 | |
KR100870271B1 (ko) | 반도체 소자의 금속배선 및 그의 형성 방법 | |
JP2011114008A (ja) | 半導体装置及びその製造方法 | |
JP2008227227A (ja) | 半導体装置及びその製造方法 | |
JP2002280450A (ja) | 半導体装置とその製造方法 | |
US20140353675A1 (en) | Electrode, mis semiconductor device and manufacturing method of electrode | |
KR101017043B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR20000027278A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP5167675B2 (ja) | 半導体ヒューズ装置およびその製造方法 | |
KR100953340B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2023160005A (ja) | 半導体装置 | |
KR100702803B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140704 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140714 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5804664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |