KR970053624A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR970053624A
KR970053624A KR1019960038590A KR19960038590A KR970053624A KR 970053624 A KR970053624 A KR 970053624A KR 1019960038590 A KR1019960038590 A KR 1019960038590A KR 19960038590 A KR19960038590 A KR 19960038590A KR 970053624 A KR970053624 A KR 970053624A
Authority
KR
South Korea
Prior art keywords
layer
wirings
semiconductor device
solid
insulating layer
Prior art date
Application number
KR1019960038590A
Other languages
English (en)
Other versions
KR100279790B1 (ko
Inventor
비이. 어낸드 엠.
히데키 시바타
마사키 야마다
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR970053624A publication Critical patent/KR970053624A/ko
Application granted granted Critical
Publication of KR100279790B1 publication Critical patent/KR100279790B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 배선간의 용량을 절감하고, LSI의 성능의 향상을 도모하기 위한 것으로, 절연층(25)상에는 MOS트랜지스터의 소스ㆍ드레인영역(24a,24b)에 접속되는 배선(W1)이 형성된다. 배선(W1)은 동 등의 금속(28a,28b)과, 금속(28a,28b)의 표면을 덮는 장벽층(27a,27b)으로 구성된다. 배선(W1)상에는 절연층(29,30,32)이 형성된다. 배선(W1)간은 공동(31)으로 되어 있다. 공동(31)내에는 산소 및 이산화탄소의 혼합가스, 또는 공기가 채워져 있다. 절연층(32)상에는 배선(W2)이 형성된다. 배선(W2)간도 배선(W1)간의 동일하게 공동(38)으로 되어 있다. 공동(38)내에는 산소 및 이산화탄소의 혼합가스, 또는 공기가 채워져 있다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명의 제2실시예에 관한 반도체장치를 나타내는 사시도이다.

Claims (178)

  1. 바도체기판과, 이 반도체기판상에 형성되는 제1절연층, 이 제1절연층상에 형성되는 복수의 제1배선, 이 복수의 제1배선간이 완전히 공동으로 되도록 상기 복수의 제1배선상에 형성되는 제2절연층, 이 제2절연층상에 형성되는 복수의 제2배선, 상기 제2절연층에 형성된 비어홀에 매립되고, 상기 복수의 제1배선과 상기 복수의 제2배선을 접속하는 제2도전층 및, 상기 복수의 제2배선간이 완전히 공동으로 되도록 상기 복수의 제2배선상에 형성되는 제3절연층을 구비하는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 복수의 제1 및 제2배선간의 공동내에는 적어도 산소와 이산화탄소의 혼합가스가 채워져 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 복수의 제1 및 제2배선간의 공동내에는 공기가 채워져 있는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 제2절연층의 표면은 평탄한 것을 특징으로 하는 반도체장치.
  5. 반도체기판상에 제1절연층을 형성하는 공정과, 상기 제1절연층상에 고체층을 형성하는 공정, 상기 고체층에 복수의 홈을 형성하는 공정, 상기 복수의 홈내에만 도전체를 매립해서 복수의 배선을 형성하는 공정, 상기 고체층상 및 상기 복수의 배선상에 제2절연층을 형성하는 공정 및, 상기 고체층을 산화함으로써 상기 고체층을 가스층으로 변환하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 고체층은 탄소층이고, 이 탄소층을 재화함으로써 상기 복수의배선간을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제5항에 있어서, 상기 고체층은 상기 도전체를 형성할 때의 온도 이하에서 고체이고, 상기 복수의 홈의 가공이 가능하며, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제5항에 있어서, 상기 복수의 홈은 상기 고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제8항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제5항에 있어서, 상기 복수의 홈은 상기 고체층상에 레지스트를 형성하는 공정과, 상기 레지스트를 패터닝하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 레지스트를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제10항에 있어서, 상기 레지스트는 H2SO4, 및 H2O2의 약액에 의해 박리되는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제5항에 있어서, 상기 제2절연층이 산화물로부터 구성되는 경우에 상기 제2절연층은 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제5항에 있어서, 상기 고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제5항에 있어서, 상기 가스층내에 공기를 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 반도체기판과, 이 반도체기판의 표면영역에 형성되는 반도체소자, 상기 잔도체기판상에 상기 반도체소자를 덮도록 형성하는 제1절연층, 이 제1절연층상에 형성되는 복수의 제1배선, 상기 제1절연층에 형성된 접촉홀에 매립되고, 상기 반도체소자와 상기 복수의 제1배선을 접속하는 제1도전층 및, 상기 복수의 제1배선간이 완전히 공동으로 되도록 상기 복수의 제1배선상에 형성되는 제2절연층을 구비하는 것을 특징으로 하는 반도체장치.
  16. 제15항에 있어서, 상기 제2절연층상에 형성되는 복수의 제2배선과, 상기 제2절연층에 형성된 비어홀에 매립되고, 상기 복수의 제1배선과 상기 복수의 제2배선을 접속하는 제2도전층 및, 상기 복수의 제2배선간이 완전히 공동으로 되도록 상기 복수의 제2배선상에 형성되는 제3절연층을 구비하는 것을 특징으로 하는 반도체장치.
  17. 제16항에 있어서, 상기 복수의 제1배선간의 공동 및 상기 복수의 제2배선간의 공동내에는 각각 적어도 산소와 이산화탄소의 혼합가스가 채워져 있는 것을 특징으로 하는 반도체장치.
  18. 제16항에 있어서, 상기 복수의 제1배선간의 공동 및 상기 복수의 제2배선간의 공동내에는 각각 공기가 채워져 있는 것을 특징으로 하는 반도체장치.
  19. 제16항에 있어서, 상기 제2절연층 및 상기 제3절연층의 표면은 평탄한 것을 특징으로 하는 반도체장치.
  20. 반도체기판의 표면영역에 반도체소자를 형성하는 공정과, 상기 반도체기판상에 상기 반도체소자를 덮는 제1절연층을 형성하는 공정, 상기 제1절연층에 상기 반도체소자에 이르는 접촉홀을 형성하는 공정, 상기 접촉 홀내에 제1도전층을 매립하는 공정, 상기 제1절연층상 및 상기 제1도전층상에 제1고체층을 형성하는 공정, 상기 제1고체층으에 복수의 제1홈을 형성하는 공정, 상기 복수의 제1홈내에만 도전체를 매립해서 복수의 제1배선을 형성하는 공정, 상기 제1고체층상 및 상기 복수의 제1배선상에 제2절연층을 형성하는 공정 및, 상기 제1고체층을 산화함으로써 상기 제1고체층을 제1가스층으로 변환하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제20항에 있어서, 상기 제2절연층상에 제3절연층을 형성하는 공정과, 상기 제2 및 제3절연층에 상기 복수의 제1배선에 이르는 비어홀을 형성하는 공정, 상기 비어홀내에 제2도전층을 매립하는 공정, 상기 제3절연층상 및 제2도전층상에 제2고체층을 형성하는 공정, 상기 제2고체층에 복수의 제2홈을 형성하는 공정, 상기 복수의 제2홈내에만 도전체를 매립해서 복수의 제2배선을 형성하는 공정, 상기 제2고체층상 및 상기 복수의 제2배선상에 제4절연층을 형성하는 공정 및, 상기 제2고체층을 산화함으로써 상기 제2고체층을 제2가스층으로 변환하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조 방법.
  22. 제21항에 있어서, 상기 제1 및 제2고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 제1 및 제2배선간을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 반도체장치의 제조 방법.
  23. 제21항에 있어서, 상기 제1 및 제2고체층은 상기 제1 및 제2홈내에 도전체를 형성할 때의 온도 이하에서 고체이고, 상기 복수의 제1 또는 제2홈의 가공이 가능하며, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  24. 제20항에 있어서, 상기 복수의 제1홈은 상기 제1고체층상에 마스크재를 형성하는 공정과 사진식각공정에 의해 상기 마스크재를 가공하는 공정 및, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제1고체층을 에칭하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  25. 제20항에 있어서, 상기 복수의 제1홈은 상기 제1고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 사익 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제1고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  26. 제21항에 있어서, 상기 복수의 제2홈은 상기 제2고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정 및, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제2고체층을 에칭하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  27. 제21항에 있어서, 상기 복수의 제2홈은 상기 제2고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제2고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  28. 제24항 내지 제27항 중 어느 한 항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  29. 제20항에 있어서, 상기 제2절연층이 산화물로부터 구성되는 경우에 상기 제2절연층은 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  30. 제21항에 있어서, 상기 제4절연층이 산화물로부터 구성되는 경우에 상기 제4절연층은 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  31. 제21항에 있어서, 상기 제1 및 제2고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  32. 제21항에 있어서, 상기 제1 및 제2가스층에 공기를 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조 방법.
  33. 반도체기판과, 이 반도체기판상에 형성되는 제1절연층, 이 제1절연층상에 형성되는 복수의 제1배선, 이 복수의 제1배선간이 완전히 공동으로 되도록 이 복수의 제1배선상에 형성되는 제2절연층, 이 제2절연층에 형성된 접촉홀내 및 상에 형성되고, 상기 복수의 제1배선에 접속되는 기둥모양의 복수의 도전층, 이 복수의 도전층간이 완전히 공동으로 되도록 상기 복수의 도전층상에 형성되는 제3절연층, 이 제3절연층상에 형성되고, 상기 제3절연층에 형성된 접촉홀을 매개로 상기 복수의 도전층에 접속되는 복수의 제2배선 및, 이 복수의 제2배선간이 완전히 공동으로 되도록 이복수의 제2배선에 형성되는 제4절연층을 구비하는 것을 특징으로 하는 반도체장치.
  34. 제33항에 있어서, 상기 복수의 제1배선간의 공동내와, 상기 복수의 도전층간의 공동내 및, 상기 복수의 제2배선간의 공동내에는 각각 적어도 산소와 이산화탄소의 혼합가스가 채워져 있는 것을 특징으로 하는 반도체장치.
  35. 제33항에 있어서, 상기 복수의 제1배선간의 공동내와, 상기 복수의 도전층간의 공동내 및, 상기 복수의 제2배선간의 공동내에는 각각 공기가 채워져 있는 것을 특징으로 하는 반도체장치.
  36. 제33항에 있어서, 상기 제2, 제3 및 제4절연층의 표면은 평탄한 것을 특징으로 하는 반도체장치.
  37. 반도체기판상에 제1절연층을 형성하는 공정과, 상기 제1절연층상에 제1고체층을 형성하는 공정, 상기 제1고체층에 복수의 제1홈을 형성하는 공정, 상기 복수의 제1홈내에만 도전체를 매립해서 복수의 제1배선을 형성하는 공정, 상기 제1고체층상 및 상기 복수의 제1배선상에 제2절연층을 형성하는 공정, 상기 제1고체층을 산화하여 제1고체층을 제1가스층으로 변환하는 공정, 상기 제2절연층상에 제2고체층을 형성하는 공정, 상기 제2고체층 및 상기 제2절연층에 상기 복수의 제1배선에 이르는 복수의 제1접촉홀을 형성하는 공정, 상기 복수의 제1접촉홀내에만 도전체를 매립해서 기둥모양의 복수의 도전층을 형성하는 공정, 상기 제2고체층상 및 상기 복수의 도전층상에 제3절연층을 형성하는 공정, 상기 제3절연층상에 제3고체층을 형성하는 공정, 상기 제3고체층에 복수의 제2홈을 형성하는 공정, 상기 제3절연층에 상기 복수의 도전층에 이르는 복수의 제2접촉홀을 형성하는 공정, 상기 복수의 제2홈내 및 상기 복수의 제2접촉홀내에 도전체를 매립해서 복수의 제2배선을 형성하는 공정, 상기 제3고체층상 및 상기 복수의 제2배선상에 제4절연층을 형성하는 공정 및, 상기 제2 및 제3고체층을 산화하여 이 제2 및 제3고체층을 제2 및 제3가스층으로 변환하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  38. 제37항에 있어서, 상기 제1, 제2 및 제3고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 제1 및 제2배선간 및 상기 복수의 도전층간을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 반도체 장치의 제조방법.
  39. 제37항에 있어서, 상기 제1, 제2 및 제3고체층은 상기 제1 및 제2홈내 및 상기 제2접촉홀내에 도전체를 형성할 때의 온도 이하에서 고체이고, 상기 제1 또는 제2홈의 가공 또는 상기 제1접촉홀의 가공이 가능하며, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  40. 제37항에 있어서, 상기 복수의 제1홈은 상기 제1고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제1고체층을 에칭하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  41. 제37항에 있어서, 상기 복수의 제1홈은 상기 제1고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제1고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  42. 제37항에 있어서, 상기 복수의 제1접촉홀은 상기 제2고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정 및, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제2고체층을 에칭하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  43. 제37항에 있어서, 상기 복수의 제1접촉홀은 상기 제2고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제2고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  44. 제37항에 있어서, 상기 복수의 제2홈은 상기 제3고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제3고체층을 에칭하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  45. 제37항에 있어서, 상기 복수의 제2홈은 상기 제3고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제3고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  46. 제40항 내지 제45항 중 어느 한 항에 있어서, 상기 마스크재가 산화물로부너 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  47. 제37항에 있어서, 상기 제2, 제3 및 제4절연층이 산화물로부터 구성되는 경우에 상기 제2, 제3 및 제4절연층은 각각 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  48. 제37항에 있어서, 상기 제1, 제2 및 제3고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  49. 제37항에 있어서, 상기 제1, 제2 및 제3가스층내에 공기를 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조 방법.
  50. 반도체기판과, 이 반도체기판상에 형성되는 제1절연층, 이 제1절연층상에 형성되는 복수의 제1배선, 이 복수의 제1배선간이 완전히 공동으로 되도록 상기 복수의 제1배선상에 형성되는 제2절연층, 상부와 하부로부터 구성되고, 상부가 라인모양으로 형성되며, 하부가 상기 제2절연층에 형성된 접촉홀내 및 상에 기둥모양으로 형성되고, 상기 복수의 제1배선에 접속되는 복수의 제2배선, 상기 복수의 제2배선의 하부간이 완전히 공동으로 되도록 상기 복수의 제2배선의 상부와 하부간에 형성되는 제3절연층 및, 상기 복수의 제2배선의 상부간이 완전히 공동으로 되도록 상기 복수의 제2배선상에 형성되는 제4절연층을 구비하는 것을 특징으로 하는 반도체장치.
  51. 제50항에 있어서, 상기 복수의 제1배선간의 공동내 및 상기 복수의 제2배선간의 공동내에는 각각 적어도 산소와 이산화탄소의 혼합가스가 채워져 있는 것을 특징으로 하는 반도체장치.
  52. 제50항에 있어서, 상기 복수의 제1배선간의 공동내 및 상기 복수의 제2배선간의 공동내에는 각각 공기가 채워져 있는 것을 특징으로 하는 반도체장치.
  53. 제50항에 있어서, 상기 제2, 제3 및 제4절연층의 표면은 평탄한 것을 특징으로 하는 반도체장치.
  54. 반도체기판상에 제1절연층을 형성하는 공정과, 상기 제1절연층상에 제1고체층을 형성하는 공정, 상기 제1고체층에 복수의 제1홈을 형성하는 공정, 상기 복수의 제1홈내에만 도전체를 매립해서 복수의 제1배선을 형성하는 공정, 상기 제1고체층상 및 상기 복수의 제1배선상에 제2절연층을 형성하는 공정, 상기 제1고체층을 산화하여 이 제1고체층을 가스층으로 변환하는 공정, 상기 제2절연층상에 제2고체층을 형성하는 공정, 상기 제2고체층상에 제3절연층을 형성하는 공정, 상기 제3절연층상에 제3고체층을 형성하는 공정, 상기 제3고체층에 복수의 제2홈을 형성하는 공정, 상기 제3절연층상과 상기 제2고체층 및 상기 제2절연층에 상기 복수의 제1배선에 이르는 복수의 접촉홀을 형성하는 공정, 상기 복수의 제2홈내 및 상기 복수의 접촉홀내에 도전체를 매립해서 복수의 제2배선을 형성하는 공정, 상기 제3고체층상 및 상기 복수의 제2배선상에 제4절연층을 형성하는 공정 및, 상기 제2 및 제3고체층을 산화하여 이 제2 및 제3고체층을 제2 및 제3가스층으로 변환하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법
  55. 제54항에 있어서, 상기 제1, 제2 및 제3고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 제1 및 제2배선간을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
  56. 제54항에 있어서, 상기 제1, 제2 및 제3고체층은 상기 제1 및 제2홈내 및 상기 접촉홀내에 도전체를 형성할 때의 온도 이하에서 고체이고, 상기 제1 또는 제2홈의 가공, 또는 상기 접촉홀의 가공이 가능하며, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  57. 제54항에 있어서, 상기 복수의 제1홈은 상기 제1고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정 및, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제1고체층을 에칭하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  58. 제54항에 있어서, 상기 복수의 제1홈은 상기 제1고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제1고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  59. 제57항 또는 제58항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  60. 제54항에 있어서, 상기 복수의 제2홈은 상기 제3고체층상에 레지스트를 형성하는 공정과, 상기 레지스트를 패터링하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 제3고체층을 에칭하는 공정 및, 상기 레지스트를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  61. 제54항에 있어서, 상기 복수의 접촉홀은 상기 제3고체층상 및 상기 제3절연층상에 레지스트를 형성하는 공정과, 상기 레지스트를 패터링하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 제3절연층과 상기 제2고체층을 에칭하는 공정, 상기 레지스트를 박리하는 공정 및, 상기 제2절연층을 에칭하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  62. 제54항에 있어서, 상기 제2, 제3 및 제4절연층이 산화물로부터 구성되는 경우에, 상기 제2, 제3 및 제4절연층은 각각 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  63. 제54항에 있어서, 상기 제1, 제2 및 제3고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  64. 제54항에 있어서, 상기 제1, 제2 및 제3가스층내에 공기를 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조 방법.
  65. 제1항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 배선의 구성과 동일한 구성을 갖추고, 상기 복수의 배선을 에워싸도록 상기 제1절연층상에 형성되는 가이드링을 구비하는 것을 특징으로 하는 반도체장치.
  66. 제16항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 제1배선의 구성과 동일한 구성을 갖추고, 상기 복수의 제1배선을 에워싸도록 상기 제1절연층상에 형성되는 부분과, 상기 복수의 제2배선의 구성과 동일한 구성을 갖추고, 상기 복수의 제2배선을 에워싸도록 상기 제2절연층상에 형성되는 부분을 적어도 갖추는 가이드링을 구비하는 것을 특징으로 하는 반도체장치.
  67. 제33항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 제1배선의 구성과 동일한 구성을 갖추고, 상기 복수의 제1배선을 에워싸도록 상기 제1절연층상에 형성되는 부분과, 상기 복수의 제2배선의 구성과 동일한 구성을 갖추고, 상기 복수의 제2배선을 에워싸도록 상기 제3절연층상에 형성되는 부분 및, 상기 복수의 도전층의 구성과 동일한 구성을 갖추고, 상기 복수의 도전층을 에워싸도록 상기 복수의 제1배선과 상기 복수의 제2배선간에 형성되는 부분을 적어도 갖추는 가이드링을 구비하는 것을 특징으로 하는 반도체장치.
  68. 제50항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 제1배선의 구성과 동일한 구성을 갖추고, 상기 복수의 제1배선을 에워싸도록 상기 제1절연층상에 형성되는 부분과, 상기 복수의 제2배선의 구성과 동일한 구성을 갖추고, 상기 복수의 제2배선을 에워싸도록 상기 제2절연층상에 형성되는 부분을 적어도 갖추는 가이드링을 구비하는 것을 특징으로 하는 반도체장치.
  69. 제65항에 있어서, 상기 반도체장치는 웨이퍼의 칩영역, 또는 웨이퍼로부터 잘라낸 칩에 형성되고, 상기 가이드링은 상기 칩영역의 테두리부, 또는 상기 칩의 테두리부에 형성되어 있는 것을 특징으로 하는 반도체장치.
  70. 제1항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 저면 및 측면은 도전성을 갖추고, 약품에 부식되기 어려우며, 산화되기 어려운 배선보호층에 의해 덮혀 있는 것을 특징으로 하는 반도체장치.
  71. 제1항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 배선의 측면은 약품에 부식되기 어렵고, 산화되기 어려운 배선보호층에 의해 덮혀 있는 것을 특징으로 하는 반도체장치.
  72. 제16항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 제1및 제2배선의 저면 및 측면은 도전성을 갖추고, 약품에 부식되기 어려우며, 산화되기 어려운 배선보호층에 의해 덮혀 있는 것을 특징으로 하는 반도체장치.
  73. 제16항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 제1및 제2배선의 측면은 약품에 부식되기 어렵고, 산화되기 어려운 배선보호층에 의해 덮혀 있는 것을 특징으로 하는 반도체장치.
  74. 제50항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 제1및 제2배선의 저면 및 측면은 도전성을 갖추고, 약품에 부식되기 어려우며, 산화되기 어려운 배선보호층에 의해 덮혀 있는 것을 특징으로 하는 반도체장치.
  75. 제50항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 제1및 제2배선의 측면은 약품에 부식되기 어렵고, 산화되기 어려운 배선보호층에 의해 덮혀 있는 것을 특징으로 하는 반도체장치.
  76. 제1항에, 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 배선의 구성과 동일한 구성을 갖추고, 상기 복수의 배선간에 형성되며, 상기 제2절연층을 받치는 더미배선을 구비하는 것을 특징으로 하는 반도체장치.
  77. 제16항에 기재된 것을 특징으로 하는 반도체장치에 있어서, 상기 복수의 제1배선의 구성과 동일한 구성을 갖추고, 상기 복수의 제1배선간에 형성되며, 상기 제2절연층을 받치는 더미배선과, 상기 복수의 제2배선의 구성과 동일한 구성을 갖추고, 상기 복수의 제2배선간에 형성되며, 상기 제3절연층을 받치는 더미배선을 구비하는 것을 특징으로 하는 반도체장치.
  78. 반도체기판과, 이 반도체기판상에 형성되는 제1절연층, 이 제1절연층상에 형성되는 복수의 배선, 이 복수의 배선간이 완전히 공동으로 되도록 상기 복수의 배선상에 형성되는 제2절연층 및, 상기 복수의 배선과 상기 제2절연층간에 형성되고, 상기 복수의 배선과 상기 제2절연층을 견고하게 결합하는 결합층을 구비하는 것을 특징으로 하는 반도체장치.
  79. 제78항에 있어서, 상기 제2절연층은 산화실리콘으로 구성되고, 상기 결합층은 상기 복수의 배선을 구성하는 재료와, 실리콘이 반응한 것으로 구성되는 것을 특징으로 하는 반도체장치.
  80. 제78항에 있어서, 상기 제2절연층은 산화금속층으로 구성되고, 상기 결합층은 상기 복수의 배선을 구성하는 재료와, 상기 산화금속층을 구성하는 금속이 반응한 것으로 구성되는 것을 특징으로 하는 반도체장치.
  81. 제78항에 있어서, 상기 복수의 배선간의 공동내에는 적어도 산소와 이산화탄소의 혼합가스가 채워져 있는 것을 특징으로 하는 반도체장치.
  82. 제78항에 있어서, 상기 복수의 배선간의 공동내에는 공기가 채워져 있는 것을 특징으로 하는 반도체장치.
  83. 제78항에 있어서, 상기 제2절연층의 표면은 평탄한 것을 특징으로 하는 반도체장치.
  84. 반도체기판상에 절연층을 형성하는 공정과, 상기 절연층상에 고체층을 형성하는 공정, 상기 고체층에 복수의 흠을 형성하는 공정, 상기 복수의 흠내에만 도전체를 매립해서 복수의 배선을 형성하는 공정, 상기 고체층상 및 상기 복수의 배선상에 실리콘층을 형성하는 공정 및, 상기 고체층을 산화함으로써 상기 고체층을 가스층으로 변환함과 동시에 상기 실리콘층을 산화실리콘층으로 변환하고, 상기 복수의 배선과 상기 실리콘층을 견고하게 결합하는 결합층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  85. 반도체기판상에 절연층을 형성하는 공정과, 상기 절연층상에 고체층을 형성하는 공정, 상기 고체층에 복수의 흠을 형성하는 공정, 상기 복수의 흠내에만 도전체를 매립해서 복수의 배선을 형성하는 공정, 상기 고체층상 및 상기 복수의 배선상에 금속층을 형성하는 공정 및, 상기 고체층을 산화함으로써 상기 고체층을 가스층으로 변환함과 동시에 상기 금속층을 산화금속층으로 변환하고, 상기 복수의 배선과 상기 금속층간에 상기복수의 배선과 상기 금속층을 견고하게 결합하는 결합층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  86. 제84항에 있어서, 상기 고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 배선간을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 것을 반도체장치의 제조방법.
  87. 제84항에 있어서, 상기 고체층은 상기 도전체를 형성할 때의 온도 이하에서 고체이고, 상기 복수의 흠의 제공이 가능하며, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  88. 제84항에 있어서, 상기 복수의 흠은 상기 고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  89. 제88항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  90. 제84항에 있어서, 상기 복수의 흠은 상기 고체층상에 레지스트를 형성하는 공정과, 상기 레지스트를 패터닝하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 레지스트를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  91. 제90항에 있어서, 상기 레지스트는 H2SO4및 H2O2의 약액에 의해 박리되는 것을 특징으로 하는 반도체장치의 제조방법.
  92. 제84항에 있어서, 상기 고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조방법.
  93. 제84항에 있어서, 상기 가스층내에 공기를 채우는 공정을 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  94. 반도체가판과, 이 반도체기판상에 형성되는 제1절연층, 이 제1절연층상에 형성되는 복수의 배선, 이 복수의 배선간이 완전히 공동으로 되도록 상기 공동상 및 상기 복수의 배선의 측벽에 형성되는 산화 또는 질화금속층, 상기 제1절연층과 상기 복수의 배선간에 형성되는 금속층 및, 상기 복수의 배선상 및 상기 산화 또는 질화금속층상에 형성되는 제2절연층을 구비하는 것을 특징으로 하는 반도체장치.
  95. 제94항에 있어서, 상기 산화 또는 금속층은 상기 금속층은 상기 금속층의 산화물 또는 질화물로부터 구성되는 것을 특징으로 하는 반도체장치.
  96. 제95항에 있어서, 상기 금속층은 지르코늄과, 하프늄, 베릴륨, 마그네슘, 스칸듐, 티탄, 망간, 코발트, 니켈, 이트륨, 인튬, 바륨, 란탄, 셀륨, 루테늄, 납, 비스무트, 토륨 및 크롬으로부터 선택되는 1개의 재료로 구성되는 것을 특징으로 하는 반도체장치.
  97. 제94항에 있어서, 상기 1개의 절연층에는 접촉홀이 설치되고, 상기 접촉홀내에는 도전층이 매립되며, 상기 금속층은 상기 도전층에 접촉하고 있는 것을 특징으로 하는 반도체장치.
  98. 제94항에 있어서, 상기 복수의 배선간의 공동내에는 적어도 적어도 산소와 이산화탄소의 혼합가스가 채워져 있는 것을 특징으로 하는 반도체장치.
  99. 제94항에 있어서, 상기 복수의 배선간의 공동내에는 공기가 채워져 있는 것을 특징으로 하는 반도체장치.
  100. 제94항에 있어서, 상기 제2절연층의 표면은 평탄한 것을 특징으로 하는 반도체장치.
  101. 반도체기판상에 제1절연층을 형성하는 공정과, 상기 제1절연층상에 고체층을 형성하는 공정, 상기 고체층에 복수의 흠을 형성하는 공정, 상기 복수의 흠내면 및 상기 고체층상에 금속층을 형성하는 공정, 상기 복수의 홈내에만 도전체를 매립해서 복수의 배선을 형성하는 공정, 상기 고체층을 산화함으로써 상기 고체층을 가스층으로 변환하는 공정, 상기 복수의 배선의 측벽 및 상기 가스층상에 존재하는 상기 금속층만을 산화 또는 질화하여 제2절연층을 형성하는 공정 및, 상기 복수의 배선상 및 상기 제2절연층상에 제3절연층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  102. 반도체기판상에 제1절연층을 형성하는 공정과, 상기 제1절연층상에 고체층을 형성하는 공정, 상기 고체층에 복수의 흠을 형성하는 공정, 상기 복수의 흠의 내면 및 상기 고체층상에 금속층을 형성하는 공정, 상기 복수의 흠내에만 도전체를 매립해서 복수의 배선을 형성하는 공정, 상기 고체층을 산화함으로써 상기 고체층을 가스층으로 변환함과 동시에 상기복수의 배선의 측벽 및 상기 가스층상에 존재하는 상기 금속층만을 산화금속층으로 변환하는 공정 및, 상기 복수의 배선상 및 상기 산화금속층상에 제2절연층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  103. 제101항에 있어서, 상기 고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 배선간을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
  104. 제101항에 있어서, 상기 고체층은 상기 도전체를 형성할 때의 온도 이하에서 고체이고, 상기 복수의 흠의 제공이 가능하며, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  105. 제101항에 있어서, 상기 복수의 흠은 상기 고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  106. 제101항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  107. 제101항에 있어서, 상기 복수의 흠은 상기 고체층상에 레지스트를 형성하는 공정과, 상기 레지스트를 패터닝하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 레지스트를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  108. 제107항에 있어서, 상기 레지스트는 H2SO4및 H2O2의 약액에 의해 박리되는 것을 특징으로 하는 반도체장치의 제조방법.
  109. 제101항에 있어서, 상기 고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조방법.
  110. 제101항에 있어서, 상기 가스층내에 공기를 채우는 공정을 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  111. 제101항에 있어서, 상기 금속층은 산소대기중 또는 질소대기중에서의 열처리에 의해 산화 또는 질화되는 것을 특징으로 하는 반도체장치의 제조방법.
  112. 반도체기판과, 이 반도체기판상에 형성되는 제1절연층, 이 제1절연층상에 형성되는 복수의 배선, 이 복수의 배선의 측면 또는 저면을 덮고, 산소를 투과하지 않는 성질을 갖추는 방호금속층, 상기 복수의 배선의 상면을 덮고, 산소를 투과하지 않는 성질을 갖추는 방호층 및, 상기 복수의 배선간이 완전히 공동으로 되도록 상기 공동상 및 상기 방호층상에 형성되는 제2절연층을 구비하는 것을 특징으로 하는 반도체장치.
  113. 제112항에 있어서, 상기 방호금속층은 티탄과 질화티탄의 적층 및 질화티탄실리콘중 어느 하나로부터 구성되는 것을 특징으로 하는 반도체 장치.
  114. 제112항에 있어서, 상기 방호층은 티탄과 질화티탄의 적층과, 질화티탄실리콘 및 질화실리콘 중 어느 하나로부터 구성되는 것을 특징으로 하는 반도체 장치.
  115. 제112항에 있어서, 상기 상기 제1절연층에는 접촉홀이 설치되고, 상기 접촉홀내에는 도전층이 매립되며, 상기 금속층은 상기 도전층에 접촉하고 있는 것을 특징으로 하는 반도체장치.
  116. 제112항에 있어서, 상기 복수의 배선간의 공동내에는 적어도 산소와 이산화탄소의 혼합가스가 채워져 있는 것을 특징으로 하는 반도체장치.
  117. 제112항에 있어서, 상기 상기 복수의 배선간의 공동내에는 공기가 채워져 있는 것을 특징으로 하는 반도체장치.
  118. 제112항에 있어서, 상기 제2절연층의 표면은 평탄한 것을 특징으로 하는 반도체 장치.
  119. 반도체기판상에 제1절연층을 형성하는 공정과, 상기 제1절연층상에 고체층을 형성하는 공정, 상기 고체층에 복수의 흠을 형성하는 공정, 상기 복수의 홈의 내면 및 상기 고체층상에 산소의 투과를 방지하는 기능을 갖추는 방호금속층을 형성하는 공정, 상기 방호금속층상에 도전체를 형성하는 공정, 상기 방호금속층 및 상기 도전체를 연마 또는 에칭하여 상기 복수의 홈내에만 상기 방호금속층 및 상기 도전체를 잔재시켜 복수의 배선을 형성하는 공정, 상기 복수의 배선상에만 산소의 투과를 방지하는 기능을 갖추는 방호층을 형성하는 공정, 상기 고체층상 및 상기 방호층상에 제2절연층을 형성하는 공정 및, 상기 고체층을 산화함으로써 상기 고체층을 가스층으로 변환하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  120. 제119항에 있어서, 상기 방호금속층 및 상기 도전체를 연마 또는 에칭은 상기 방호금속층 및 상기 도전체의 표면레벨이 상기 고체층의 표면레벨 보다도 낮게 되는 정도까지 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
  121. 제119항에 있어서, 상기 고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 배선간을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
  122. 제119항에 있어서, 상기 고체층은 상기 도전체를 형성할 때의 온도 이하에서 고체이고, 상기 복수의 홈의 가공이 가능하며, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  123. 제119항에 있어서, 상기 복수의 흠은 상기 고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  124. 제123항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  125. 제119항에 있어서, 상기 복수의 흠은 상기 고체층상에 레지스트를 형성하는 공정과, 상기 레지스트를 패터닝하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 레지스트를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  126. 제125항에 있어서, 상기 레지스트는 H2SO4및 H2O2의 약액에 의해 박리되는 것을 특징으로 하는 반도체장치의 제조방법.
  127. 제119항에 있어서, 상기 제2절연층이 산화물로부터 구성되는 경우에 상기 제2절연층은 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  128. 제119항에 있어서, 상기 고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조방법.
  129. 제119항에 있어서, 상기 가스층내에 공기를 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  130. 반도체기판과, 이 반도체기판상에 형성되는 제1절연층, 이 제1절연층상에 형성되는 복수의 배선, 이 복수의 배선에 접촉하지 않게 상기 복수의 배선의 측면 또는 상면을 덮고, 상기 복수의 배선의 주위를 공동으로 하는 것과 같은 제2절연층 및, 상기 복수의 배선간 및 상기 제2절연층상에 형성되는 제3절연층을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  131. 반도체기판과, 이 반도체기판상에 형성되는 제1절연층, 이 제1절연층상에 형성되는 복수의 배선, 이 복수의 배선에 측면에 접촉하지 않게 상기 복수의 배선의 측면을 덮고, 상기 복수의 배선의 측면에 공동을 형성하는 것과 같은 제2절연층 및, 상기 복수의 배선간 및 상기 제2절연층상에 형성되는 제3절연층을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  132. 제130항에 있어서, 상기 복수의 배선간의 공동내에는 적어도 산소와 이산화탄소의 혼합가스가 채워져 있는 것을 특징으로 하는 반도체장치.
  133. 제130항에 있어서, 상기 복수의 배선간의 공동내에는 공기가 채워져 있는 것을 특징으로 하는 반도체장치.
  134. 제130항에 있어서, 상기 제3절연층의 표면은 평탄한 것을 특징으로 하는 반도체장치.
  135. 반도체기판상에 제1절연층을 형성하는 공정과, 상기 제1절연층상에 도전체를 형성하는 공정, 상기 도전체상에 상기 제1고체층을 형성하는 공정, 상기 제1고체층 및 상기 도전체를 에칭하여 복수의 배선을 형성하는 공정, 상기 복수의 배선의 측면에 제2고체층을 형성하는 공정, 상기 제1 및 제2고체층상에 제2절연층을 형성하는 공정 및, 상기 제1 및 제2고체층을 산화함으로써 상기 제1및 제2고체층을 가스층으로 변환하고, 상기 복수의 배선을 상기 가스층에 의해 에워싸는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  136. 제135항에 있어서, 상기 제1 및 제2고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 배선의 주위를 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
  137. 제135항에 있어서, 상기 제1 및 제2고체층은 상기 복수의 홈의 가공이 가능하고, 산화에 의해 용이하게 가스층으로 변화한느 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  138. 제135항에 있어서, 상기 복수의 배선은 상기 제1고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정 및, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 제1고체층 및, 상기 도전체를 에칭하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  139. 제138항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  140. 제138항에 있어서, 상기 에칭후에 상기 마스크재를 박리하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  141. 제135항에 있어서, 상기 복수의 배선은 상기 고체층상에 레지스트를 형성하는 공정과, 상기 레지스트를 패터닝하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 레지스트를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  142. 제141항에 있어서, 상기 레지스트는 H2SO4및 H2O2의 약액에 의해 박리되는 것을 특징으로 하는 반도체장치의 제조방법.
  143. 제135항에 있어서, 상기 제2절연층이 산화물로부터 구성되는 경우에 상기 제2절연층은 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  144. 제135항에 있어서, 상기 제1 및 제2고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조방법.
  145. 제135항에 있어서, 상기 가스층내에 공기를 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  146. 반도체기판상에 제1절연층을 형성하는 공정과, 상기 제1절연층상에 도전체를 형성하는 공정, 상기 도전체를 에칭하여 복수의 배선을 형성하는 공정, 상기 복수의 배선의 측벽에 고체층을 형성하는 공정, 상기 고체층상에 제2절연층을 형성하는 공정 및, 상기 고체층을 산화함으로써 상기 고체층을 가스층으로 변환하고, 상기 복수의 배선의 측면을 상기 가스층에 의해 덮는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  147. 제146항에 있어서, 상기 고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 배선의 측면을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
  148. 제146항에 있어서, 상기 고체층은 상기 복수의 홈의 가공이 가능하고, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  149. 제146항에 있어서, 상기 제2절연층이 산화물로부터 구성되는 경우에 상기 제2절연층은 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  150. 제146항에 있어서, 상기 고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조방법.
  151. 제146항에 있어서, 상기 가스층내에 공기를 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  152. 산화에 의해 가스층으로 변화하는 것과 같은 고체층을 형성하는 공정과, 상기 고체층상에 마스크재를 형성하는 공정, 사진식각공정에 의해 상기 마스크재를 가공하는 공정 및, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정을 구비하는 것을 특징으로 하는 고체층의 에칭방법.
  153. 제152항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 고체층의 에칭방법.
  154. 산화에 의해 가스층으로 변화하는 것과 같은 고체층을 형성하는 공정과, 상기 고체층상에 레지스트를 형성하는 공정, 상기 레지스트를 패터닝하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, H2SO4및 H2O2의 약액에 의해 상기 레지스트를 박리하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  155. 반도체기판과, 이 반도체기판상에 형성되는 제1절연층, 이 제1절연층상에 형성되는 복수의 배선 및, 이 복수의 배선간이 적어도 이산화탄소의 가스가 채워지는 공동으로 되도록 상기 복수의 배선상에 형성되는 제2절연층을 구비하는 것을 특징으로 하는 반도체장치.
  156. 제155항에 있어서, 상기 공동내의 이산화탄소의 농도는 적어도 대기중의 이산화탄소의 농도보다 높은 것을 특징으로 하는 반도체장치.
  157. 제66항에 있어서, 상기 반도체장치는 웨이퍼의 칩영역 또느 웨이퍼로부터 절단된 칩에 형성되고, 상기 가이드링은 상기 칩영역의 테두리부 또는 칩의 테두리부에 형성되어 있는 것을 특징으로 하는 반도체장치
  158. 제67항에 있어서, 상기 반도체장치는 웨이퍼의 칩영역 또는 웨이퍼로부터 절단된 칩에 형성되고, 상기 가이드링은 상기 칩영역의 테두리부 또는 상기 칩의 테두리부에 형성되어 있는 것을 특징으로 하는 반도체장치.
  159. 제68항에 있어서, 상기 반도체장치는 웨이퍼의 칩영역 또는 웨이퍼로부터 절단된 칩에 형성되고, 상기 가이드링은 상기 칩영역의 테두리부 또는 상기 칩의 테두리부에 형성되어 있는 것을 특징으로 하는 반도체장치.
  160. 제85항에 있어서, 상기 고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 배선간을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
  161. 제85항에 있어서, 상기 고체층은 상기 도전체를 형성할 때의 온도 이하에서 고체이고, 상기 복수의 홈의 가공이 가능하며, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  162. 제85항에 있어서, 상기 복수의 흠은 상기 고체층상에 마스크재를 형성하는 공정과, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 마스크재를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  163. 제162항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  164. 제85항에 있어서, 상기 복수의 흠은 상기 고체층상에 레지스트를 형성하는 공정과, 상기 레지스트를 패터닝하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 레지스트를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  165. 제164항에 있어서, 상기 레지스트는 H2SO4및 H2O2의 약액에 의해 박리되는 것을 특징으로 하는 반도체장치의 제조방법.
  166. 제85항에 있어서, 상기 고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조방법.
  167. 제85항에 있어서, 상기 가스층내에 공기를 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  168. 제102항에 있어서, 상기 고체층은 탄소층이고, 상기 탄소층을 재화함으로써 상기 복수의 배선간을 적어도 산소와 이산화탄소의 혼합가스가 채워진 공동으로 하는 것을 특징으로 하는 반도체장치의 제조방법.
  169. 제102항에 있어서, 상기 고체층은 도전체를 형성할 때의 온도 이하에서 고체이고, 상기 복수의 홈의 가공이 가능하며, 산화에 의해 용이하게 가스층으로 변화하는 재료로 구성되는 것을 특징으로 하는 반도체장치의 제조방법.
  170. 제102항에 있어서, 상기 복수의 홈은 상기 고체층상에 마스크재를 형성하는 공정, 사진식각공정에 의해 상기 마스크재를 가공하는 공정, 이 마스크재를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 마스크를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  171. 제170항에 있어서, 상기 마스크재가 산화물로부터 구성되는 경우에 상기 마스크재는 스퍼터링법에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  172. 제102항에 있어서, 상기 복수의 홈은 상기 고체층상에 레지스트를 형성하는 공정과, 상기 레지스트를 패터닝하는 공정, 이 레지스트를 마스크로 해서 이방성에칭에 의해 상기 고체층을 에칭하는 공정 및, 상기 레지스트를 박리하는 공정을 구비함으로써 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  173. 제172항에 있어서, 상기 레지스트는 H2SO4및 H2O2의 약액에 의해 박리되는 것을 특징으로 하는 반도체장치의 제조방법.
  174. 제102항에 있어서, 상기 고체층의 산화는 산소대기중에서의 열처리, 또는 산소플라즈마처리에 의해 달성되는 것을 특징으로 하는 반도체장치의 제조방법.
  175. 제102항에 있어서, 상기 가스층내에 공기를 채우는 공정을 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
  176. 제131항에 있어서, 상기 복수의 배선간의 공동내에는 적어도 산소와 이산화탄소의 혼합가스가 채워져 있는 것을 특징으로 하는 반도체장치.
  177. 제131항에 있어서, 상기 복수의 배선간의 공동내에는 공기가 채워져 있는 것을 특징으로 하는 반도체장치.
  178. 제131항에 있어서, 상기 제3절연층의 표면은 평탄한 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960038590A 1995-12-28 1996-09-06 반도체장치 및 그 제조방법 KR100279790B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-352196 1995-12-28
JP35219695 1995-12-28
JP96-099529 1996-03-29
JP09952996A JP3887035B2 (ja) 1995-12-28 1996-03-29 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020000020962A Division KR100308240B1 (ko) 1995-12-28 2000-04-20 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970053624A true KR970053624A (ko) 1997-07-31
KR100279790B1 KR100279790B1 (ko) 2001-03-02

Family

ID=26440655

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960038590A KR100279790B1 (ko) 1995-12-28 1996-09-06 반도체장치 및 그 제조방법
KR1020000020962A KR100308240B1 (ko) 1995-12-28 2000-04-20 반도체장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020000020962A KR100308240B1 (ko) 1995-12-28 2000-04-20 반도체장치의 제조방법

Country Status (7)

Country Link
US (2) US6307265B1 (ko)
EP (1) EP0783178A3 (ko)
JP (1) JP3887035B2 (ko)
KR (2) KR100279790B1 (ko)
CN (1) CN1160772C (ko)
SG (1) SG60016A1 (ko)
TW (1) TW317010B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU736875B2 (en) * 1997-01-21 2001-08-02 Georgia Tech Research Corporation Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections
GB2330001B (en) * 1997-10-06 1999-09-01 United Microelectronics Corp Method of forming an integrated circuit device
NL1007464C2 (nl) * 1997-11-06 1999-05-07 United Microelectronics Corp Verbindingsstructuur met gas-diëlektricum die compatibel is met contactpuntloze doorgangen.
JP3519589B2 (ja) 1997-12-24 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路の製造方法
JP4787412B2 (ja) * 1999-03-30 2011-10-05 シチズンホールディングス株式会社 薄膜基板の形成方法およびその方法によって形成された薄膜基板
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
US20020076917A1 (en) * 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
JP3895126B2 (ja) * 2001-04-23 2007-03-22 株式会社東芝 半導体装置の製造方法
WO2003021659A1 (en) 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US7214594B2 (en) * 2002-03-26 2007-05-08 Intel Corporation Method of making semiconductor device using a novel interconnect cladding layer
US6734094B2 (en) * 2002-04-29 2004-05-11 Intel Corporation Method of forming an air gap within a structure by exposing an ultraviolet sensitive material to ultraviolet radiation
US6960413B2 (en) * 2003-03-21 2005-11-01 Applied Materials, Inc. Multi-step process for etching photomasks
US7077973B2 (en) * 2003-04-18 2006-07-18 Applied Materials, Inc. Methods for substrate orientation
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US6875685B1 (en) * 2003-10-24 2005-04-05 International Business Machines Corporation Method of forming gas dielectric with support structure
TWI370501B (en) * 2003-11-10 2012-08-11 Hermes Microvision Inc Method and system for monitoring ic process
US7084479B2 (en) * 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
TWI292933B (en) * 2004-03-17 2008-01-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
TWI273671B (en) * 2004-03-18 2007-02-11 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
US7339272B2 (en) * 2004-06-14 2008-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with scattering bars adjacent conductive lines
JP4679193B2 (ja) 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2007035996A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置およびその製造方法
JP4197694B2 (ja) 2005-08-10 2008-12-17 株式会社東芝 半導体装置およびその製造方法
KR100780627B1 (ko) 2005-09-27 2007-11-29 주식회사 하이닉스반도체 탄화된 질화장벽층을 구비한 반도체 소자 및 그의 제조방법
JP2009094378A (ja) 2007-10-11 2009-04-30 Panasonic Corp 半導体装置及びその製造方法
US20090121356A1 (en) * 2007-11-12 2009-05-14 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8237272B2 (en) * 2010-02-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
JP2014096553A (ja) * 2012-10-09 2014-05-22 Tokyo Electron Ltd プラズマ処理方法、及びプラズマ処理装置
KR102037830B1 (ko) 2013-05-20 2019-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5970004B2 (ja) * 2014-01-09 2016-08-17 東京エレクトロン株式会社 半導体装置の製造方法
KR102140048B1 (ko) * 2014-02-18 2020-07-31 삼성전자주식회사 자기 메모리 소자를 위한 자기 터널 접합 구조물 형성 방법
US10490497B2 (en) 2014-06-13 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of conductor nanowires
US9818642B2 (en) * 2015-04-15 2017-11-14 Nxp Usa, Inc. Method of forming inter-level dielectric structures on semiconductor devices
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner
WO2018063208A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Metal aluminum gallium indium carbide thin films as liners and barriers for interconnects
US11171089B2 (en) * 2018-10-31 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Line space, routing and patterning methodology
JP2022065303A (ja) * 2020-10-15 2022-04-27 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379307A (en) 1980-06-16 1983-04-05 Rockwell International Corporation Integrated circuit chip transmission line
US4975144A (en) * 1988-03-22 1990-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of plasma etching amorphous carbon films
EP0343269B1 (en) 1988-05-26 1993-05-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JPH0258221A (ja) 1988-08-23 1990-02-27 Semiconductor Energy Lab Co Ltd 炭素または炭素を主成分とするマスクを用いたエッチング方法
US4987101A (en) 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
US5119164A (en) 1989-07-25 1992-06-02 Advanced Micro Devices, Inc. Avoiding spin-on-glass cracking in high aspect ratio cavities
KR960000375B1 (ko) 1991-01-22 1996-01-05 가부시끼가이샤 도시바 반도체장치의 제조방법
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
JP2555940B2 (ja) 1993-07-27 1996-11-20 日本電気株式会社 半導体装置及びその製造方法
US5494859A (en) * 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JP3441011B2 (ja) * 1994-03-18 2003-08-25 富士通株式会社 アモルファスカーボンを用いた半導体装置製造方法
US5527737A (en) * 1994-05-27 1996-06-18 Texas Instruments Incorporated Selective formation of low-density, low-dielectric-constant insulators in narrow gaps for line-to-line capacitance reduction
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5413962A (en) 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5670828A (en) * 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing

Also Published As

Publication number Publication date
TW317010B (ko) 1997-10-01
KR100279790B1 (ko) 2001-03-02
EP0783178A2 (en) 1997-07-09
CN1160772C (zh) 2004-08-04
SG60016A1 (en) 1999-02-22
EP0783178A3 (en) 1998-10-07
KR100308240B1 (ko) 2001-11-07
JP3887035B2 (ja) 2007-02-28
US6306753B1 (en) 2001-10-23
JPH09237831A (ja) 1997-09-09
US6307265B1 (en) 2001-10-23
CN1157476A (zh) 1997-08-20

Similar Documents

Publication Publication Date Title
KR970053624A (ko) 반도체장치 및 그 제조방법
JP4222979B2 (ja) 半導体装置
US6707157B2 (en) Three dimensional semiconductor integrated circuit device having a piercing electrode
US8329572B2 (en) Semiconductor device and method for fabricating the same
US6828229B2 (en) Method of manufacturing interconnection line in semiconductor device
US5002902A (en) Method for fabricating a semiconductor device including the step of forming an alignment mark
KR0169282B1 (ko) 반도체장치의 제조방법
US20060128123A1 (en) Methods of forming integrated circuits structures including epitaxial silicon layers in a active regions
TW415022B (en) Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film
TWI379382B (ko)
TWI251897B (en) Method of manufacturing semiconductor device
US6693028B2 (en) Semiconductor device having multilayer wiring structure and method for manufacturing the same
EP0377245B1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP3279276B2 (ja) 半導体装置の製造方法
US6881661B2 (en) Manufacturing method of semiconductor device
KR100679257B1 (ko) 매립형 커패시터의 제조방법
KR20120088175A (ko) 반도체 소자 및 그 제조 방법
JP2003163263A (ja) 半導体装置及びその製造方法
KR20010065289A (ko) 반도체 소자의 구리 배선 형성 방법
JPS6373645A (ja) 半導体装置
KR100960934B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JPH0426162A (ja) 浮遊ゲート型半導体記憶装置およびその製造方法
JP2008041783A (ja) 半導体装置の製造方法
JP3396742B2 (ja) 半導体装置及び半導体装置の製造方法
JPH02170561A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee