KR19990040755A - 반도체 소자의 금속 배선층 콘택 형성 방법 - Google Patents
반도체 소자의 금속 배선층 콘택 형성 방법 Download PDFInfo
- Publication number
- KR19990040755A KR19990040755A KR1019970061234A KR19970061234A KR19990040755A KR 19990040755 A KR19990040755 A KR 19990040755A KR 1019970061234 A KR1019970061234 A KR 1019970061234A KR 19970061234 A KR19970061234 A KR 19970061234A KR 19990040755 A KR19990040755 A KR 19990040755A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring layer
- film
- barrier layer
- titanium
- semiconductor device
- Prior art date
Links
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자의 금속 배선층 콘택 형성 방법.
2. 발명이 해결하려고 하는 기술적 과제
반도체 소자의 전도층 재료로 많이 사용되고 있는 알루미늄 합금은 소자의 고집적화에 따른 적용의 한계점으로 인하여, 높은 전도도 특성을 갖는 구리 합금으로 대체되고 있으나, 구리 합금은 반도체 소자 제조 공정 중 열처리 과정에서 쉽게 산화되는 특성이 있고, 접촉되어 있는 다른 금속들과 서로 쉽게 반응하는 성질이 있음.
3. 발명의 해결 방법의 요지
따라서 본 발명에서는 구리 합금을 사용한 제 1 배선층과 알루미늄 합금을 사용한 제 2 배선층의 콘택 형성시 제 1 배선층 둘레에 장벽층을 형성함으로써, 제 1 배선층용 구리 합금이 후속 열처리 공정에서 산화되는 것을 방지할 수 있고, 또한 제 2 배선층용 알루미늄 합금과의 금속 간 반응을 억제할 수 있음.
4. 발명의 중요한 용도
반도체 소자의 금속 배선층 형성 공정
Description
본 발명은 반도체 소자의 금속 배선층 콘택(contact) 형성 방법에 관한 것으로, 제 1 배선층용 구리(Cu) 합금과 제 2 배선층용 알루미늄(Al) 합금 사이에 얇은 장벽층(barrier layer)을 형성하여 두 배선층의 직접 접촉을 방지하는 금속 배선층의 콘택 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 전도층 재료로 많이 사용되고 있는 알루미늄 합금은 낮은 융점과 높은 비저항 등의 특성으로 인하여 초대규모 집적회로(Ultra Large Scale Integration)급 반도체 소자에서는 더 이상의 적용이 어렵게 되었다. 따라서, 대체 재료의 필요성이 대두 되었고, 그러한 재료 중의 하나가 바로 높은 전도도 특성을 갖는 구리 합금이다. 그러나 구리는 반도체 소자 제조 공정 중 열처리 과정에서 쉽게 산화되는 특성이 있으므로, 구리 박막 패턴 형성시 전면을 보호막 공정(encapsulation)으로 감싸주어야 하는 단점이 있다. 또한 구리는 다른 금속과 접촉시 서로 쉽게 반응하는 성질이 있다. 예를들어 구리가 알루미늄과 접촉하게 되면 접촉 부위가 쉽게 반응하여 CuAl2로 합성된다. 그러므로 구리 합금이 다른 금속층과의 접촉으로 쉽게 반응하는 것을 방지하기 위해서는, 구리 박막과 다른 금속층이 직접 접촉하지 못하도록 장벽층(barrier layer)을 형성시켜 주어야 한다.
본 발명은 상기한 문제점을 해결하여 소자의 전기적 특성이 우수하고 콘택 저항이 적은 금속 배선층의 콘택을 형성하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선층 콘택 형성 방법은, 소정의 공정을 거쳐 형성된 하부 형성막 상부에 제 1 절연막을 증착한 후, 상기 하부 형성막이 노출되도록 상기 제 1 절연막의 선택된 영역을 식각하여 식각 홀을 형성하는 단계와, 상기 식각 홀 내부의 바닥 및 벽에 제 1 장벽층을 형성시키고, 상기 제 1 장벽층 내부에 구리 합금을 사용한 제 1 배선층을 형성하여 상기 식각 홀을 채우는 단계와, 상기 제 1 장벽층 및 제 1 배선층이 채워진 식각 홀 상부에 타이타늄 막을 선택적으로 증착한 후, 전체 구조 상부에 제 2 절연막을 증착하고 식각하여 콘택 홀을 형성하되, 상기 제 1 배선층이 형성되어 있는 상부를 식각하여 상기 타이타늄 막이 소정 두께로 남아 노출되도록 하는 단계와, 상기 노출된 타이타늄 막을 질화 처리하여 질화타이타늄을 형성시켜 제 2 장벽층을 형성한 후, 상기 콘택 홀 내부를 포함하는 전체 구조 상부에 알루미늄을 증착하고 패터닝하여 제 2 배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 금속 배선층 콘택 형성 방법을 설명하기 위해 순차적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 하부 형성막 12 : 제 1 절연막
13 : 제 1 장벽층 14 : 제 1 배선층
15 : 제 2 장벽층용 타이타늄막 15A : 제 2 장벽층용 질화타이타늄막
16 : 제 2 절연막 17 : 제 2 배선층
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 금속 배선층 콘택 형성 방법을 설명하기 위해 순차적으로 도시한 단면도이다.
도 1(a)는 반도체 소자의 제조 공정 중 제 1 배선층(14)이 형성된 소자 구조의 단면도이다. 제 1 배선층(14)의 형성은, 소정의 공정을 거쳐 형성된 하부 형성막(11) 상부에 제 1 절연막(12)용 실리콘산화막(SiO2)을 증착한 후, 제 1 절연막(12)의 선택된 영역을 하부 형성막(11)이 노출되도록 식각한다. 식각 홀 내부에는, 후속 열처리 과정에서 제 1 배선층(14)용 구리 합금이 산화되는 것을 방지할 수 있도록 식각홀 내측 바닥 및 벽에 제 1 장벽층(13)을 형성시키고, 제 1 장벽층(13) 내부에 제 1 배선층(14)용 구리 합금을 증착시켜 식각 홀 내부를 채운다. 이 때 제 1 장벽층(13)은 외부의 산소 공급을 차단할 수 있는 질화타이타늄(TiN)을 사용한다. 제 1 배선층(14)용 구리 합금은, 구리 원소에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 타이타늄(Ti) 등과 같은 질소와 잘 반응하는 금속이 1 % ∼ 5 % 정도 함유되어 있도록 한다. 위와 같은 과정으로 형성된 제 1 배선층(14)의 상부에 제 2 장벽층(15)을 형성하기 위하여, 식각 홀 내부에 채워진 제 1 장벽층(13) 및 제 1 배선층(14) 상부에 선택적으로 타이타늄막을 500 Å ∼ 1500 Å 정도로 얇게 증착한다.
도 1(b)는 도 1(a)의 과정에서 형성된 전체 구조 상부에 실리콘산화막을 사용하여 2 절연막(16)을 증착한 후, 제 1 배선층(14)이 형성되어 있는 윗 부분을 식각하여 제 2 장벽층용 타이타늄막(15)이 노출되도록 콘택 홀을 형성하되, 노출되는 제 2 장벽층용 타이타늄막(15)이 500 Å 이하의 매우 얇은 두께로 남도록 제어하여 식각한 단면도이다.
위와 같이 매우 얇은 두께로 제어된 타이타늄막(15)은 암모니아(NH3) 가스 분위기에 노출 시키는 질화 공정을 통하여 질화타이타늄막(15A)으로 형성된다. 질화 공정 진행시, 타이타늄막(15)이 매우 얇게 제어 되어 있으므로, 제 1 배선층(14)의 구리 함금에 1 % ∼ 5 %로 포함되어 있던 크롬, 몰리브덴, 텅스텐, 코발트, 니켈 또는 타이타늄과 같은 금속 원소들은 암모니아 가스 분위기 하에서 열처리시 암모니아 가스의 질소(N) 성분과 반응하기 위하여 재 1 배선층(14)의 표면으로 이동하게 된다. 이들은 타이타늄막(15)의 타이타늄 원소와 함께 암모니아 가스의 질소와 반응하게 되고, 따라서 노출되어 있는 타이타늄막(15)은 질화되어 질화타이타늄막(15A)으로 형성된다. 위와 같은 과정으로 형성된 질화타이타늄막(15A)은 제 1 배선층(14)의 윗 부분을 보호하는 제 2 장벽층(15A)이 되므로, 제 1 배선층(14)용 구리 합금은 장벽층(13 및 15A)들로 완전히 보호된다. 도 1(c)에 그 단면도를 도시 하였다.
도 1(d)와 같이, 하부에 제 2 장벽층(15A)이 형성된 콘택 홀을 포함하여 전체 구조 상부에 알루미늄을 증착한 후, 패터닝하여 제 2 배선층(17)을 형성시킴으로 금속 배선층 콘택이 형성된다.
이와 같은 과정으로 형성된 제 1 배선층(14) 및 제 2 배선층(17)의 콘택은, 제 2 장벽층용 질화타이타늄막(15A)이 제 1 배선층용(14) 구리 합금과 제 2 배선층용(17) 알루미늄 합금의 직접적인 접촉을 방지하여 주고, 특히 제 1 장벽층(13) 및 제 2 장벽층(15A)은 제 1 배선층(14)용 구리 합금을 완전히 보호하므로 구리의 산화를 막아주는 역할을 한다. 따라서 위와 같은 방법으로 형성한 금속 배선층 콘택은 소자 간의 금속 배선 연결을 원활히 할 수 있어 신뢰성이 향상된 소자를 제조할 수 있다.
상술한 바와 같이 본 발명에 의하면, 초대규모 집적회로(ULSI)급 이상의 반도체 소자 제조시, 전도층 재료로 전도도 특성이 좋은 구리를 사용하면서도, 구리가 갖는 쉽게 산화되거나 접촉되는 다른 금속과 쉽게 반응하는 단점을 극복할 수 있다. 또한 질화 처리만으로 구리 합금을 보호할 수 있는 장벽층을 형성할 수 있어 제조 공정을 단순화 할 수 있다. 따라서 콘택 저항이 적어 소자의 전기적 특성이 향상되고, 소자 간의 금속 배선 연결을 원활히 할 수 있어 신뢰성이 향상된 소자를 제조할 수 있는 효과가 있다.
Claims (6)
- 소정의 공정을 거쳐 형성된 하부 형성막 상부에 제 1 절연막을 증착한 후, 상기 하부 형성막이 노출되도록 상기 제 1 절연막의 선택된 영역을 식각하여 식각 홀을 형성하는 단계와,상기 식각 홀 내부의 바닥 및 벽에 제 1 장벽층을 형성시키고, 상기 제 1 장벽층 내부에 구리 합금을 사용한 제 1 배선층을 형성하여 상기 식각 홀을 채우는 단계와,상기 제 1 장벽층 및 제 1 배선층이 채워진 식각 홀 상부에 타이타늄 막을 선택적으로 증착한 후, 전체 구조 상부에 제 2 절연막을 증착하고 식각하여 콘택 홀을 형성하되, 상기 제 1 배선층이 형성되어 있는 상부를 식각하여 상기 타이타늄 막이 소정 두께로 남아 노출되도록 하는 단계와,상기 노출된 타이타늄 막을 질화 처리하여 질화타이타늄을 형성시켜 제 2 장벽층을 형성한 후, 상기 콘택 홀 내부를 포함하는 전체 구조 상부에 알루미늄을 증착하고 패터닝하여 제 2 배선층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선층 콘택 형성 방법.
- 제 1 항에 있어서, 상기 제 1 절연막 및 제 2 절연막은 실리콘산화막인 것을 특징으로 하는 반도체 소자의 금속 배선층 콘택 형성 방법.
- 제 1 항에 있어서, 상기 제 1 장벽층은 질화타이타늄인 것을 특징으로 하는 반도체 소자의 금속 배선층 콘택 형성 방법.
- 제 1 항에 있어서, 상기 제 1 배선층은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 코발트(Co), 니켈(Ni) 및 타이타늄(Ti) 등의 금속 원소중 어느 하나를 1 % 내지 5 % 포함하고 있는 구리 합금인 것을 특징으로 하는 반도체 소자의 금속 배선층 콘택 형성 방법.
- 제 1 항에 있어서, 상기 콘택 홀 형성시 타이타늄막의 두께는 500 Å 이하로 제어하여 식각하는 것을 특징으로 하는 반도체 소자의 금속 배선층 콘택 형성 방법.
- 제 1 항에 있어서, 상기 질화 처리는 암모니아 가스 분위기에서 열처리 하는 것을 특징으로 하는 반도체 소자의 금속 배선층 콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970061234A KR19990040755A (ko) | 1997-11-19 | 1997-11-19 | 반도체 소자의 금속 배선층 콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970061234A KR19990040755A (ko) | 1997-11-19 | 1997-11-19 | 반도체 소자의 금속 배선층 콘택 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990040755A true KR19990040755A (ko) | 1999-06-05 |
Family
ID=66092958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970061234A KR19990040755A (ko) | 1997-11-19 | 1997-11-19 | 반도체 소자의 금속 배선층 콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990040755A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020034373A (ko) * | 2000-11-01 | 2002-05-09 | 박종섭 | 반도체소자의 금속배선 형성방법 |
| KR100426555B1 (ko) * | 2000-03-27 | 2004-04-08 | 가부시끼가이샤 도시바 | 반도체 장치 |
| KR100835280B1 (ko) * | 2007-02-21 | 2008-06-05 | 삼성전자주식회사 | 반도체 기판으로 몰딩되는 하부 패턴과 정렬하는 상부패턴을 가지는 반도체 집적 회로 장치들 및 그의형성방법들 |
| US7595529B2 (en) | 2007-02-21 | 2009-09-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices having upper pattern aligned with lower pattern molded by semiconductor substrate and methods of forming the same |
-
1997
- 1997-11-19 KR KR1019970061234A patent/KR19990040755A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426555B1 (ko) * | 2000-03-27 | 2004-04-08 | 가부시끼가이샤 도시바 | 반도체 장치 |
| US6909191B2 (en) | 2000-03-27 | 2005-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR20020034373A (ko) * | 2000-11-01 | 2002-05-09 | 박종섭 | 반도체소자의 금속배선 형성방법 |
| KR100835280B1 (ko) * | 2007-02-21 | 2008-06-05 | 삼성전자주식회사 | 반도체 기판으로 몰딩되는 하부 패턴과 정렬하는 상부패턴을 가지는 반도체 집적 회로 장치들 및 그의형성방법들 |
| US7595529B2 (en) | 2007-02-21 | 2009-09-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices having upper pattern aligned with lower pattern molded by semiconductor substrate and methods of forming the same |
| US7745876B2 (en) | 2007-02-21 | 2010-06-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same |
| US8872262B2 (en) | 2007-02-21 | 2014-10-28 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices including gates having connection lines thereon |
| US9299827B2 (en) | 2007-02-21 | 2016-03-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices including gates having connection lines thereon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656860A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| US7312531B2 (en) | Semiconductor device and fabrication method thereof | |
| US6787468B2 (en) | Method of fabricating metal lines in a semiconductor device | |
| KR100339179B1 (ko) | 상호 접속 구조 및 그 형성 방법 | |
| KR0147682B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| US5272376A (en) | Electrode structure for a semiconductor device | |
| CN102246293A (zh) | 具有改进的电介质线路到过孔的抗电迁移性界面层的互连结构及其制造方法 | |
| KR920005701B1 (ko) | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 | |
| US4228212A (en) | Composite conductive structures in integrated circuits | |
| KR100459332B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2004000006U (ja) | 半導体装置 | |
| KR19990040755A (ko) | 반도체 소자의 금속 배선층 콘택 형성 방법 | |
| KR100282927B1 (ko) | 장벽금속막을 구비한 금속 배선 및 그 제조방법 | |
| US6657301B2 (en) | Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same | |
| KR19990040756A (ko) | 반도체 소자의 금속 배선층 콘택 형성 방법 | |
| KR100283110B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100290786B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990057408A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100247643B1 (ko) | 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100257856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20000027762A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100290771B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR20030090872A (ko) | 반도체 소자의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |