KR100290786B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100290786B1
KR100290786B1 KR1019980058919A KR19980058919A KR100290786B1 KR 100290786 B1 KR100290786 B1 KR 100290786B1 KR 1019980058919 A KR1019980058919 A KR 1019980058919A KR 19980058919 A KR19980058919 A KR 19980058919A KR 100290786 B1 KR100290786 B1 KR 100290786B1
Authority
KR
South Korea
Prior art keywords
film
planarization
copper wiring
barrier metal
copper
Prior art date
Application number
KR1019980058919A
Other languages
English (en)
Other versions
KR20000042668A (ko
Inventor
이성권
장동혁
김장근
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980058919A priority Critical patent/KR100290786B1/ko
Publication of KR20000042668A publication Critical patent/KR20000042668A/ko
Application granted granted Critical
Publication of KR100290786B1 publication Critical patent/KR100290786B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법을 개시한다. 개시된 본 발명은, 절연막(1)상에 하부 장벽 금속막(2), 구리 재질의 금속 배선막(3), 상부 장벽 금속막(4), 및 평탄화막(5)을 순차적으로 형성한다. 포토레지스트(6)를 평탄화막(5)상에 도포하고, 포토레지스트(6)를 소정의 패턴으로 형성한다. 패터닝된 포토레지스트(6)를 마스크로 하여 평탄화막(5)을 식각하여, 평탄화막(5)을 소정의 패턴으로 형성한다. 250℃ 이상의 온도에서 패터닝된 평탄화막(5)을 마스크로 하여 상하부 장벽 금속막(2,4)과 구리 배선막(3)을 식각하고, 이어서 구리 배선막(3)의 측벽을 식각 가스에 미량의 산소 원자를 첨가하여 과도 식각한다. 그러면, 식각 가스와 절연막(1)의 산소 및 질소 원자가 구리와 반응하게 되어, 구리 배선막(3) 측벽에 실리콘 질화산화막인 보호막(7)이 형성된다. 700 내지 900℃의 온도에서 평탄화막(5)을 리플로우시켜, 평탄화막(5)으로 구리 배선막(3)의 전체를 둘러싸도록 한다.

Description

반도체 소자의 금속 배선 형성 방법
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 보다 구체적으로는 구리를 금속 배선으로 형성하는 방법에 관한 것이다.
일반적으로, 반도체 소자를 제조하는 방법에서, 소자와 소자간 또는 배선과 배선간을 전기적으로 상호 연결시키기 위해서, 금속 배선막이 사용되고 있다.
금속 배선막의 재질로는 알루미늄이 주로 사용되었는데, 알루미늄은 융점이 낮고 비저항이 매우 높다. 이로 인하여, 신호 전달이 지연되고 또한 일렉트로마이그레이션(electromigration) 현상이 발생되는 문제점이 있었다.
그래서, 알루미늄은 차세대 초고집적 반도체 소자의 금속 배선으로 사용하기에는 많은 문제점이 있어서, 최근에는 금속들 중 전도성이 가장 우수한 구리가 알루미늄을 대체할 금속 배선으로 각광받고 있고, 이에 대한 연구가 활발히 진행되고 있는 추세이다.
하지만, 구리는 전도성이 매우 우수한 장점이 있지만, 원자 크기가 매우 작고 다른 금속과의 화학적인 친화도가 큰 단점이 있다. 이로 인하여, 금속 배선을 형성한 다음의 후속 열공정에서, 매우 작은 크기의 구리 원자가 절연막으로 침투하여 소자의 전기적 특성을 저하시키는 문제점이 발생되었다.
따라서, 본 발명은 종래의 구리 재질의 금속 배선 형성 방법이 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 구리 원자가 절연막으로 침투하지 못하도록 하여, 소자의 전기적 특성 저하를 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 목적이 있다.
도 1 내지 도 5는 본 발명에 따른 금속 배선 형성 방법을 순차적으로 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
1 ; 절연막 2 ; 하부 장벽 금속막
3 ; 구리 배선막 4 ; 상부 장벽 금속막
5 ; 평탄화막 6 ; 포토레지스트
7 ; 보호막
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 금속 배선 형성 방법은 다음과 같다.
절연막상에 하부 장벽 금속막, 구리 재질의 금속 배선막, 상부 장벽 금속막, 및 평탄화막을 순차적으로 형성한다. 포토레지스트를 평탄화막상에 도포하고, 포토레지스트를 소정의 패턴으로 형성한다. 패터닝된 포토레지스트를 마스크로 하여 평탄화막을 식각하여, 평탄화막을 소정의 패턴으로 형성한다. 250℃ 이상의 온도에서 패터닝된 평탄화막을 마스크로 하여 상하부 장벽 금속막과 구리 배선막을 식각하고, 이어서 구리 배선막의 측벽을 식각 가스에 산소 원자를 첨가하여 과도 식각한다. 그러면, 식각 가스와 절연막의 산소 및 질소 원자가 구리와 반응하게 되어, 구리 배선막 측벽에 실리콘 질화산화막인 보호막이 형성된다. 700 내지 900℃의 온도에서 평탄화막을 리플로우시켜, 평탄화막으로 구리 배선막의 전체를 둘러싸도록 한다.
상기된 본 발명의 구성에 의하면, 구리 배선막의 양측이 보호막으로 보호됨과 아울러 전체가 평탄화막으로 둘러싸이게 되므로써, 구리 원자가 절연막으로 침투하는 것이 억제된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 1 내지 도 5는 본 발명에 따른 금속 배선 방법을 설명하기 위한 도면이다.
도 1에 도시된 바와 같이, 절연막(1)상에 하부 장벽 금속막(2)을 형성하고, 구리 재질의 금속 배선막(3)을 하부 장벽 금속막(2)상에 증착한다. 구리 배선막(3)상에 다시 상부 장벽 금속막(4)을 형성하고, 평탄화를 위한 BPSG, SOG, PSG, BSG 중의 하나인 평탄화막(5)을 상부 장벽 금속막(4)상에 형성한다. 상하부 장벽 금속막(2,4)의 재질로는 티타늄질화막(TiN), 티타늄텅스텐(TiW), 티타늄(Ti), 탄탈늄질화막(TaN) 또는 텅스텐질화막(WN) 중에 어느 하나가 선택된다.
이어서, 포토레지스트(6)를 평탄화막(5)상에 도포하고, 도 2와 같이 리소그래피 공정을 통해 포토레지스트(6)를 소정의 패턴으로 형성한다. 패터닝된 포토레지스트(6)를 마스크로 하여 평탄화막(5)을 식각하여, 도 3와 같이 평탄화막(5)를 미세 패턴화한다.
그런 다음, 패터닝된 평탄화막(5)을 하드 마스크로 하여 상하부 장벽 금속막(2,4)과 구리 배선막(3)을 식각한다. 식각 가스로는 SiCl4와 N2가 사용될 수 있다. 이어서, 상기된 식각 가스에 미량의 산소 원자를 첨가하여 상하부 장벽 금속막(2,4)과 구리 배선막(3)을 과도 식각하여, 구리 배선막(3)의 양측이 패터닝된 평탄화막(5)의 안쪽에 위치하도록 한다. 한편, 상기와 같은 2번의 식각 공정은 250℃ 이상의 온도에서 실시한다.
이때, 식각 가스에 첨가된 산소 원자와 식각 작용시, 절연막(1)으로 주로 사용되는 실리콘 산화막과 질화막에서 발생된 산소 및 질소 원자는, 다시 절연막(1)에 반응하거나 평탄화막(5)에 반응할 수가 없으므로, 구리 배선막(3)의 구리 원자와 반응하게 되므로써, 도 4와 같이 구리 배선막(3)의 양측벽에 실리콘 질화산화막(SiON)인 보호막(7)이 형성된다.
마지막으로, BPSG인 평탄화막(5)을 700 내지 900℃ 정도의 온도에서 리플로우시키면, 도 5와 같이 평탄화막(5)이 구리 배선막(3) 전체를 둘러싸게 된다.
상기된 방법으로 구리 배선막(3)을 형성하게 되면, 구리 배선막(3)의 하부는 하부 장벽 금속막(2)에 의해, 상부는 상부 장벽 금속막(4)에 의해, 양측은 보호막(7)에 의해, 전체는 리플로우된 평탄화막(5)에 의해 겹겹이 둘러싸게 된다. 따라서, 매우 작은 크기의 구리 원자가 절연막으로 침투하는 것이 억제된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 구리 배선막의 상하부와 양측 그리고 전체가 여러 막들로 겹겹이 둘러싸이게 되므로써, 구리 원자가 절연막으로 침투하여 소자의 전기적 특성을 저하시키는 것이 방지된다.
이와 같이 본 발명에 따른 구리 금속 배선 형성 방법은, 종래의 구리를 이용한 금속 배선 방법이 안고 있는 문제점을 확실하게 해소하므로써, 초고집적 반도체 소자의 금속 배선에 적용될 수가 있다.
이상에서는 본 발명에 의한 금속 배선 형성 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (7)

  1. 절연막상에 하부 장벽 금속막, 구리 배선막, 상부 장벽 금속막, 및 평탄화막을 순차적으로 형성하는 단계;
    상기 평탄화막상에 패터닝된 포토레지스트를 형성하고, 상기 포토레지스트를 마스크로 하여 상기 평탄화막을 식각하여 패터닝하는 단계;
    상기 패터닝된 평탄화막을 마스크로 하여 상기 상하부 장벽 금속막과 구리 배선막을 식각하는 단계;
    상기 패터닝된 평탄화막을 마스크로 식각 가스에 산소 원자를 첨가하여 상기 상하부 장벽 금속막과 구리 배선막의 양측벽을 과도 식각하여, 상기 식각 가스와 절연막에서 발생된 산소 원자들이 상기 구리 배선막의 구리 원자와 반응하는 것에 의해, 상기 구리 배선막의 양측벽에 보호막을 형성하는 단계; 및
    상기 평탄화막을 소정의 온도에서 리플로우시켜, 상기 평탄화막으로 상기 구리 배선막 전체를 둘러싸게 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 평탄화막은 BPSG, SOG, PSG, BSG인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 2 항에 있어서, 상기 BPSG막을 700 내지 900℃의 온도에서 리플로우시키는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 두 번의 식각 공정은 250℃ 내지 500℃의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 두 번의 식각 공정에 사용되는 식각 가스는 SiCl4와 N2인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서, 상기 상하부 장벽 금속막의 재질은 티타늄질화막, 티타늄텅스텐, 티타늄, 탄탈늄질화막 또는 텅스텐질화막 중의 어느 하나인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 1 항에 있어서, 상기 보호막은 실리콘 질화산화막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1019980058919A 1998-12-26 1998-12-26 반도체 소자의 금속배선 형성방법 KR100290786B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058919A KR100290786B1 (ko) 1998-12-26 1998-12-26 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058919A KR100290786B1 (ko) 1998-12-26 1998-12-26 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20000042668A KR20000042668A (ko) 2000-07-15
KR100290786B1 true KR100290786B1 (ko) 2001-08-07

Family

ID=19565921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058919A KR100290786B1 (ko) 1998-12-26 1998-12-26 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100290786B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399443B1 (ko) * 2001-06-28 2003-09-29 주식회사 하이닉스반도체 금속 배선 형성 방법
KR100849821B1 (ko) * 2002-02-18 2008-07-31 매그나칩 반도체 유한회사 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR20000042668A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US6245663B1 (en) IC interconnect structures and methods for making same
US6372636B1 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6008117A (en) Method of forming diffusion barriers encapsulating copper
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
US7037836B2 (en) Method of manufacturing a semiconductor device without oxidized copper layer
CN106898595B (zh) 互连线结构与其制造方法
US9754885B1 (en) Hybrid metal interconnects with a bamboo grain microstructure
KR20050044734A (ko) 개선된 장벽층접착을 가진 배선들
US6603206B2 (en) Slot via filled dual damascene interconnect structure without middle etch stop layer
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
US4786962A (en) Process for fabricating multilevel metal integrated circuits and structures produced thereby
KR19980080983A (ko) 층간 절연 물질로서 저유전율의 비정질 탄소 불화물 막을 가질수 있는 반도체 디바이스 및 그 제조 방법
KR19980071288A (ko) 구리 상호결선 기술
US6383919B1 (en) Method of making a dual damascene structure without middle stop layer
US10923423B2 (en) Interconnect structure for semiconductor devices
US6682999B1 (en) Semiconductor device having multilevel interconnections and method of manufacture thereof
KR100290786B1 (ko) 반도체 소자의 금속배선 형성방법
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
KR100282231B1 (ko) 반도체 장치의 배선 제조 방법
KR100282230B1 (ko) 반도체 장치의 배선 제조 방법
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
KR100870271B1 (ko) 반도체 소자의 금속배선 및 그의 형성 방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100875057B1 (ko) 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee