KR19980071288A - 구리 상호결선 기술 - Google Patents
구리 상호결선 기술 Download PDFInfo
- Publication number
- KR19980071288A KR19980071288A KR1019980004144A KR19980004144A KR19980071288A KR 19980071288 A KR19980071288 A KR 19980071288A KR 1019980004144 A KR1019980004144 A KR 1019980004144A KR 19980004144 A KR19980004144 A KR 19980004144A KR 19980071288 A KR19980071288 A KR 19980071288A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- containing material
- oxidized
- portions
- dielectric layer
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 93
- 239000010949 copper Substances 0.000 title claims abstract description 92
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 90
- 239000000463 material Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 239000007769 metal material Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- CMGDVUCDZOBDNL-UHFFFAOYSA-N 4-methyl-2h-benzotriazole Chemical compound CC1=CC=CC2=NNN=C12 CMGDVUCDZOBDNL-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 실시예는 반도체 기판 위의 구리로 구성된 도전성 구조를 형성하는 방법으로, 상기 방법은 상기 기판(기판(10)) 위로 구리-함유 재료(금속 재료(24, 28, 및 30))를 증착하는 단계와, 상기 구리-함유 재료(도1a 및 도2a의 층(30))의 부분들을 선별적으로 산화하는 단계와, 상기 구리-함유 재료의 상기 산화된 부분들을 제거하는 단계를 포함한다. 양호하게는, 구리-함유 재료는 실질적 순수 구리 또는 구리로 도핑된 알루미늄(양호하게는 적어도 0.5 중량%의 구리-더 양호하게는 0.5 내지 4 중량%의 구리-를 함유하는 구리 도핑 알루미늄)으로 구성된다. 마스크(도1b 및 도2a의 마스크(32))는 상기 구리-함유 재료의 일부분 상에 형성되어 상기 마스크 아래의 상기 구리-함유 재료의 산화를 지체(retard)시킨다. 양호하게는, 구리 함유 재료의 산화된 부분들을 제거하는 단계는 상기 산화된 부분들을 화학 기계적 폴리싱하거나, 상기 산화된 부분들을 에칭하거나, 또는 그 두개의 공정의 결합에 의해 수행된다.
Description
본 발명은 일반적으로 반도체 장치 제조에 관한 것으로, 특히 구리를 포함하는 구조의 형성 및 제거에 관한 것이다.
차세대 반도체 장치는 그 크기가 작아지고 저전력을 요구한다. 그러므로, 상위 레벨 금속화는 낮은 면저항을 가지며, 우수한 일렉트로마이그레이션(electromigration) 특성을 갖는다. 구리 혼합 알루미늄 구조는 접촉(contact)/비아(via)/상호결선(interconnect) 및 순수 구리로 제조된 관련 금속 라인을 이용함으로써 이러한 문제점들에 대한 해결책으로서 제시된다. 그러나, 구리 구조 및 구리 도핑된 알루미늄 구조는 에칭이 어렵다. 이러한 문제점 때문에, 일부 반도체 제조자는 접촉/상호결선/비아 및 관련된 위에 있는 금속 구조가 금속 재료(구리 도핑 알라미늄 또는 실질적 순수 구리)를 증착(deposite)하기 전에 레벨간 유전층을 제거하여 금속 재료가 채워지는 패턴을 형성하는 상감(象嵌) 공정(damascene process)을 사용할 것을 고려한다. 그러나, 레벨간 유전 재료위에 있는 과도한 재료를 제거하기 위해 (화학 기계적 폴리싱(CMP)과 같은)제거/평평화 공정의 일부 형태가 반드시 잇따라야 한다.
대부분의 제거/평평화 공정은 구리막 또는 구리가 적어도 2 중량%인 구리 도핑 알루미늄 막에서는 수행이 올바르게 되지 않는다. 특히, 구리 양이 많은 막은 CMP 공정 동안 훼손되는 경향이 있으며, 종단 검출은 표준 CMP 공정을 통해서는 매우 어렵다. 또한, CMP 공정을 정지할 시점을 결정하기가 어려우므로, 여분의 금속이 접촉/비어/상호결선 영역(일반적으로 디싱(dishing)이라 칭함)으로부터 제거되는데, 이는 바람직하지 않다. 또한, (구리막 또는 구리로 강하게 도핑된 알루미늄막과 관련된)일반적인 CMP 공정은 구리 필링(peeling), 하부 장벽층의 필링, 구리 구조의 부식(erosion) 및 구리 구조의 부식(corrosion)과 같은 다른 문제점을 갖는다.
본 발명의 실시예는 반도체 기판 상에 구리를 포함하는 도전형 구조를 형성하는 방법으로서, 상기 방법은 상기 기판 위로 구리-함유 재료를 증착하는 단계와, 상기 구리-함유 재료의 부분들을 선별적으로 산화하는 단계와, 상기 구리-함유 재료의 상기 산화된 부분들을 제거하는 단계를 포함한다. 양호하게는, 구리-함유 재료는 실질적 순수 구리 또는 구리로 도핑된 알루미늄(양호하게는 적어도 0.5 중량%의 구리-더 양호하게는 0.5 내지 4 중량%의 구리-를 함유하는 구리 도핑 알루미늄)으로 구성된다. 마스크는 상기 구리-함유 재료의 일부분 상에 형성되어 상기 마스크 아래의 상기 구리-함유 재료의 산화를 지체(retard)시킨다. 양호하게는, 구리 함유 재료의 산화된 부분들을 제거하는 단계는 상기 산화된 부분들을 화학 기계적 폴리싱하거나, 상기 산화된 부분들을 에칭하거나, 또는 그 두개의 공정의 결합에 의해 수행된다.
본 발명의 다른 실시예는 반도체 기판 위로 상호결선/접촉/비아를 형성하는 방법으로서, 상기 방법은 상기 기판위로 상부 표면, 하부 표면 및 상기 상부 표면에서 하부 표면으로 연장하는 개구부(opening)을 갖는 유전층을 제공하는 단계와, 상기 유전층내의 상기 개구부를 실질적으로 채우도록 상기 유전층의 상기 상부 표면 상에 위치한 구리-함유 재료를 증착하는 단계와, 상기 구리-함유 재료의 부분을 산화하는 단계와, 상기 구리-함유 재료의 상기 산화된 부분들을 제거하는 단계를 포함한다. 양호하게는, 상기 구리-함유 재료는 실질적 순수 구리 또는 구리로 도핑된 알루미늄(양호하게는 적어도 0.5 중량% 구리로 도핑된 알루미늄)으로 구성된다. 본 발명의 2 실시예에서, 상기 유전층내의 개구부를 실질적으로 채우는 구리-함유 재료가 실질적으로 산화되지 않으면서, 상기 유전층 위에 있는 상기 구리-함유 재료의 실질적으로 전부는 양호하게는 산화된다. 양호하게는, 상기 구리-함유 재료의 상기 산화된 부분들을 제거하는 단계는 화학 계적으로 폴리싱을 수행하거나, 블랭킷 에칭(blanket etch) 공정을 수행하거나 또는 2 공정의 결합으로 구성된다. 본 발명의 이러한 실시예의 변형에 있어서, 용이하게 산화되지 않으며 산소가 자신을 통해 용이하게 확산되지 않게하는 마스크가 유전층내의 개구부를 채우는 구리-함유 재료의 부분위로 형성된다.
도1a 내지 도1c는 본 발명의 제1 실시예를 사용하여 제조된 장치의 횡단면도.
도2a 및 도2b는 본 발명의 제2 실시예를 사용하여 제조된 장치의 횡단면도.
도면의 주요 부분에 대한 부호의 설명
10 : 기판
12 : 소스/드레인 영역
14 : 게이트 구조
16 : 절연체
18 : 접촉
20, 26, 28 : 라인
22 : 유전체
24 : 상호결선
30 : 오버필
32 : 마스크
본 발명의 수개의 실시예가 도1a 내지 도1c도 및 도2a 및 도2b도를 참조로 설명된다. 유사한 참조 번호가 유사한 또는 동일한 구성 요소를 표시하도록 도면에서 사용된다.
도1a 내지 도1c의 실시예를 참조로, 수개의 표준 공정 단계 이후에 게이트 구조(14)(도전성 게이트, 게이트 절연체 및 측벽 절연체로 구성됨)가 위에 있는 기판(10)에 형성된다. 소스/드레인 영역(12)이 기판(10)내에 형성된다. 본 발명의 이러한 실시예가 상호결선(24: 비아, 트렌치, 또는 접촉일 수도 있음) 및 도전성 라인(28)의 신규한 형성에 대해 설명된다. 그러나, 본 발명은 접촉(18) 및 도전성 라인(20)을 형성하도록 사용될 수 있다. 실제로, 이들 구조 모두를 형성하는데 사용될 수 있다. 본 발명이 접촉(18) 및 도전체(20)를 형성하는데 사용되는 경우, 구리가 장치의 성능을 저하시키지 않고 기판(10) 또는 절연체(16)에 도달하기 위해서는 주의가 필요하다. 구성 요소(18 및 20)을 형성하는데 본 발명의 신규한 방법이 사용되지 않는다면, 폴리실리콘, 텅스텐, 티타늄, TiN 또는 도전성 또는 반도체 재료에 사용되는 다른 종래의 재료가 사용될 것이다.
구조(18 및 20)가 형성된 이후에, 레벨간 유전체(22)가 형성된다. 아마도, 유전층(22)은 BPSG, PSG, 임의 형태의 스핀-온 글래스(spin-on glass), 산화물, TEOS, k가 낮은 유전 재료(에어로겔(aerogel), 제로겔(zerogel) 또는 유전 상수가 낮은 중합체), 또는 다른 통상적으로 사용되는 레벨간 유전 재료로 구성된다. (도1a 내지 도1c에 도시된)상감 공정을 사용하여, 개구부가 상호결선을 위해 유전체(22)내에서 형성되며, 다른 개구부가 도전체를 위해 유전체(22)내에서 제조된다. 이러한 개구부는 양호하게는 종래 상감 공정의 표준 기술을 사용하여 형성된다. 이러한 개구부가 형성된 이후에, 라이너(liner)/장벽층(29)(개구부의 측면 및 도전체 개구부의 하단에 위치) 및 (31)(유전체(22)의 최상단 표면에 위치)가 형성(되고 특정 위치에서 에칭되거나 또는 특정 위치에서만 형성)된다. 양호하게는, 라이너(29 및 31)은 티타늄, TiN, 탄탈륨, 탄탈륨 질화물, 또는 그들의 임의의 조합으로 구성된다.
다음으로, 구리-함유 재료는 오버필(overfill: 30)을 따라 접촉/비아/상호결선(24) 및 도전성 라인(26)을 형성하도록 증착된다. 양호하게는, 구리-함유 재료는 실질적 순수 구리 또는 구리로 도핑(양호하게는 1 내지 5 중량%의 구리-더 양호하게는 2 내지 4 중량%의 구리)된 알루미늄로 구성된다. 오버필(30)을 더 용이하게 제거하기 위해서는, 본 발명의 실시예는 오버필(30)의 일부분을 산화하는 단계를 포함한다. 전체 오버필(30)이 산화될 필요는 없다. 전도체(28)을 실질적으로 산화하지 않고 가능한 최대 오버필(30)을 산화하는 것이 양호하다. 최적적으로는, 오버필(30)은 라인(26) 또는 거의 라인(26)에서 산화될 것이다. 이는 CMP, 습식 에칭 또는 건식 에칭에 의해 산화된 오버필(30)을 제거하는 것을 용이하게 한다. 양호하게는, 실온에서 또는 실온 이상(양호하게는 실온 이상-더 양호하게는 125℃)에서 막(film)을 (O2또는 O3와 같은)산소를 함유하는 분위기로 처리함에 의해, 산화가 발생할 것이다. 이는 반도체 웨이퍼를 확산 노, 고속 열 어닐 노, 또는 오븐내에 위치시킴에 의해 및 산소 함유 분위기내에서 가열함에 의해 수행될 수 있다. 다음으로 산화막(양호하게는 Cu2O, CuO, 또는 Cu4O 막)의 제거가 웨이퍼를 습식 에칭제(양호하게는 희석된 HCI 용재 또는 희석된 H2SO4용재), 건식 에칭 방법, 및/또는 CMP 처리함에 의해 수행된다. 이러한 단계의 결과가 도1c에 도시된다. 라이너(31)는 제거될 수도 있고, 제거되지 않을 수도 있다. 최적적으로, 이러한 제거 단계 다음으로 웨이퍼를 벤조트리아졸(benzotrizole: BTA), 톨리트리아졸(tolytriazole: TTA), BTA와 KI 용재, 또는 TTA 와 KI 용재내에 담구는 것으로 구성되는 부식 방지 단계(corrosion inhibiting step)가 잇다른다. 양호하게는, 이 단계는 나중에 제거될 구리 함유층 상의 박막을 형성한다.
본 발명의 별도 실시예에서, 구리-함유 재료의 오버필 부분(30)의 일부분이 산화되고 다음으로 습식 에칭, 건식 에칭 및/또는 CMP에 의해 제거된다. 다음으로, 이러한 단계는 오버필(30)의 전체 부분(라인 26까지)이 제거될 때까지 수차례 반복된다.
다른 실시예에서, 산소가 확산되지 않는 마스크(32)가 오버필 재료(30) 위로 형성된다. 양호하게는, 마스크(32)가 산소가 구리-함유 오버필(30)을 통해 신속히 확산하는 것을 방지하고, 도전성 라인(28) 및 비아/접촉/상호결선(24)을 산화하는 것을 방지한다. 산소가 오버필 재료(30)내에서 측방향으로 확산하는 경우, 마스크(32) 아래의 부분은 어느 정도 산화될 것이다. 마스크(32)의 폭은 오버필 영역(30)을 통한 산소의 측방향 및 수직 확산의 양에 의존하여 변경될 것이다.
도2a 및 도2b의 장치는 도1a 내지 도1c에서 제조된 장치와 거의 동일하다. 그러나, 도2a 및 도2b의 장치는 상감 공정을 사용하지 않는다. 그러므로, 본 발명의 다른 실시예는 오버필(30)의 불필요한 부분을 제거하도록 사용된다. 본 발명의 이러한 실시예에서, 오버필(30)의 적어도 일부분은 거양된 온도(양호하게는 실온 이상-양호하게는 120℃ 주위)에서 산화 분위기(양호하게는 확산 노, 고속 열 어닐링 챔버, 또는 오븐)를 격게된다. 마스크(32)(양호하게는 산화되지 않거나 산소가 이를 통과하지 않게 함-양호하게는 질화막)는 마스크(32) 아래의 금속 영역(30) 및 나머지 금속 도전체의 산화를 방지 또는 감소하는데 사용된다. 구리-함유 재료(30)를 통해 산소가 신속히 수직적으로 확산하는 경우 마스크(32)가 필요하다. 측방향 확산이 적거나 없이 신속히 확산하는 경우, 마스크(32)는 적어도 도전성 라인(36)만큼의 폭이 될 필요가 있다. 산소가 측방향으로 확산하는 경우, 산소가 마스크(32) 아래로 (일정 한도)확산되므로, 마스크(32)는 도전성 라인(36)보다 넓을 필요가 있다. 산소가 수직 방향으로 신속히 확산하지 않는 경우, 마스크(32)는 필요하지 않다. 마스크(32)가 사용되는 경우, 오버필 재료가 제거되는 것처럼 제거된다. 그렇지 않다면, 산화 단계는 대부분의 오버필 부분(30)이 산화될 때까지 계속되나, 금속 구조(24) 또는 나머지 금속 구조(36)의 상당한 산화가 없을 때까지 오랫동안 계속되어서는 안된다.
다음으로, 구리-함유 재료(30)의 산화된 부분은 습식 에칭, 건식 에칭 및/또는 CMP에 의해 제거된다. 목적은 도전체(24)의 전기적 특성 및 신뢰도를 상당히 저하시키지 않고 구리-함유 층(30)의 불필요한 부분을 용이하게 제거할 수 있는 것이다.
본 발명이 개략적인 실시예를 참조로 설명되었지만, 이러한 설명은 제한적인 의미로 이해되어서는 안된다. 본 발명의 다른 실시예외에도 개략적 실시예의 다양한 변형 및 조합이 설명을 참조하면 당업자에게는 명백하다. 그러므로 첨부된 청구 범위는 그러한 변형 또는 실시예를 포함하는 것이 의도된다.
Claims (15)
- 반도체 기판 위에 구리를 포함하는 도전형 구조를 형성하는 방법에 있어서,상기 기판 위에 구리-함유 재료를 증착(deposite)하는 단계와,상기 구리-함유 재료의 부분들을 선별적으로 산화하는 단계와,상기 구리-함유 재료의 상기 산화된 부분들을 제거하는 단계를 포함하는 방법.
- 제1항에 있어서, 상기 구리-함유 재료는 실질적 순수 구리로 구성되는 방법.
- 제1항에 있어서, 상기 구리-함유 재료는 구리로 도핑된 알루미늄으로 구성되는 방법.
- 제3항에 있어서, 상기 구리로 도핑된 알루미늄은 적어도 0.5 중량%의 구리를 포함하는 방법.
- 제1항에 있어서, 마스크가 상기 구리-함유 재료의 일부분 상에 형성되어 상기 마스크 아래의 상기 구리-함유 재료의 산화를 지체(retard)시키는 방법.
- 제1항에 있어서, 상기 구리 함유 재료의 상기 산화된 부분들을 제거하는 상기 단계는 상기 산화된 부분들을 화학 기계적으로 폴리싱(polishing)함에 의해 수행되는 방법.
- 제1항에 있어서, 상기 구리 함유 재료의 상기 산화된 부분들을 제거하는 상기 단계는 상기 산화된 부분들을 에칭함에 의해 수행되는 방법.
- 반도체 기판 위에 상호결선(interconnect)/접촉(contact)/비아(via)를 형성하는 방법에 있어서,상기 기판위에 상부 표면, 하부 표면 및 상기 상부 표면에서 하부 표면으로 연장하는 개구부(opening)을 갖는 유전층을 제공하는 단계와,상기 유전층내의 상기 개구부를 실질적으로 채우도록 상기 유전층의 상기 상부 표면 상에도 위치한 구리-함유 재료를 증착하는 단계와,상기 구리-함유 재료의 부분들을 산화하는 단계와,상기 구리-함유 재료의 상기 산화된 부분들을 제거하는 단계를 포함하는 방법.
- 제8항에 있어서, 상기 구리-함유 재료는 실질적으로 순수 구리로 구성되는 방법.
- 제8항에 있어서, 상기 구리-함유 재료는 구리로 도핑된 알루미늄으로 구성되는 방법.
- 제8항에 있어서, 상기 구리-함유 재료는 적어도 0.5 중량%의 구리로 도핑된 알루미늄으로 구성되는 방법.
- 제8항에 있어서, 상기 유전층내의 상기 개구부를 실질적으로 채우는 상기 구리-함유 재료는 실질적으로 산화되지 않으면서, 상기 유전층 위에 있는 상기 구리-함유 재료의 거의 모두가 산화되는 방법.
- 제8항에 있어서, 상기 구리-함유 재료의 상기 산화된 부분들을 제거하는 상기 단계는 화학 기계적으로 폴리싱을 수행하는 단계로 구성되는 방법.
- 제8항에 있어서, 상기 구리-함유 재료의 상기 산화된 부분들을 제거하는 상기 단계는 블랭킷 에칭(blanket etch)을 수행하는 단계로 구성되는 방법.
- 제8항에 있어서, 용이하게 산화되지 않으며 산소가 자신을 통해 용이하게 확산되지 않도록 하는 마스크가 상기 유전층내의 개구부를 채우는 상기 구리-함유 재료의 상기 부분위에 형성되는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3799697P | 1997-02-13 | 1997-02-13 | |
| US60/037,996 | 1997-02-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980071288A true KR19980071288A (ko) | 1998-10-26 |
Family
ID=21897510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004144A KR19980071288A (ko) | 1997-02-13 | 1998-02-12 | 구리 상호결선 기술 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0859407A3 (ko) |
| JP (1) | JPH10233397A (ko) |
| KR (1) | KR19980071288A (ko) |
| TW (1) | TW419787B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6924234B2 (en) | 2001-09-21 | 2005-08-02 | Samsung Electronics Co., Ltd. | Method and apparatus for polishing a copper layer and method for forming a wiring structure using copper |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713847B1 (en) * | 1998-02-19 | 2004-03-30 | Rohm Co., Ltd. | Method of fabricating semiconductor device, and semiconductor device |
| US6258711B1 (en) | 1999-04-19 | 2001-07-10 | Speedfam-Ipec Corporation | Sacrificial deposit to improve damascene pattern planarization in semiconductor wafers |
| US6432826B1 (en) | 1999-11-29 | 2002-08-13 | Applied Materials, Inc. | Planarized Cu cleaning for reduced defects |
| JP3907151B2 (ja) | 2000-01-25 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
| US7220322B1 (en) | 2000-08-24 | 2007-05-22 | Applied Materials, Inc. | Cu CMP polishing pad cleaning |
| JP4535629B2 (ja) * | 2001-02-21 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6783432B2 (en) | 2001-06-04 | 2004-08-31 | Applied Materials Inc. | Additives for pressure sensitive polishing compositions |
| US7345350B2 (en) | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
| US7210988B2 (en) | 2004-08-24 | 2007-05-01 | Applied Materials, Inc. | Method and apparatus for reduced wear polishing pad conditioning |
| TW200720493A (en) | 2005-10-31 | 2007-06-01 | Applied Materials Inc | Electrochemical method for ecmp polishing pad conditioning |
| JP2013222760A (ja) * | 2012-04-13 | 2013-10-28 | Panasonic Liquid Crystal Display Co Ltd | 銅配線形成方法、表示装置の製造方法 |
| US20140001633A1 (en) * | 2012-06-27 | 2014-01-02 | Nanya Technology Corporation | Copper interconnect structure and method for fabricating thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2642471A1 (de) * | 1976-09-21 | 1978-03-23 | Siemens Ag | Verfahren zur herstellung von mehrlagenverdrahtungen bei integrierten halbleiterschaltkreisen |
| US5350484A (en) * | 1992-09-08 | 1994-09-27 | Intel Corporation | Method for the anisotropic etching of metal films in the fabrication of interconnects |
| US5736002A (en) * | 1994-08-22 | 1998-04-07 | Sharp Microelectronics Technology, Inc. | Methods and equipment for anisotropic, patterned conversion of copper into selectively removable compounds and for removal of same |
-
1998
- 1998-02-11 EP EP98200432A patent/EP0859407A3/en not_active Withdrawn
- 1998-02-12 KR KR1019980004144A patent/KR19980071288A/ko not_active Application Discontinuation
- 1998-02-13 JP JP10031506A patent/JPH10233397A/ja active Pending
- 1998-03-27 TW TW087101966A patent/TW419787B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6924234B2 (en) | 2001-09-21 | 2005-08-02 | Samsung Electronics Co., Ltd. | Method and apparatus for polishing a copper layer and method for forming a wiring structure using copper |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0859407A2 (en) | 1998-08-19 |
| TW419787B (en) | 2001-01-21 |
| EP0859407A3 (en) | 1998-10-07 |
| JPH10233397A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372467B1 (ko) | 반도체장치형성방법및집적회로구조형성방법 | |
| US6030901A (en) | Photoresist stripping without degrading low dielectric constant materials | |
| KR100416596B1 (ko) | 반도체 소자의 연결 배선 형성 방법 | |
| US6277733B1 (en) | Oxygen-free, dry plasma process for polymer removal | |
| US5981380A (en) | Method of forming a local interconnect including selectively etched conductive layers and recess formation | |
| US5935868A (en) | Interconnect structure and method to achieve unlanded vias for low dielectric constant materials | |
| US6756672B1 (en) | Use of sic for preventing copper contamination of low-k dielectric layers | |
| KR19980064089A (ko) | 다공성 유전체 금속화 방법 | |
| US20010000115A1 (en) | Dual damascene flowable oxide insulation structure and metallic barrier | |
| US6514860B1 (en) | Integration of organic fill for dual damascene process | |
| KR100860133B1 (ko) | 이온 주입에 의한 측벽 밀도의 국부적 증가 | |
| US6677679B1 (en) | Use of SiO2/Sin for preventing copper contamination of low-k dielectric layers | |
| KR19980071288A (ko) | 구리 상호결선 기술 | |
| US6372631B1 (en) | Method of making a via filled dual damascene structure without middle stop layer | |
| US6663787B1 (en) | Use of ta/tan for preventing copper contamination of low-k dielectric layers | |
| US6713382B1 (en) | Vapor treatment for repairing damage of low-k dielectric | |
| US20030057457A1 (en) | Semiconductor device having buried conductive layer and method of manufacturing thereof | |
| JP4401022B2 (ja) | 半導体装置を製造する方法 | |
| US6492257B1 (en) | Water vapor plasma for effective low-k dielectric resist stripping | |
| KR20010004598A (ko) | 반도체 소자의 게이트 형성방법 | |
| US6383919B1 (en) | Method of making a dual damascene structure without middle stop layer | |
| US6251771B1 (en) | Hydrogen passivation of chemical-mechanically polished copper-containing layers | |
| KR100346830B1 (ko) | 반도체장치의 전기적 연결 배선 제조방법 | |
| US6682999B1 (en) | Semiconductor device having multilevel interconnections and method of manufacture thereof | |
| KR100852207B1 (ko) | 절연막 제거방법 및 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |