DE2642471A1

DE2642471A1 - Verfahren zur herstellung von mehrlagenverdrahtungen bei integrierten halbleiterschaltkreisen

Info

Publication number: DE2642471A1
Application number: DE19762642471
Authority: DE
Inventors: Nicholas Dr Rer Nat Kokkotakis; Ronald Rathbone; Ulrich Dr Phil Schwabe
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-09-21
Filing date: 1976-09-21
Publication date: 1978-03-23

Description

Verfahren zur Herstellung von Mehrlagenverdrahtungen bei inte-
grierten Halbleiterschaltkreisen.
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Mehrlagenverdrahtungen (Leiterbahnebenen) bei integrierten Halbleiter-Schaltkreisen, bei dem auf eine auf einem Schaltkreissubstrat befindliche erste Isolierschicht eine erste Beiterbahnebene, auf die erste Leiterbahnebene eine weitere Isolierschicht und auf die weitere Isolierschicht eine weitere Leiterbahnebene aufgebracht wird, wobei in der weiteren Isolierschicht Kontaktfenster (sogenannte Via Holes) vorgesehen sind, durch die elektrische Verbindungen zwischen der ersten und der weiteren Leiterbahnebene hergestellt werden.
In der Technik integrierter Halbleiter-Schaltkreise geht die Entwicklung zu immer höheren Integrationsschichten, d. h. die Anzahl von Funktionseinheiten, beispielsweise Transistor-Funktionseinheiten, pro Flächeneinheit des Halbleiter-Substrats (Chip) nimmt immer mehr zu. Ein wesentliches Problem bei der Erhöhung des Integrationsgrades und damit des Flächenbedarfs sind Leiterbahnen, mit denen die Kontaktierung und elektrische Verbindung der Funktionseinheiten des Schaltkreises durchgeführt wird. Abgesehen von einer im Hinblick auf den Flächenbedarf rationellen Führung der Leiterbahnen auf dem Halbleiter-Substrat muß daher nach technologischen Möglichkeiten gesucht werden, die Abmessungen der Leiterbahnen selbst und auch ihre Abstände zueinander so klein wie möglich zu halten.
Die Erfüllung dieser Forderung ist weiterhin auch aus folgendem Grunde von Bedeutung: Integrierte Halbleiter-Schaltkreise werden - abgesehen von extrem hohen Integrationsdichten - in der Regel so gefertigt, daß in einer Halbleiterscheibe eine große Anzahl (beispielsweise mehrere Hundert) von Schaltkreisexemplaren des gleichen Typs gefertigt wird und daß die Halbleiterscheibe zur Separierung der Einzelexemplare an deren Grenzen entsprechend gebrochen wird. Ziel bei der Herstellung ist es nun, daß alle in der Halbleiterscheibe befindlichen Einzelexemplare des gleichen Schaltkreistyps auch möglichst die gleichen elektrischen Schaltungsparameter haben. Dies ist für jeweils eine Halbleiterscheibe gewährleistet, da die Wahrscheinlichkeit groß ist, daß eine Halbleiterscheibe im Herstellungsablauf gleichbleibenden "Umgebungsbedingungen", beispielsweise Feuchtigkeit oder anderen Verunreinigungen, unterworfen ist. Von Halbleiterscheibe zu Halbleiterscheibe können diese "Umgebungsbedingungen" und damit die elektrischen Schaltungsparameter aber variieren. Man ist daher bestrebt, pro Halbleiterscheibe eine möglichst große Zahl von Einzelexemplaren unterzubringen, so daß auch für eine möglichst große Zahl gleiche elektrische Schaltungsparameter zu erwarten sind. Damit stellt sich aber auch wieder die Forderung nach möglichst kleinem Flächenbedarf von Halbleiter-Schaltkreisen.
Eine wesentliche Einsparung an Fläche wird erreicht, wenn in bekannter Weise nicht alle für einen integrierten Halbleiter-Schaltkreis notwendigen Leiterbahnen in einer Ebene, sondern in mehreren Ebenen übereinander (sogenannte Mehrlagenverdrahtung) auf das Schaltkreissubstrat aufgebracht werden. Die einzelnen Beiterbahnebenen sind dabei durch Isolationszwischenschichten (Siliciumdioxid-Schichten) voneinander getrennt. Zur elektrischen Verbindung der einzelnen Leiterbahnebenen sind in den Isolationszwischenschichten Fenster (Via Holes) erforderlich, durch die das Metall der Leiterbahnen zur Kontaktgabe zwischen den Leiterbahnebenen durchgreifen kann.
Die übliche Art der Herstellung solcher Mehrlagenverdrahtungen ist die folgende: Bei der Herstellung der Funktionseinheiten eines integrierten Halbleiter-Schaltkreises in einem Halbleitersubstrat befindet sich zunächst auf diesem Substrat aus Silicium eine Siliciumdioxid-Schicht in der bei der Planartechnik üblichen Weise. Auf diese Siliciumdioxid-Schicht wird zur Herstellung einer ersten Beiterbahnebene ganzflächig leitendes Metall, beispielsweise Aluminium, oder eine Schichtenfolge aus mehreren Metallen, beispielsweise Titan und Aluminium, aufgebracht. Diese ganzflächige Metallschicht wird mittels der üblichen Fototechnik so strukturgeätzt, daß nur noch Beiterbahnbereiche auf der Siliciumdioxid-Schicht verbleiben. Sodann wird auf dieses Beiterbahnmuster und die freiliegenden Bereiche der genannten Siliciumdioxid-Schicht eine weitere Siliciumdioxid-Schicht ganzflächig aufgebracht. Diese weitere Siliciumdioxid-Schicht dient als Träger für eine weitere Leiterbahnebene.
Um nun elektrische Verbindung zwischen der ersten und der zweiten Leiterbahnebene schaffen zu können, müssen in die weitere Siliciumdioxid-Schicht Kontaktfenster (die sogenannten Via Holes) eingeätzt werden. Dieser Ätzvorgang ist schwer beherrschbar, da die Ätztiefe nicht so genau festgelegt werden kann, daß die Ätzfront genau an der Untergrenze der weiteren Siliciumdioxid-Schicht gestoppt wird. In der Praxis kann es immer wieder geschehen, daß eine Durchätzung bis auf das unter den Siliciumdioxid-Schichten liegende Halbleitersubstrat auftritt. Weiterhin ist es auch nur schwer zu vermeiden, daß Unterätzungen der Leiterbahnen der ersten Beiterbahnebene auftreten, weil die Ätzfront bis in die erste, direkt auf dem Halbleitersubstrat befindliche Siliciumdioxid-Schicht fortschreitet.
Um Kontaktfehler bei der durch die Kontaktfenster greifenden metallischen Kontaktierung zwischen den Beiterbahnebenen zu vermeiden, müssen die Leiterbahnen der ersten Beiterbahnebene die Kontaktfenster in der über ihr liegenden weiteren Siliciumdioxid-Schicht stark überlappen, was mindestens an den im Bereich der Kontaktfenster liegenden Kontaktstellen zu großflächigen Leiterbahnbereichen und damit zu einem relativ großen Flächenbedarf führt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit zur Herstellung der in Rede stehenden Mehrlagenverdrahtungen anzgebrn, bei der der Flächenbedarf mindestens im Bereich der Eona ts'ellen. wese2ltlicj% kleiner ist.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß zur Herstellung der ersten Beiterbahnebene auf die das Halbleitersubstrat bedeckende erste Isolierschicht ganzflächig eine Schicht aus leitendem Metall aufgebracht wird und daß diese Schicht aus leitendem Metall zur Realisierung eines vorgegebenen Beiterbahnmusters selektiv derart in Metalloxid überführt wird, daß entsprechend dem vorgegebenen Beiterbahnmuster metallische Bereiche verbleiben und der Rest eine Metalloxidschicht bildet.
In Weiterbildung der Erfindung erfolgt die selektive Überführung der Schicht aus leitendem Metall in ein Metalloxid durch anodische Oxydation.
Die Erfindung wird im folgenden anhand eines in den Figuren der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
Es zeigt: Figur 1 einen schematischen Schnitt durch einen integrierten Halbleiter-Schaltkreis nach Aufbringung einer leitenden Metallschicht auf eine ein Halbleitersubstrat bedeckende Isolierschicht und nach einer selektiven Überführung dieser Metallschicht in Metalloxidbereiche und Leiterbahnbereiche, Figur 2 einen Schnitt durch den integrierten Halbleiter-Schaltkreis nach Aufbringen einer weiteren Isolierschicht und einer weiteren Beiterbahnebene und Figur 3 eine Draufsicht des integrierten Halbleiter-Schaltkreises nach Fig. 2.
Fig. 1 zeigt schematisch ein Halbleitersubstrat 1, das Funktionseinheiten, beispielsweise Transistoren, Dioden und Widerstände, eines integrierten Schaltkreises enthält. Da diese Funktionseinheiten des integrierten Schaltkreises nicht erfindungswesentlich sind, sind sie aus Übersichtlichkeitsgründen nicht eigens dargestellt. Auf diesem Halbleitersubs-trat 1 befindet sich in üblicher Weise eine Isolierschicht 2 aus Siliciumdioxid, wenn auch das Halbleitersubstrat 1 aus Silicium besteht. Da zu den im Halbleitersubstrat 1 befindlichen Funktionseinheiten elektrische Kontakte geführt werden müssen, ist als Beispiel für eine solche Kontaktierung in der Isolierschicht 2 ein Kontaktfenster 3 dargestellt, das in der in der Planartechnik üblichen Weise hergestellt wird. Auf diese Isolierschicht 2 wird nun zur Herstellung einer ersten Beiterbahnebene ganzflächig eine Metallschicht, beispielsweise eine Aluminiumschicht, aufgebracht, welche durch eine anodische Oxydation selektiv derart in Metalloxid (im Beispiel Aluminiumoxid) überführt wird, daß zur Realisierung eines vorgegebenen Leiterbahnmusters metallische Bereiche verbleiben und der Rest eine Metalloxidschicht bildet. In Figur 1 ist ein metallischer Bereich 4, welcher eine Leiterbahn und gleichzeitig einen Kontakt für das Halbleitersubstrat 1 bildet, sowie Metalloxidbereiche 5 dargestellt, welche die Siliciumdioxid-Schicht 2 wenigstens teilweise überdecken.
Gemäß Figur 2 wird nun auf die Schicht aus Leiterbahn 4 und Metalloxidbereichen 5 eine weitere Schicht 5 aus Siliciumdioxid aufgebracht, in die zur Kontaktierung der ersten Leiterbahnebene (Leiterbahn 4) ein Kontaktfenster (Via Hole) 7 hergestellt wird. Auf diese zweite Isolierschicht 5 wird sodann eine weitere Metallschicht aufgebracht, welche zur Herstellung einer zweiten Leiterbahnebene strukturgeätzt wird. In Figur 2 ist die Form nach der Strukturätzung der zweiten Beiterbahnebene dargestellt, wobei eine Leiterbahn 8 entstanden ist, die mit der Leiterbahn 4 der ersten Leiterbahnebene in elektrischem Kontakt steht.
Das Wesentliche der Erfindung ist nun darin zu sehen, daß die Metalloxidbereiche 5 in der ersten Leiterbahnebene bei der Ätzung des Kontaktfensters 7 als Ätzmaskierung wirken. Es kann nämlich sowohl die weitere Isolierschicht 6 als auch die zweite metallische Leiterbahnebene mit Ätzmitteln geätzt werden, welche die Metalloxidbereiche 5 nicht angreifen, so daß ein Durchätzen in die erste Isolierschicht 2 oder gar bis zum Halbleitersubstrat 1 vermieden wird. Die Herstellung des Kontaktfensters 7 in der zweiten Isolierschicht 6 erfolgt dabei zweckmäßigerweise durch Flasmaätzung.
Aufgrund des erfindungsgemäßen Herstellungsverfahrens ist es wegen der als Ätzmaske wirkenden Metalloxidbereiche nicht mehr erforderlich, daß die Leiterbahnen der ersten Leiterbahnebene (Leiterbahn 4) die Kontaktfenster (beispielsweise das Kontaktfenster 7) in der zweiten Isolierschicht 6 wesentlich überlappen, was zu einer beträchtlichen Flächeneinsparung und damit zu einer insgesamt möglichen Verkleinerung der Schaltkreisabmessungen führt. Wie aus Figur 3 ersichtlich ist, kann das Kontaktfenster 7 die Leiterbahn 4 der ersten Beiterbahaebene sogar überlappen, ohne daß ein nachteiliges Unterätzen der Leiterbahnen in der ersten Leiterbahnebene auftritt.
Da weiterhin Metalloxidbereiche 5 in der ersten Beiterbahnebene auf dem integrierten Schaltkreis verbleiben, ist auch die Topologie, welche die zweite Isolierschicht 6 vorfindet, nicht so stark strukturiert, was weiterhin den Vorteil einer geringeren Möglichkeit des Brechens von Leiterbahnen an stark strukturierten Kanten der Isolierschichten mit sich bringt.
4 Patentansprüche 3 Figuren

Claims

Pat entans prüche t1.)) Verfahren zur Herstellung von Mehrlagenverdrahtungen (Leiterbahnebenen) bei integrierten Halbleiter-Schaltkreisen, bei dem auf eine auf einem Schaltkreis-Substrat befindliche erste Isolierschicht eine erste Leiterbahnebene, auf die erste Leiterbahnebene eine weitere Isolierschicht und auf die weitere Isolierschicht eine weitere Leiterbahnebene aufgebracht wird, wobei in der weiteren Isolierschicht Kontaktfenster (Via Holes) vorgesehen sind, durch die elektrische Verbindungen zwischen der ersten und der weiteren Leiterbahnebene hergestellt werden, d a d u r c h g e k e n n z e i c h n e t daß zur Herstellung der ersten leiterbahnebene (beispielsweise Leiterbahn 4) auf die das Halbleitersubstrat (1) bedeckende erste Isolierschicht (2) ganzflächig eine Schicht aus leitendem Metall aufgebracht wird und daß diese Schicht aus leitendem Metall zur Realisierung eines vorgegebenen Beiterbahnmusters selektiv derart in Metalloxid überführt wird, daß entsprechend dem vorgegebenen Leiterbahnmuster metallische Bereiche (beispielsweise Leiterbahn 4) verbleiben und der Rest eine Metalloxidschicht (5) bildet.
2.) Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß die selektive Überführung der Schicht aus leitendem Metall für die erste Leiterbahnebene in ein Metalloxid durch anodische Oxydation erfolgt.
3.) Verfahren nach Anspruch 1 und 2, d a d u r c h g e k e n n -z e i c h n e t , daß als leitendes Metall für das Leiterbahnmuster (beispielsweise Leiterbahn 4) der ersten Beiterbahnebene Aluminium verwendet wird und daß das Aluminium zur Erzeugung der Metalloxidbereiche in Aluminiumoxid (Al2o3) überführt wird.
4.) Verfahren nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß die Herstellung der Kontaktfenster (7), durch welche elektrische Verbindungen zwischen der ersten und der weiteren Beiterbahnebene hergestellt werden, durch Plasmaätzung erfolgt.