CN105826213B - 晶圆键合方法以及晶圆键合结构 - Google Patents

Abstract

本发明提供一种晶圆键合方法以及晶圆键合结构，晶圆键合方法包括：提供第一衬底、第二衬底；形成第一介质层、第二介质层、第一导电结构、第二导电结构、第一顶层介质层、第一顶层导电结构、第二顶层介质层、第二顶层导电结构；使第一晶圆与第二晶圆键合。晶圆键合结构包括：第一衬底、第二衬底、第一介质层、第二介质层、第一导电结构、第二导电结构、第一顶层介质层、第二顶层介质层、第一顶层导电结构和第二顶层导电结构。本发明的有益效果在于简化了整个工艺的复杂程度，提升了生产效率，降低了生产成本；同时，简化了工艺步骤也意味着增加了工艺流程的可靠性。

Description

晶圆键合方法以及晶圆键合结构

技术领域

本发明涉及半导体领域，具体涉及一种晶圆键合方法以及晶圆键合结构。

背景技术

封装技术为半导体制造领域的常用技术，其中包括以芯片层叠为代表的三维封装(3D Package)。三维立体封装包括封装层叠的三维封装、芯片层叠的三维封装以及以3D IC技术为背景的晶圆层叠三维封装。

但是，现有的晶圆层叠三维封装技术仍然较为复杂。因此，如何改善这种封装方式的可靠性，尽力简化工艺难度成为本领域技术人员亟待解决的技术问题。

发明内容

本发明解决的问题是提供一种晶圆键合方法以及晶圆键合结构，以尽量简化晶圆结合工艺的复杂程度，提升生产效率。

为解决上述问题，本发明提供一种晶圆键合方法，用于将第一晶圆和第二晶圆相互键合；所述晶圆键合方法包括：

分别提供第一晶圆和第二晶圆，所述第一晶圆具有形成有第一衬底的正面，所述第二晶圆具有形成有第二衬底的正面；

分别在所述第一衬底上形成第一介质层、在第二衬底上形成第二介质层；

在所述第一介质层中形成与第一衬底相接触的第一导电结构，在所述第二介质层中形成与第二衬底相接触的第二导电结构；

在所述第一介质层以及第一导电结构上形成第一顶层介质层，并在所述第一顶层介质层中形成与所述第一导电结构接触的第一顶层导电结构，并使所述第一顶层导电结构从所述第一顶层介质层的表面露出；

在第二介质层以及第二导电结构上形成第二顶层介质层，并在所述第二顶层介质层中形成与所述第二导电结构接触的第二顶层导电结构；

使位于第一晶圆正面的第一顶层导电结构与位于第二晶圆正面的第二顶层导电结构相互键合。

可选的，形成第一导电结构的步骤包括：

在所述第一介质层中形成第一导电插塞；

在所述第一介质层中的第一导电插塞上形成与所述第一导电插塞电连接的第一导电线；

形成的第一顶层导电结构的步骤包括：

形成与所述第一导电线相接触的第一顶层导电结构。

可选的，形成第二导电结构的步骤包括：

在所述第二介质层中形成第二导电插塞；

在所述第二介质层中的第二导电插塞上形成与所述第二导电插塞电连接的第二导电线；

形成第二顶层导电结构的步骤包括：

形成与所述第二导电线相接触的第二顶层导电结构。

可选的，所述第一导电结构和第二导电结构的材料均为铜。

可选的，第一顶层介质层和第二顶层介质层的材料均为氮化硅。

可选的，形成第一顶层导电结构的步骤包括：

在所述第一顶层介质层中形成开口；

在所述第一顶层介质层的开口中填充第一顶层导电结构材料层，所述第一顶层导电结构材料层还覆盖于第一顶层介质层表面；

去除部分第一顶层导电结构材料层，使剩余的第一顶层导电结构材料层与所述第一顶层介质层表面齐平，以形成所述第一顶层导电结构。

可选的，形成第一顶层导电结构的步骤还包括：去除部分厚度的第一顶层介质层，以使剩余的第一顶层介质层的表面低于所述第一顶层导电结构的表面。

可选的，所述第一顶层导电结构和第二顶层导电结构的材料为铜。

可选的，形成第二顶层介质层的步骤包括：

形成与所述第二介质层材料相同的第二顶层介质层。

可选的，形成第二顶层导电结构的步骤包括：

在所述第二顶层介质层中形成开口；

在所述第二顶层介质层的开口中填充第二顶层导电结构材料层，所述第二顶层导电结构材料层还覆盖于第二顶层介质层表面；

去除部分第二顶层导电结构材料层，使剩余的第二顶层导电结构材料层与所述第二顶层介质层表面齐平。

可选的，形成第二顶层导电结构的步骤还包括：

形成表面凹陷的第二顶层导电结构。

可选的，形成表面凹陷的第二顶层导电结构的步骤包括：

在所述第二顶层介质层上形成露出第二顶层导电结构的掩模；

采用湿法刻蚀以去除部分第二顶层导电结构，以使所述第二顶层导电结构的表面凹陷；

去除所述掩模。

此外，本发明还提供一种晶圆键合结构，包括：

第一晶圆，所述第一晶圆具有形成有第一衬底的正面，

和所述第一晶圆相互键合的第二晶圆，所述第二晶圆具有形成有第二衬底的正面；

位于所述第一衬底上的第一介质层和位于第二衬底上第二介质层；

位于所述第一介质层中的第一导电结构和位于所述介质层中的第二导电结构；

位于述第一介质层的第一顶层介质层和位于所述第二介质层上的第二顶层介质层；

形成在所述第一顶层介质层中且与所述第一导电结构接接触的第一顶层导电结构，所述第一顶层导电结构从所述第一顶层介质层的表面露出；

形成在所述第二顶层介质层中，且与所述第二导电结构接接触的第二顶层导电结构。

可选的，所述第一导电结构包括：

形成于所述第一介质层中的第一导电插塞；

形成于所述第一介质层中第一导电插塞上的第一导电线，所述第一导电线与所述第一导电插塞电连接；

所述第一顶层导电结构与所述第一导电线相接触。

可选的，所述第二导电结构包括：

形成于第二介质层中的第二导电插塞；

形成于所述第二介质层中、第二导电插塞上的第二导电线，所述第二导电线与所述第二导电插塞电连接；

所述第二顶层导电结构与所述第二导电线接触。

可选的，所述第一导电结构、第二导电结构、第一顶层导电结构和所述第二顶层导电结构的材料均为铜。

可选的，所述第一顶层介质层的材料为氮化硅。

可选的，第二顶层介质层的材料与所述第二介质层的材料相同。

可选的，所述第一顶层导电结构的表面高于所述第一顶层介质层的表面。

可选的，所述第二顶层导电结构的表面为凹陷结构。

与现有技术相比，本发明的技术方案具有以下优点：

本发明分别在第一晶圆以及第二晶圆中分别形成第一导电结构以及第二导电结构，然后在第一晶圆的第一导电结构上形成第一顶层导电结构，在第二晶圆的第二导电结构上形成第二顶层导电结构，然后将第一晶圆的第一顶层导电结构与第二晶圆正面的第二顶层导电结构相互键合，进而将第一晶圆和第二晶圆键合，与现有技术中形成顶层导电结构之前形成多层层间互连结构的方法相比，节省了形成其他互连结构的步骤，这在一定程度上简化了工艺步骤(节省了形成其他互连结构的步骤)，进而简化了整个工艺的复杂程度，提升了生产效率，降低了生产成本；同时，简化了工艺步骤也意味着增加了工艺流程的可靠性。

附图说明

图1至图19是本发明晶圆键合方法一实施例各个步骤的结构示意图。

具体实施方式

在现有的键合晶圆的工艺中，在制作两片需相互键合的晶圆的步骤之前，各片晶圆中往往需要形成很多层互连结构，这么做是为了和现有的常规流程相配合。但是，将两片晶圆键合实际并不需要制作多层互连结构，这么做会使整个工艺变得复杂繁琐，并且将整个生产效率变低，并且，由于工艺流程复杂，工艺的可靠性也会变低，可靠性低的工艺会影响形成的产品的质量。

因此，本发明提供一种键合晶圆的方法，用于将第一晶圆的正面和第二晶圆的正面相互键合；所述方法包括以下步骤：

分别提供第一晶圆和第二晶圆，所述第一晶圆具有形成有第一衬底的正面，所述第二晶圆具有形成有第二衬底的正面；分别在所述第一衬底上形成第一介质层、在第二衬底上形成第二介质层；在所述第一介质层中形成与第一衬底相接触的第一导电结构，在所述第二介质层中形成与第二衬底相接触的第二导电结构；在所述第一介质层以及第一导电结构上形成第一顶层介质层，并在所述第一顶层介质层中形成与所述第一导电结构接触的第一顶层导电结构，并使所述第一顶层导电结构从所述第一顶层介质层的表面露出；在第二介质层以及第二导电结构上形成第二顶层介质层，并在所述第二顶层介质层中形成与所述第二导电结构接触的第二顶层导电结构；使位于第一晶圆正面的第一顶层导电结构与位于第二晶圆正面的第二顶层导电结构相互键合。

本发明直接在第一晶圆的第一导电结构上形成第一顶层导电结构，在第二晶圆的第二导电结构上形成第二顶层导电结构，然后将第一晶圆和第二晶圆键合，与现有技术中形成顶层导电结构之前形成多层层间互连结构的方法相比，本发明直接分别在第一导电结构以及第二导电结构上分别形成用于键合的第一顶层导电结构和第二顶层导电结构，相对节省了形成其他互连结构的步骤，这在一定程度上简化了工艺步骤(节省了形成其他互连结构的步骤)，进而简化了整个工艺的复杂程度，提升了生产效率，降低了生产成本；同时，简化了工艺步骤也意味着增加了工艺流程的可靠性，进而可以使得到的产品质量增加。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图1至图19，为本发明晶圆键合方法在本实施例中各个步骤的结构示意图。为了方便描述，图1至图8表示形成第一晶圆A的示意图，图9至图18表示形成第二晶圆B的示意图，图19为第一晶圆A和第二晶圆B键合后的结构示意图。

需要说明的是，虽然按照附图顺序依次说明第一晶圆A和第二晶圆B，但这并不代表必须先形成第一晶圆A的各个部件然后在形成第二晶圆B的各个部件，它们的形成步骤的顺序可以互换，也就是说也可以先形成第二晶圆B的各个部件；或者，第一晶圆A、第二晶圆B各个部件的形成同时进行，本发明对此不作限定。

同时，本实施例以键合形成CMOS图像传感器(CMOS Image sensor，CIS)为例进行说明。但是本领域技术人员应当了解，本发明提供的晶圆键合方法并不仅限于形成CMOS图像传感器，其他需要晶圆键合的工艺同样适用本发明。

首先参考图1，提供第一晶圆A，并在所述第一晶圆A具有形成有第一衬底50的正面。所述第一衬底50中可以形成有诸如源极、漏极和栅极等基本晶体管部件。第一衬底50表面形成有导电结构51，用于与后续形成的第一导电结构接触以实现电连接。

然后，在所述第一衬底50(以及导电结构51)上形成第一介质层100，所述第一介质层100用于作为后续形成的第一导电结构的绝缘介质。

在本实施例中，所述第一介质层100可以采用二氧化硅作为材料。但是本发明对此并不作限定。

在这之后，在所述第一介质层100中形成与第一衬底50相接触的第一导电结构。在本实施例中，可以采用双大马士革的方式形成所述第一导电结构：

首先参考图2，在所述第一介质层100中形成若干对应于导电结构51的通孔(via)101，所述通孔101将所述导电结构51露出。所述第一导电结构的至少一部分将形成于所述通孔101中以形成第一导电插塞。

然后参考图3，继续对所述第一介质层100对应于通孔101的位置进行刻蚀，以在所述通孔101上继续形成沟槽(trench)102，后续步骤中将在所述沟槽102中形成第一导电线。

结合参考图4，在所述阶梯状的通孔101以及沟槽102中形成表面与所述第一介质层100齐平的第一导电结构110。所述第一导电结构110通过与导电结构51电连接进而与第一衬底50中的晶体管连接。

具体来说，可以先在所述通孔101、沟槽102中以及第一介质层100表面形成第一导电结构材料，然后采用平坦化工艺去除位于第一介质层100表面的第一导电结构材料，剩余的位于阶梯状的通孔101中的第一导电结构材料便成为所述第一导电插塞，位于沟槽102中的第一导电结构材料成为第一导电线，所述第一导电插塞和第一导电线电连接，并共同构成本实施例的第一导电结构110。

在本实施例中形成铜材料的第一导电结构110。但是本发明对此不作限定，其他导电材料(例如铝)也可作为第一导电结构110的材料。

具体的，可以采用电化学镀(Electro chemical plating,ECP)的方式形成铜材料的第一导电结构110。但是本发明对采用何种方法形成所述第一导电结构110不作限定。

参考图5，在形成所述第一导电结构110之后，在所述第一介质层100以及第一导电结构110上形成第一顶层介质层200。在后续步骤中，所述第一顶层介质层200中将形成第一顶层导电结构。

与现有技术中形成顶层导电结构之前形成多层层间互连结构的方法相比，本发明直接在第一导电结构110上形成第一顶层导电结构，后续的步骤中第一晶圆A将通过第一顶层导电结构直接与第二晶圆键合，不需要形成其他互连结构，这在一定程度上简化了工艺步骤(节省了形成其他互连结构的步骤)，简化了整个工艺的复杂程度，提升了生产效率，在实际生产时，缩短了生产周期的耗时。由于节省了形成其它互连结构的步骤，因此降低了生产成本；同时，简化了工艺步骤也意味着增加了工艺流程的可靠性，进而可以使得到的产品质量增加。

在本实施例中，可以形成氮化硅材料的第一顶层介质层200。氮化硅与本实施例中二氧化硅材料的第一介质层100之间有较大的刻蚀选择比，在后续刻蚀第一顶层介质层200时，不容易影响到第一介质层100。

并且，所述氮化硅材料的第一顶层介质层200还可以起到阻挡第一导电结构110以及后续形成的第一顶层导电结构中的材料扩散的作用，并且，所述第一顶层介质层200在后续第一晶圆A与第二晶圆键合时也可以起到阻挡第二晶圆中的第二导电结构以及第二顶层导电结构材料扩散的作用。

结合参考图6，在所述第一顶层介质层200中形成对应于第一导电结构110位置的开口201，所述开口201将所述第一导电结构110露出(具体来说，在本实施例中是将第一导电结构110的第一导电线露出)，后续的第一顶层导电结构将形成于所述开口201中，并与所述第一导电结构110接触以实现电连接。

参考图7，在形成开口201后，在所述开口201中以及第一顶层介质层200表面形成所述第一顶层导电结构材料层。

通过平坦化工艺去除位于第一顶层介质层200表面的部分第一顶层导电结构材料层，剩余的位于开口201中的第一顶层导电结构材料层与第一顶层介质层200表面齐平，以形成所述第一顶层导电结构210。所述第一顶层导电结构210与所述第一导电线相接触，且从所述第一顶层介质层200的表面露出，用于与第二晶圆的第二顶层导电结构键合以实现第一晶圆A和第二晶圆之间的键合。

在本实施例中，可以形成铜材料的第一顶层导电结构210。但是本发明对此不作限定，其他导电材料(例如铝)也可作为第一顶层导电结构210的材料。

具体的，可以采用电化学镀(Electro chemical plating,ECP)的方式形成铜材料的第一顶层导电结构210。但是本发明对采用何种方法形成所述第一顶层导电结构210不作限定。

参考图8，为了方便第一顶层导电结构210与后续形成的第二顶层导电结构键合，在本实施例中，形成所述第一顶层导电结构210之后，还包括以下步骤：

去除部分厚度的第一顶层介质层200，以使所述第一顶层导电结构210的表面高于剩余的第一顶层介质层200的表面。

接下来将对形成第二晶圆B进行说明：

首先参考图9，提供第二晶圆B，所述第二晶圆B具有形成有第二衬底50`的正面。所述第二衬底50`中可以形成有诸如源极、漏极和栅极等基本晶体管部件。第二衬底50`表面形成有导电结构51`，用于与后续形成的第二导电结构接触以实现电连接。

继续参考图9，与第一晶圆A一样，然后，在所述第二衬底50`(以及导电结构51`)上形成第二介质层100`，所述第二介质层100`用于作为后续形成的第二导电结构的绝缘介质。

在本实施例中，所述第二介质层100`可以采用二氧化硅作为材料。但是本发明对此并不作限定。

在这之后，在所述第二介质层100`中形成与第二衬底50`相接触的第二导电结构。在本实施例中，可以采用双大马士革的方式形成所述第二导电结构：

首先参考图10，在所述第二介质层100`中形成若干对应于导电结构51`的通孔(via)101`，所述通孔101`将所述导电结构51`露出。所述第二导电结构的至少一部分将形成于所述通孔101`中以形成第二导电插塞。

然后参考图11，继续对所述第二介质层100`对应于通孔101`的位置进行刻蚀，以在所述通孔101`上继续形成沟槽(trench)102`，后续步骤中将在所述沟槽102`中形成第二导电线。

结合参考图12，在所述阶梯状的通孔101`以及沟槽102`中形成表面与所述第二介质层100`齐平的第二导电结构110`。所述第二导电结构110`通过与导电结构51`电连接进而与第二衬底50`中的晶体管连接。

具体来说，与第一晶圆A一样，可以先在所述通孔101`、沟槽102`中以及第二介质层100`表面形成第二导电结构材料，然后采用平坦化工艺去除位于第二介质层100`表面的第二导电结构材料，剩余的位于阶梯状的通孔101中的第二导电结构材料便成为所述第二导电插塞，位于沟槽102`中的第二导电结构材料成为第二导电线，所述第二导电插塞和第二导电线电连接，并共同构成本实施例的第二导电结构110`。

在本实施例中形成铜材料的第二导电结构110`。但是本发明对此不作限定，其他导电材料(例如铝)也可作为第二导电结构110`的材料。

具体的，可以采用电化学镀(Electro chemical plating,ECP)的方式形成铜材料的第二导电结构110`。但是本发明对采用何种方法形成所述第二导电结构110`不作限定。

参考图13，在这之后，在所述第二介质层100`以及第二导电结构110`上形成第二顶层介质层200`。所述第二顶层介质层200`中将形成第二顶层导电结构。与现有技术中形成顶层导电结构之前形成多层层间互连结构的方法相比，本发明直接在第二导电结构110`上形成第二顶层导电结构，后续的步骤中第二晶圆B将通过第二顶层导电结构直接与第一晶圆A键合，不需要形成其他互连结构，这在一定程度上简化了工艺步骤(节省了形成其他互连结构的步骤)，简化了整个工艺的复杂程度，提升了生产效率并降低了生产成本；同时，简化了工艺步骤也意味着增加了工艺流程的可靠性，进而可以使得到的产品质量增加。

在本实施例中，所述第二顶层介质层200`可以采用与所述第二介质层100`相同的二氧化硅作为材料。但是本发明对此不作不限定。

结合参考图14，在所述第二顶层介质层200`中形成对应于第二导电结构110`位置的开口201`，所述开口将所述第二导电结构110`露出(具体来说，在本实施例中是将第二导电结构110`的第二导电线露出)，后续的第二顶层导电结构将形成于所述开口201`中，并与所述第二导电结构110`相接触以实现电连接。

参考图15，在形成开口201`后，在所述开口201`中以及第二顶层介质层200`表面形成所述第二顶层导电结构材料层。

然后，参考图16，通过平坦化工艺去除位于第二顶层介质层200`表面的部分第二顶层导电结构材料层，剩余的位于开口201`中的第二顶层导电结构材料层与第二顶层介质层200`表面齐平，以形成所述第二顶层导电结构210`。所述第二顶层导电结构210`与所述第二导电线相接触，且从所述第二顶层介质层200`的表面露出，用于与第一晶圆A的第一顶层导电结构210键合以实现第二晶圆B和第一晶圆A之间的键合。

在本实施例中，可以形成铜材料的第二顶层导电结构210`。但是本发明对此不作限定，其他导电材料(例如铝)也可作为第二顶层导电结构210`的材料。

具体的，可以采用电化学镀(Electro chemical plating,ECP)的方式形成铜材料的第二顶层导电结构210`。但是本发明对采用何种方法形成所述第二顶层导电结构210`不作限定。

参考图17和图18，为了方便所述第二顶层导电结构210`与第一顶层导电结构210键合，在本实施例中，形成所述第二顶层导电结构210`的步骤之后，本实施例还包括以下步骤：

使所述第二顶层导电结构210`的表面凹陷，这样有利于与高于剩余的第一顶层介质层200的表面的第一顶层导电结构210对齐并键合。

具体的，可以采用以下方式使第二顶层导电结构210`的表面凹陷211`：

在所述第二顶层介质层200`上形成露出第二顶层导电结构210`的掩模20`；

采用湿法刻蚀以去除部分第二顶层导电结构210`，以使所述第二顶层导电结构210`的表面产生凹陷211`；

去除所述掩模20`(图中未示出)。

在这之后，参考图19，为第一晶圆A和第二晶圆B之间键合的结构示意图。在本实施例中，可以通过对第一晶圆A和第二晶圆B加温加压的方式，使第一顶层导电结构210与第二顶层导电结构210`的原子相互渗透、扩散或者相互熔融以达到将第一晶圆A和第二晶圆B键合的目的。

此外，参考图19，本发明还提供一种晶圆键合结构，包括：

第一晶圆A，所述第一晶圆具有形成有第一衬底50的正面，

和所述第一晶圆相互键合的第二晶圆B，所述第二晶圆具有形成有第二衬底50`的正面；

所述第一衬底50和第二衬底50`中可以形成有诸如源极、漏极和栅极等基本晶体管部件。第一衬底50和第二衬底50`的表面分别形成有导电结构51和导电结构51`，分别用于与后续形成的第一导电结构、第二导电结构相接触以实现电连接。

分别位于所述第一衬底50和第二衬底50`上的第一介质层100和第二介质层100`；所述第一介质层100和第二介质层100`分别用于作为后续形成的第一导电结构和第二导电结构的绝缘介质。

在本实施例中，所述第一介质层100和第二介质层100`均可以采用二氧化硅作为材料。但是本发明对此并不作限定。

晶圆键合结构还包括：分别形成于所述第一介质层100和第二介质层100`中的第一导电结构110和第二导电结构110`；

具体的，所述第一导电结构110包括：

形成于所述第一介质层100中的第一导电插塞；

形成于所述第一介质层100中、第一导电插塞上的第一导电线，所述第一导电线与所述第一导电插塞电连接，所述第一导电插塞和第一导电线构成本实施例的第一导电结构110。

所述第二导电结构110`包括：

形成于第二介质层100`中的第二导电插塞；

形成于所述第二介质层100`中、第二导电插塞上的第二导电线，所述第二导电线与所述第二导电插塞电连接，所述第二导电插塞和第二导电线构成本实施例的第二导电结构110`。

具体的，在本实施例中，第一导电结构110和第二导电结构110`可以采用铜作为材料。但是本发明对此不作限定，其他导电材料(例如铝)也可作为第一导电结构110和第二导电结构110`的材料。

所述晶圆键合结构还包括：分别位于述第一介质层100和第二介质层100`上的第一顶层介质层200和第二顶层介质层200`；

在本实施例中，所述第一顶层介质层200的材料为氮化硅；所述氮化硅材料的第一顶层介质层200还可以起到阻挡第一导电结构110以及第一顶层导电结构中的材料扩散的作用，并且，所述第一顶层介质层200也可以起到阻挡第二晶圆中的第二导电结构以及第二顶层导电结构材料扩散的作用。

第二顶层介质层200`的材料与所述第二介质层100`的材料相同。

晶圆键合结构还包括：形成在所述第一顶层介质层200中，且与所述第一导电结构110相接触(具体为本实施例中的第一导电线)的第一顶层导电结构210，所述第一顶层导电结构210从所述第一顶层介质层200的表面露出；

在本实施例中，所述第一顶层导电结构210的表面高于所述第一顶层介质层200的表面，这样可以方便第一顶层导电结构210与第二顶层导电结构210`键合；

晶圆键合结构还包括：形成在所述第二顶层介质层200`中，且与所述第二导电结构110`(具体为本实施例中的第二导电线)相接触的第二顶层导电结构210`。

在本实施例中，所述第二顶层导电结构210`的表面凹陷，这样可以方便与高于所述第一顶层介质层200的表面的第一顶层导电结构210对齐并键合。

在本实施例中，所述第一顶层导电结构210和第二顶层导电结构210`的材料均为铜。但是本发明对此不作限定，其他导电材料(例如铝)也可作为第一顶层导电结构210或第二顶层导电结构210`的材料。

与现有技术中形成顶层导电结构之前形成多层层间互连结构的方法相比，本发明直接分别在第一导电结构以及第二导电结构上分别形成用于键合的第一顶层导电结构和第二顶层导电结构，相对节省了形成其他互连结构的步骤，这在一定程度上简化了工艺步骤(节省了形成其他互连结构的步骤)，进而简化了整个工艺的复杂程度，提升了生产效率，在实际生产时，缩短了生产周期的耗时。由于节省了形成其它互连结构的步骤，因此降低了生产成本；同时，简化了工艺步骤也意味着增加了工艺流程的可靠性，进而可以使得到的产品质量增加。

需要说明的是，本发明的晶圆键合结构可以但不限于通过上述的晶圆键合方法得到。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种晶圆键合方法，用于将第一晶圆和第二晶圆相互键合；其特征在于，所述晶圆键合方法包括：

分别提供第一晶圆和第二晶圆，所述第一晶圆具有形成有第一衬底的正面，所述第二晶圆具有形成有第二衬底的正面；

分别在所述第一衬底上形成第一介质层、在第二衬底上形成第二介质层；

在所述第一介质层中形成与第一衬底相接触的第一导电结构，在所述第二介质层中形成与第二衬底相接触的第二导电结构；

在所述第一介质层以及第一导电结构上形成第一顶层介质层，并在所述第一顶层介质层中形成与所述第一导电结构接触的第一顶层导电结构，并使所述第一顶层导电结构从所述第一顶层介质层的表面露出；

在第二介质层以及第二导电结构上形成第二顶层介质层，并在所述第二顶层介质层中形成与所述第二导电结构接触的第二顶层导电结构；

使位于第一晶圆正面的第一顶层导电结构与位于第二晶圆正面的第二顶层导电结构相互键合。

2.如权利要求1所述的晶圆键合方法，其特征在于，形成第一导电结构的步骤包括：

在所述第一介质层中形成第一导电插塞；

在所述第一介质层中的第一导电插塞上形成与所述第一导电插塞电连接的第一导电线；

形成的第一顶层导电结构的步骤包括：

形成与所述第一导电线相接触的第一顶层导电结构。

3.如权利要求1所述的晶圆键合方法，其特征在于，形成第二导电结构的步骤包括：

在所述第二介质层中形成第二导电插塞；

在所述第二介质层中的第二导电插塞上形成与所述第二导电插塞电连接的第二导电线；

形成第二顶层导电结构的步骤包括：

形成与所述第二导电线相接触的第二顶层导电结构。

4.如权利要求1所述的晶圆键合方法，其特征在于，所述第一导电结构和第二导电结构的材料均为铜。

5.如权利要求1所述的晶圆键合方法，其特征在于，第一顶层介质层和第二顶层介质层的材料均为氮化硅。

6.如权利要求1所述的晶圆键合方法，其特征在于，形成第一顶层导电结构的步骤包括：

在所述第一顶层介质层中形成开口；

在所述第一顶层介质层的开口中填充第一顶层导电结构材料层，所述第一顶层导电结构材料层还覆盖于第一顶层介质层表面；

去除部分第一顶层导电结构材料层，使剩余的第一顶层导电结构材料层与所述第一顶层介质层表面齐平，以形成所述第一顶层导电结构。

7.如权利要求1所述的晶圆键合方法，其特征在于，形成第一顶层导电结构的步骤还包括：去除部分厚度的第一顶层介质层，以使剩余的第一顶层介质层的表面低于所述第一顶层导电结构的表面。

8.如权利要求1所述的晶圆键合方法，其特征在于，所述第一顶层导电结构和第二顶层导电结构的材料为铜。

9.如权利要求1所述的晶圆键合方法，其特征在于，形成第二顶层介质层的步骤包括：

形成与所述第二介质层材料相同的第二顶层介质层。

10.如权利要求1所述的晶圆键合方法，其特征在于，形成第二顶层导电结构的步骤包括：

在所述第二顶层介质层中形成开口；

在所述第二顶层介质层的开口中填充第二顶层导电结构材料层，所述第二顶层导电结构材料层还覆盖于第二顶层介质层表面；

去除部分第二顶层导电结构材料层，使剩余的第二顶层导电结构材料层与所述第二顶层介质层表面齐平。

11.如权利要求1所述的晶圆键合方法，其特征在于，形成第二顶层导电结构的步骤还包括：

形成表面凹陷的第二顶层导电结构。

12.如权利要求11所述的晶圆键合方法，其特征在于，形成表面凹陷的第二顶层导电结构的步骤包括：

在所述第二顶层介质层上形成露出第二顶层导电结构的掩模；

采用湿法刻蚀以去除部分第二顶层导电结构，以使所述第二顶层导电结构的表面凹陷；

去除所述掩模。