CN106531711B - 一种芯片的板级封装结构及制作方法 - Google Patents

一种芯片的板级封装结构及制作方法 Download PDF

Info

Publication number
CN106531711B
CN106531711B CN201611117441.5A CN201611117441A CN106531711B CN 106531711 B CN106531711 B CN 106531711B CN 201611117441 A CN201611117441 A CN 201611117441A CN 106531711 B CN106531711 B CN 106531711B
Authority
CN
China
Prior art keywords
chip
metal
coat
layer
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611117441.5A
Other languages
English (en)
Other versions
CN106531711A (zh
Inventor
郭学平
于中尧
曹立强
林挺宇
郝虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201611117441.5A priority Critical patent/CN106531711B/zh
Publication of CN106531711A publication Critical patent/CN106531711A/zh
Application granted granted Critical
Publication of CN106531711B publication Critical patent/CN106531711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种芯片的板级封装结构及制作方法，其中封装结构包括：基板，基板上形成有至少两个容纳空间；IGBT芯片和驱动芯片分别嵌入到对应的容纳空间内；形成在基板、IGBT芯片和驱动芯片表面上的第一介质层，IGBT芯片和驱动芯片的至少部分电极露出并覆盖有第一金属镀层，且至少一个IGBT芯片的栅极通过由第一金属镀层形成的第一线路层与驱动芯片的控制电极电连接；在第一介质层以及第一线路层上覆盖第二介质层，且IGBT芯片的源极和漏极上方的第一金属镀层露出；形成第一金属镀层上的金属种子层；形成在第二介质层和金属种子层上的第二金属镀层。本发明实施例提供了一种芯片的板级封装结构及制作方法，有效改善了芯片封装结构的电学性能。

Description

一种芯片的板级封装结构及制作方法
技术领域
本发明涉及微电子封装技术领域，尤其涉及一种芯片的板级封装结构及制作方法。
背景技术
随着绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)芯片的广泛应用和容量增大，对IGBT芯片的封装结构和封装工艺提出了更高要求。
传统的IGBT芯片的封装通过压接及烧结焊接，在工艺过程中采用芯片和金属模块之间压接或者烧结工艺。驱动芯片和IGBT芯片的栅极连接的驱动线路层是现有结构，埋在封装结构中，再通过引线这种点接触的方式，与对外电极接触。IGBT芯片的源极和漏极是通过压接或者烧结方式制作而成。
现有技术中的IGBT芯片的封装结构及工艺，其驱动线路层与对外电极的点接触方式，会导致器件电学性能不稳定。IGBT芯片的源极和漏极的线路层是通过压接或者烧结方式制成，其源极和漏极的线路层内部电极和金属层之间存在压力不均匀，和空洞等缺陷影响整个IGBT芯片封装结构的电学性能。
发明内容
有鉴于此，本发明实施例提供了一种芯片的板级封装结构及制作方法，有效改善芯片封装结构的电学性能。
第一方面，本发明实施例提供了一种芯片的板级封装结构，该结构包括：
基板，所述基板上形成有至少两个容纳空间；
嵌入所述容纳空间内的至少一个IGBT芯片和至少一个驱动芯片；
形成在所述基板、所述IGBT芯片和所述驱动芯片表面上的第一介质层，所述IGBT芯片和所述驱动芯片的至少部分电极露出并覆盖有第一金属镀层，且至少一个所述IGBT芯片的栅极通过由所述第一金属镀层形成的第一线路层与所述驱动芯片的控制电极电连接；
在所述第一介质层以及所述第一线路层上覆盖第二介质层，且所述IGBT芯片的源极和漏极上方的第一金属镀层露出；
形成在所述源极和漏极上方的第一金属镀层上的金属种子层；
形成在所述第二介质层和所述金属种子层上的第二金属镀层。
可选地，至少一个IGBT芯片的栅极被第一介质层覆盖。
可选地，该封装结构还包括：
二极管芯片，设置在所述基板的容纳空间，所述二极管芯片的两个电极上依次覆盖有第一金属镀层、金属种子层和第二金属镀层。
可选地，所述驱动芯片还包括对外连接电极，所述通过由所述第一金属镀层形成的第一线路层延伸到封装结构的边缘。
可选地，在所述第二金属镀层表面形成有镍金属层和金金属层。
可选地，所述第一金属镀层和所述第二金属镀层的材料均为铜。
第二方面，本发明实施例提供了一种芯片的板级封装结构的制作方法，该方法包括：
提供基板；
在所述基板上开槽，形成至少两个容纳空间；
将芯片单元至少一个IGBT芯片和至少一个驱动芯片嵌入在所述容纳空间内；
在所述基板、所述IGBT芯片和所述驱动芯片表面上制作第一介质层，且所述IGBT芯片和所述驱动芯片的至少部分电极露出；
电镀并形成第一金属镀层，所述第一金属镀层覆盖露出的电极，且至少一个所述IGBT芯片的栅极通过由所述第一金属镀层形成的第一线路层与所述驱动芯片的控制电极电连接；
在所述第一介质层以及所述第一线路层上形成第二介质层，且所述IGBT芯片的源极和漏极上方的第一金属镀层露出；
在所述源极和漏极上方的第一金属镀层上形成金属种子层；
电镀并在所述第二介质层和所述金属种子层上形成第二金属镀层。
可选地，至少一个IGBT芯片的栅极被第一介质层覆盖。
可选地，该制作方法还包括：
二极管芯片，将二极管芯片嵌入所述基板的容纳空间内，所述二极管芯片的两个电极上依次制作第一金属镀层、金属种子层和第二金属镀层。
可选地，所述驱动芯片还包括对外连接电极，所述通过由所述第一金属镀层形成的第一线路层延伸到封装结构的边缘。
可选地，在所述第二金属镀层表面依次形成镍金属和金金属层。
可选地，所述第一金属镀层和所述第二金属镀层的材料均为铜。
本发明实施例提供了一种芯片的板级封装结构及制作方法，通过电镀第一金属镀层将IGBT芯片的栅极和驱动芯片的控制电极互联，形成第一线路层，将整个的驱动电路直接集成在封装结构中，驱动芯片对IGBT芯片能够实现更好的控制。通过在IGBT芯片的源极和漏极的上方电镀的金属种子层和第二金属镀层完成源极和漏极线路层的制作。整个封装结构各层材料之间压应力均匀，接触电阻小，在后续可能进行高压压接的过程中具有一定的自适应性，更有利于压力的均衡，实现了IGBT芯片封装结构的小型化。另外，第二金属镀层将IGBT芯片的源极和漏极通过第二金属镀层再和外围电路通过压接方式进行互连引出，减少了金属压接界面上的接触热阻，散热性能更优。
附图说明
通过阅读参照以下附图说明所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将变得更明显。
图1为本发明实施例一提供的一种芯片的板级封装结构示意图；
图2为本发明实施例一提供的一种芯片的板级封装结构示意图；
图3为本发明实施例二提供的一种芯片的板级封装结构的制作方法的流程示意图；
图4a-图4j为本发明实施例二提供的一种芯片的板级封装结构的制作方法各步骤对应的剖面图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种芯片的板级封装结构示意图。图2为本发明实施例一提供的一种芯片的板级封装结构示意图。
本发明实施例提供了一种芯片的板级封装结构，如图1所示，该结构包括：基板1，基板上1形成有至少两个容纳空间10，容纳空间10贯穿基板1。嵌入容纳空间10内的至少一个IGBT芯片110和至少一个驱动芯片120，IGBT芯片110和驱动芯片120分别嵌入到对应的容纳空间10内。形成在基板1、IGBT芯片110和驱动芯片120表面上的第一介质层2，IGBT芯片110和驱动芯片120的至少部分电极露出并覆盖有第一金属镀层3，且至少一个IGBT芯片110的栅极111通过由第一金属镀层3形成的第一线路层与驱动芯片120的控制电极121电连接。在第一介质层2以及第一线路层上覆盖第二介质层4，且IGBT芯片110的源极112和漏极113上方的第一金属镀层3露出。形成在源极112和漏极113上方的第一金属镀层3上的金属种子层5。形成在第二介质层4和所述金属种子层5上的第二金属镀层6。
本发明实施例提供了一种芯片的板级封装结构，通过电镀第一金属镀层3将IGBT芯片110的栅极111和驱动芯片120的控制电极121互联，形成第一线路层，将整个的驱动电路直接集成在封装结构中，驱动芯片120对IGBT芯片110能够实现更好的控制。通过在IGBT芯片110的源极112和漏极113的上方电镀的金属种子层5和第二金属镀层6完成源极和漏极线路层的制作。整个封装结构各层材料之间压应力均匀，接触电阻小，在后续可能进行高压压接的过程中具有一定的自适应性，更有利于压力的均衡，实现了IGBT芯片封装结构的小型化。另外，第二金属镀层6将IGBT芯片110的源极和漏极通过第二金属镀层6再和外围电路通过压接方式进行互连引出，减少了金属压接界面上的接触热阻，散热性能更优。
可选地，至少一个IGBT芯片的栅极111被第一介质层2覆盖。被第一介质层覆盖的IGBT芯片，栅极111没有与驱动芯片120的控制电极121电连接，而是被第一介质层2覆盖，可以作为二极管芯片使用，起到为IGBT芯片提供电流的作用。
如图2所示，可选地，在上述技术方案中，该封装结构还包括：
二极管芯片130，设置在所述基板1的容纳空间10，所述二极管芯片130的电极131和电极132上依次覆盖有第一金属镀层3、金属种子层5和第二金属镀层6。需要说明的是，本实施方式是将二极管芯片130和IGBT芯片110一起嵌入相应的容纳空间10内，二极管芯片起到为IGBT芯片提供电流的作用。
可选地，驱动芯片120还包括对外连接电极122，所述通过由所述第一金属镀层3形成的第一线路层延伸到封装结构的边缘。
可选地，在第二金属镀层7表面形成有镍金属层8和金金属层9。示例性地，第二金属镀层7一般会厚一些，用于源极112和漏极113的电信号的引出，以及作为散热板，起到为整个芯片封装结构散热的作用。镍金属层8和金金属层9，这两层的设置是为了保护第二金属镀层6。
可选地，第一金属镀层3和所述第二金属镀层7的材料均为铜。金属镀层选取铜材料，电镀铜金属层的制备工艺成本低廉。
实施例二
图3为本发明实施例二提供的一种芯片的板级封装结构的制作方法的流程示意图；图4a-图4j为本发明实施例二提供的一种芯片的板级封装结构的制作方法各步骤对应的剖面图。
在上述实施例的基础上，参照图3，本发明实施例提供了一种芯片的板级封装结构的制作方法，该方法包括如下步骤：
步骤S110、提供基板。
参照图4a，提供基板1。示例性地，基板1可以为金属钼板或者有机树脂材料。
步骤S120、在上述基板上开槽，形成至少两个容纳空间，容纳空间贯穿基板；
参照图4b，在基板1上开槽，形成至少两个容纳空间10，容纳空间10贯穿基板1。示例性地，本发明实施例中形成了4个容纳空间10。
步骤S130、将至少一个IGBT芯片和至少一个驱动芯片嵌入在容纳空间内，IGBT芯片和驱动芯片分别嵌入到对应的容纳空间内。
参见图4c，将IGBT芯片110和驱动芯片120嵌入在容纳空间10内，IGBT芯片110和驱动芯片120分别嵌入到对应的容纳空间10内。为了更好的放置芯片，芯片和基板1之间是有缝隙的。
步骤S140、在上述基板、IGBT芯片和驱动芯片表面上制作第一介质层，且IGBT芯片和驱动芯片120的至少部分电极露出。
具体的制作过程参照图4d和图4e。如图4d所示，在基板1、IGBT芯片110和驱动芯片120表面上制作第一介质层2。第一介质层2被压合在IGBT芯片110和驱动芯片120的表面，并且填充在IGBT芯片110与驱动芯片120和基板之间的缝隙中。示例性地，第一介质层2的材料可以为有机树脂材料。
如图4e，对第一介质层2进行开窗工艺，得到开窗结构20，使得IGBT芯片110和驱动芯片120的至少部分电极露出。示例性地，如果介质层材料为光敏材料，那么开窗工艺包括曝光和显影等工艺。如果介质材料为其它有机树脂材料时，可采用激光钻孔工艺。
可选地，至少一个IGBT芯片的栅极被第一介质层覆盖。IGBT芯片110的栅极111被第一介质层2覆盖，示例性地可以在对第一介质层2进行开窗工艺时，保留至少一个IGBT芯片110栅极111表面的第一介质层2。
步骤S150、电镀并形成第一金属镀层，第一金属镀层覆盖露出的电极，且至少一个IGBT芯片的栅极通过由第一金属镀层形成的第一线路层与所述驱动芯片的控制电极电连接；
参见图4f，电镀形成第一金属镀层3，第一金属镀层3覆盖露出的电极，且至少一个IGBT芯片的栅极111通过第一金属镀层3形成的第一线路层与驱动电极芯片120的控制电极121电连接。
这样栅极111和相邻电极之间通过第一介质层保持绝缘。通过第一金属镀层和驱动电极的控制电极电连接。形成第一线路层。
可选地，驱动芯片120还包括对外连接电极122，通过由第一金属镀层3形成的第一线路层延伸到封装结构的边缘。这样，整个芯片封装结构的第一线路层制作完成。
步骤S160、在第一介质层以及第一线路层上形成第二介质层，且IGBT芯片的源极和漏极上方的第一金属镀层露出。
参照图4g，在第一介质层2以及第一线路层，即第一金属镀层3上形成第二介质层4。参照图4h，进行开口结构40的制备，在IGBT芯片的源极和漏极上方的第一金属镀层3露出。
步骤S170、在源极和漏极上方的第一金属镀层上形成金属种子层。
参见图4i，在源极112和漏极113的上方的第一金属镀层3上方形成金属种子层5。
步骤S180、电镀并在第二介质层和金属种子层上形成第二金属镀层。
参照图4j，电镀并在第二介质层4和金属种子层5上方形成第二金属镀层6。
可选地，以图2为例，还可以在芯片封装结构中嵌入二极管芯片130，设置在基板1的容纳空间10内，二极管芯片的两个电极上依次制作第一金属镀层3、金属种子层5和第二金属镀层6。
可选地，第二金属镀层表面依次形成镍金属层和金金属层。需要说明的是，在第二金属镀层7表面形成有镍金属层8和金金属层9之前可以对第二金属镀层7先进行磨平处理。
可选地，第一金属镀层3和第二金属镀层7的材料均为铜。
需要说明的是驱动芯片120的控制电极121和IGBT芯片110的栅极111相连，控制IGBT芯片110的开启和关断，二极管芯片起到缓冲，增加电流蓄流的作用。驱动芯片120的控制电极121的电极数量不仅仅限于图中所示。根据要求实际需求电流的大小，来选择IGBT芯片和二极管芯片的数量关系。
本发明实施例提供了一种芯片的板级封装结构的制作方法，通过电镀第一金属镀层3将IGBT芯片110的栅极111和驱动芯片120的控制电极121互联，形成第一线路层，将整个的驱动电路直接集成在封装结构中，驱动芯片120对IGBT芯片110能够实现更好的控制。通过在IGBT芯片110的源极112和漏极113的上方电镀的金属种子层5和第二金属镀层6完成源极和漏极线路层的制作。整个封装结构各层材料之间压应力均匀，接触电阻小，在后续可能进行高压压接的过程中具有一定的自适应性，更有利于压力的均衡，实现了IGBT芯片封装结构的小型化。另外，第二金属镀层6将IGBT芯片110的源极和漏极通过第二金属镀层6再和外围电路通过压接方式进行互连引出，减少了金属压接界面上的接触热阻，散热性能更优。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种芯片的板级封装结构，其特征在于，包括：
基板，所述基板上形成有至少两个容纳空间，所述容纳空间贯穿所述基板；
嵌入所述容纳空间内的至少一个IGBT芯片和至少一个驱动芯片，所述IGBT芯片和所述驱动芯片分别嵌入到对应的容纳空间内；
形成在所述基板、所述IGBT芯片和所述驱动芯片表面上的第一介质层，所述IGBT芯片和所述驱动芯片的至少部分电极露出并覆盖有第一金属镀层，且至少一个所述IGBT芯片的栅极通过由所述第一金属镀层形成的第一线路层与所述驱动芯片的控制电极电连接；
在所述第一介质层以及所述第一线路层上覆盖第二介质层，且所述IGBT芯片的源极和漏极上方的第一金属镀层露出；
形成在所述源极和漏极上方的第一金属镀层上的金属种子层；
形成在所述第二介质层和所述金属种子层上的第二金属镀层。
2.根据权利要求1所述的芯片的板级封装结构，其特征在于，至少一个IGBT芯片的栅极被第一介质层覆盖。
3.根据权利要求1所述的芯片的板级封装结构，其特征在于，还包括：
二极管芯片，设置在所述基板的容纳空间，所述二极管芯片的两个电极上依次覆盖有第一金属镀层、金属种子层和第二金属镀层。
4.根据权利要求1所述的芯片的板级封装结构，其特征在于，所述驱动芯片还包括对外连接电极，所述通过由所述第一金属镀层形成的第一线路层延伸到封装结构的边缘。
5.根据权利要求1所述的芯片的板级封装结构，其特征在于，在所述第二金属镀层表面形成有镍金属层和金金属层。
6.根据权利要求1所述的芯片的板级封装结构，其特征在于，所述第一金属镀层和所述第二金属镀层的材料均为铜。
7.一种芯片的板级封装结构的制作方法，其特征在于，包括：
提供基板；
在所述基板上开槽，形成至少两个容纳空间，所述容纳空间贯穿所述基板；
将至少一个IGBT芯片和至少一个驱动芯片嵌入在所述容纳空间内，所述IGBT芯片和所述驱动芯片分别嵌入到对应的容纳空间内；
在所述基板、所述IGBT芯片和所述驱动芯片表面上制作第一介质层，且所述IGBT芯片和所述驱动芯片的至少部分电极露出；
电镀并形成第一金属镀层，所述第一金属镀层覆盖露出的电极，且至少一个所述IGBT芯片的栅极通过由所述第一金属镀层形成的第一线路层与所述驱动芯片的控制电极电连接；
在所述第一介质层以及所述第一线路层上形成第二介质层，且所述IGBT芯片的源极和漏极上方的第一金属镀层露出；
在所述源极和漏极上方的第一金属镀层上形成金属种子层；
电镀并在所述第二介质层和所述金属种子层上形成第二金属镀层。
8.根据权利要求7所述的芯片的板级封装结构的制作方法，其特征在于，
至少一个IGBT芯片的栅极被第一介质层覆盖。
9.根据权利要求7所述的芯片的板级封装结构的制作方法，其特征在于，还包括：
二极管芯片，将二极管芯片嵌入所述基板的容纳空间内，所述二极管芯片的两个电极上依次制作第一金属镀层、金属种子层和第二金属镀层。
10.根据权利要求7所述的芯片的板级封装结构的制作方法，其特征在于，所述驱动芯片还包括对外连接电极，所述通过由所述第一金属镀层形成的第一线路层延伸到封装结构的边缘。
11.根据权利要求7所述的芯片的板级封装结构的制作方法，其特征在于，在所述第二金属镀层表面依次形成镍金属层和金金属层。
12.根据权利要求7所述的芯片的板级封装结构的制作方法，其特征在于，所述第一金属镀层和所述第二金属镀层的材料均为铜。
CN201611117441.5A 2016-12-07 2016-12-07 一种芯片的板级封装结构及制作方法 Active CN106531711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611117441.5A CN106531711B (zh) 2016-12-07 2016-12-07 一种芯片的板级封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611117441.5A CN106531711B (zh) 2016-12-07 2016-12-07 一种芯片的板级封装结构及制作方法

Publications (2)

Publication Number Publication Date
CN106531711A CN106531711A (zh) 2017-03-22
CN106531711B true CN106531711B (zh) 2019-03-05

Family

ID=58341690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611117441.5A Active CN106531711B (zh) 2016-12-07 2016-12-07 一种芯片的板级封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN106531711B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107123626B (zh) * 2017-05-27 2019-10-18 华进半导体封装先导技术研发中心有限公司 一种高散热器件封装的制造方法
CN107123601B (zh) * 2017-05-27 2020-03-17 华进半导体封装先导技术研发中心有限公司 一种高散热器件封装结构和板级制造方法
WO2019014883A1 (zh) 2017-07-20 2019-01-24 深圳市汇顶科技股份有限公司 芯片封装结构、芯片模组及电子终端
CN109119392B (zh) * 2018-08-06 2020-05-08 华进半导体封装先导技术研发中心有限公司 通过微流道散热的器件封装结构及其制作方法
CN109727969A (zh) * 2018-12-29 2019-05-07 华进半导体封装先导技术研发中心有限公司 一种基板埋入式功率器件封装结构及其制造方法
CN113539993B (zh) * 2021-07-07 2023-06-09 江西龙芯微科技有限公司 集成半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368325B2 (en) * 2005-04-21 2008-05-06 International Rectifier Corporation Semiconductor package
CN106158772A (zh) * 2015-03-27 2016-11-23 蔡亲佳 板级嵌入式封装结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620475B2 (en) * 2013-12-09 2017-04-11 Infineon Technologies Americas Corp Array based fabrication of power semiconductor package with integrated heat spreader

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368325B2 (en) * 2005-04-21 2008-05-06 International Rectifier Corporation Semiconductor package
CN106158772A (zh) * 2015-03-27 2016-11-23 蔡亲佳 板级嵌入式封装结构及其制作方法

Also Published As

Publication number Publication date
CN106531711A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN106531711B (zh) 一种芯片的板级封装结构及制作方法
CN101807533B (zh) 半导体管芯封装及其制作方法
CN102176504B (zh) 发光器件封装件及制造其方法
US20080105896A1 (en) Power semiconductor module
CN1992259A (zh) 具有半导体元件、绝缘基板和金属电极的半导体器件
CN101154607A (zh) 用于半导体器件的非铸模封装
US20140113393A1 (en) Package substrate for optical element and method of manufacturing the same
CN1643691A (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
CN109545764A (zh) 三维存储器及其制造方法
CN105027276B (zh) 半导体装置
CN104937732A (zh) Led金属基板封装及其制造方法
TW200832753A (en) LED chip package structure with thickness guiding pin
CN105826213B (zh) 晶圆键合方法以及晶圆键合结构
TW201017921A (en) Compound semiconductor device package module structure and fabricating method thereof
CN105870098A (zh) Mosfet封装结构及其制作方法
US8358054B2 (en) Light emitting device package
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
CN102760710B (zh) 硅穿孔结构及其形成方法
CN104465973B (zh) 一种半导体器件的圆片级封装方法
US20130292716A1 (en) Light emitting device chip scale package
CN105489542A (zh) 芯片封装方法及芯片封装结构
CN104409421A (zh) 一种垂直型沟道存储器件和控制器件的集成工艺
JP2004014573A5 (zh)
CN204792701U (zh) 一种超薄的mosfet封装结构
CN109887889A (zh) 一种功率模块封装及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191204

Address after: Room A107, research building a, high tech think tank center, Nanhai software technology park, Shishan town, Nanhai District, Foshan City, Guangdong Province

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: 214000 Jiangsu New District of Wuxi, Taihu international science and Technology Parks Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Patentee before: National Center for Advanced Packaging Co.,Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A board level packaging structure and fabrication method of chip

Effective date of registration: 20201224

Granted publication date: 20190305

Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd.

Pledgor: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Registration number: Y2020980009995

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20190305

Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd.

Pledgor: Guangdong Xinhua Microelectronics Technology Co.,Ltd.|Guangdong fozhixin microelectronics technology research Co.,Ltd.

Registration number: Y2020980009995